JPH0629252A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0629252A
JPH0629252A JP4179988A JP17998892A JPH0629252A JP H0629252 A JPH0629252 A JP H0629252A JP 4179988 A JP4179988 A JP 4179988A JP 17998892 A JP17998892 A JP 17998892A JP H0629252 A JPH0629252 A JP H0629252A
Authority
JP
Japan
Prior art keywords
gas
etching
semiconductor device
manufacturing
sccm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4179988A
Other languages
English (en)
Inventor
Takashi Kokubu
崇 国分
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP4179988A priority Critical patent/JPH0629252A/ja
Publication of JPH0629252A publication Critical patent/JPH0629252A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【構成】反応室にガスを導入し、ガスをプラズマ化し、
シリコン酸化膜のエッチングを行うドライエッチング方
法において、前記エッチングガスのCHF3に添加ガス
として一般式がCXY、あるいはCXYZ、あるいは
XYで表わされるガスを用いることを特徴とする。 【効果】添加ガスに一般式でCXY、あるいはCXY
Z、あるいはCXYで表わされるガスを用いることで、
側壁保護膜の−(C−H2n−または、−(C−F2n
−のポリマーの形成を多くし、側壁がえぐれたホールの
形成を防止することができる。また、Cを含むガスを添
加することになるため、酸素の結合は安定なC−O結合
を生成し、エッチングを抑制するSi−O結合をできに
くくするため酸化膜のエッチングが促進される。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
において、特にエッチングガスに関するものである。
【0002】
【従来の技術】従来の半導体装置の製造方法は、図7、
図2のようであった。図7において、701は配線層、
702は絶縁膜、703はレジストである。図2は、反
応室にガスを導入し、マイクロ波によりガスをプラズマ
化し、必要に応じて高周波を印加し、エッチングを行う
ECR型ドライエッチング装置であり、201は印加電
極、202は接地電極、203はウエハ、204はRF
電源、205はマイクロ波電源、206はマグネットコ
イルである。
【0003】図7において、Si基板の上方に前記配線
層701を例えばポリSi配線層で形成する。その上に
絶縁膜702(例えばモノシランと酸素とホスフィンを
用いた化学気相成長法によるリン・シリケート・ガラ
ス)、その膜厚を例えば1.5μmで形成する。その上
に前記レジスト703を例えばホール径が0.5μmの
大きさで前記配線層701上にパターニングする。パタ
ーニングした前記レジスト703をマスクとして異方性
エッチングによりホールを形成する。
【0004】図2において、前記ホールの形成を装置内
の圧力を例えば10mTorr、印加RFパワーの大き
さを例えば300W、エッチングプロセスガスを例えば
CHF3 30sccm、マイクロ波パワーの大きさを
例えば200mA、チャンバー温度を例えば20℃の条
件でエッチングを行うと、エッチング速度が3892.
0Å/min、均一性が10.4%、対ポリSiとの選
択比が23.57、対レジストとの選択比が8.14で
あった。
【0005】
【発明が解決しようとする課題】しかしながら、上記ポ
リSi配線層701上にホールを形成すると、異方性エ
ッチングを行うために必要な側壁保護膜が少なく、サイ
ドエッチングの量が大きくなって、ホールの側壁がえぐ
れた形状となった。例えば、ホールの側壁のサイドエッ
チングの量が0.167μmでホールの側壁の形状がえ
ぐれた形状であるとき、ホールを埋める配線(例えばス
パッタリングによるアルミニウム)が、えぐれた側壁で
付きまわりが悪くなって断線したり、穴の上部が先にふ
さがって穴の途中にボイドが生成したりして、半導体装
置が配線の面で信頼性が悪くなるおそれがある。
【0006】この前記ポリSi配線層701上に側壁が
えぐれたホールの形成を防止するために、側壁保護膜を
多くし、サイドエッチング量を小さくして、異方性エッ
チングを行うことが考えられる。このためエッチングガ
スでありデポジションの働きのあるCHF3ガスの流量
を増やすことが考えられるが、CHF3ガスはデポジシ
ョンの働きが強いためエッチング速度を速くするためや
デポジションによるチャンバー内の汚れを抑えるために
圧力を下げる必要がある。しかし、圧力を下げると、側
壁保護膜が少なくなり、サイドエッチング量が大きくな
って、ホールの側壁がえぐれた形状となる問題がある。
【0007】また、この様なホールの側壁のえぐれた形
状は、ホールのアスペクト比(ホールの深さ/ホールの
大きさ)が大きくなるほどホールの底の部分で発生した
エッチング生成物により側壁保護膜を形成するエッチン
グガスが供給されにくくなり起こり易くなると知られて
いる。このためエッチング生成物を排気するために、圧
力を下げる必要があるが、圧力を下げることで側壁保護
膜が少なくなり、サイドエッチング量が大きくなって、
ホールの側壁がえぐれた形状となる問題がある。
【0008】そこで、本発明は従来のこのような問題点
を解決するもので、その目的とするところは、エッチン
グガスのCHF3を主ガスとし、添加ガスとして一般式
がCXY、あるいはCXYZ、あるいはCXYで表わ
されるガスを用いることで、高アスペクト比のエッチン
グで、圧力が低い場合でも、側壁保護膜を多く生成し、
サイドエッチング量を抑えて異方性のエッチングが行え
ることにある。
【0009】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、反応室にガスを導入し、ガスをプラズマ化
し、シリコン酸化膜のエッチングを行うドライエッチン
グ方法において、前記エッチングガスのCHF3を主ガ
スとし、添加ガスとして一般式がCXY、あるいはCX
YZ、あるいはCXYで表わされるガスを用いること
を特徴とする。
【0010】
【作用】上記のように構成されたエッチングガスのCH
3を主ガスとし、添加ガスとして一般式がCXY、あ
るいはCXYZ、あるいはCXYで表わされるガスを
用いることで、側壁保護膜の−(C−H2n−または、
−(C−F2n−のポリマーの形成を多くし、側壁がえ
ぐれたホールの形成を防止することができる。
【0011】また、Cを含むガスを添加することになる
ため、酸素の結合は安定なC−O結合を生成し、エッチ
ングを抑制するSi−O結合をできにくくするため酸化
膜のエッチングが促進される。
【0012】
【実施例】以下に本発明の実施例を図面に基づいて説明
する。図1は、本発明の半導体装置の製造方法の実施例
を示す要部の断面図であり、101は配線層、102は
絶縁膜、103はレジストである。図2は、本発明の半
導体装置の製造方法の実施例を示す要部の断面図であ
り、反応室にガスを導入し、マイクロ波によりガスをプ
ラズマ化し、必要に応じて高周波を印加し、エッチング
を行うECR型ドライエッチング装置である。201は
印加電極、202は接地電極、203はウエハ、204
はRF電源、205はマイクロは電源、206はマグネ
ットコイルである。
【0013】図1において、Si基板の上方に前記配線
層101を例えばポリSi配線層で形成する。その上に
絶縁膜102(例えばモノシランと酸素とホスフィンを
用いた化学気相成長法によるリン・シリケート・ガラ
ス)、その膜厚を例えば1.5μmで形成する。その上
に前記レジスト103を例えばホール径が0.5μmの
大きさで前記配線層101上にパターニングする。パタ
ーニングした前記レジスト103をマスクとして異方性
エッチングによりホールを形成する。
【0014】図2において、前記ホールの形成を装置内
の圧力を例えば10mTorr、印加RFパワーの大き
さを例えば300W、エッチングガスを例えば主ガスと
してCHF3 20sccm、添加ガスとしてCO 1
0sccm、マイクロ波パワーの大きさを例えば200
mA、チャンバー温度を例えば20℃の条件でエッチン
グを行うと、エッチング速度が3536.1Å/mi
n、均一性が6.8%、対ポリSiとの選択比が16.
27、対レジストとの選択比が4.93であった。 こ
こで、上記のエッチングガスを例えば主ガスとしてCH
3 20sccm、添加ガスとしてCO 10scc
mとしたことから、側壁保護膜の−(C−H2n−また
は、−(C−F2n−のポリマーの形成を多くし、側壁
がえぐれたホールの形成を防止することができた。
【0015】また、同様に図2において、前記ホールの
形成を装置内の圧力を例えば10mTorr、印加RF
パワーの大きさを例えば300W、エッチングガスを例
えば主ガスとしてCHF3 20sccm、添加ガスと
してCH3OH 10sccm、マイクロ波パワーの大
きさを例えば200mA、チャンバー温度を例えば20
℃の条件でエッチングを行うと、エッチング速度が37
44.6Å/min、均一性が7.2%、対ポリSiと
の選択比が20.83、対レジストとの選択比が6.3
1であった。
【0016】ここで、上記のエッチングガスを例えば主
ガスとしてCHF3 20sccm、添加ガスとしてC
3OH 10sccmとしたことから、側壁保護膜の
−(C−H2n−または、−(C−F2n−のポリマー
の形成を多くし、側壁がえぐれたホールの形成を防止す
ることができた。
【0017】また、同様に図2において、前記ホールの
形成を装置内の圧力を例えば10mTorr、印加RF
パワーの大きさを例えば300W、エッチングガスを例
えば主ガスとしてCHF3 20sccm、添加ガスと
して(CH3)O 10sccm、マイクロ波パワーの
大きさを例えば200mA、チャンバー温度を例えば2
0℃の条件でエッチングを行うと、エッチング速度が3
771.0Å/min、均一性が6.8%、対ポリSi
との選択比が21.99、対レジストとの選択比が7.
48であった。
【0018】ここで、上記のエッチングガスを例えば主
ガスとしてCHF3 20sccm、添加ガスとして
(CH3)O 10sccmとしたことから、側壁保護
膜の−(C−H2n−または、−(C−F2n−のポリ
マーの形成を多くし、側壁がえぐれたホールの形成を防
止することができた。
【0019】また、同様に図2において、前記ホールの
形成を装置内の圧力を例えば10mTorr、印加RF
パワーの大きさを例えば300W、エッチングガスを例
えば主ガスとしてCHF3 20sccm、添加ガスと
してCH4 10sccm、マイクロ波パワーの大きさ
を例えば200mA、チャンバー温度を例えば20℃の
条件でエッチングを行うと、エッチング速度が383
9.7Å/min、均一性が5.5%、対ポリSiとの
選択比が21.99、対レジストとの選択比が7.48
であった。
【0020】ここで、上記のエッチングガスを例えば主
ガスとしてCHF3 20sccm、添加ガスとしてC
4 10sccmとしたことから、側壁保護膜の−
(C−H2n−または、−(C−F2n−のポリマーの
形成を多くし、側壁がえぐれたホールの形成を防止する
ことができた。
【0021】以上を実施例1の説明とする。
【0022】図3は、本発明の半導体装置の製造方法の
実施例を示す要部の断面図であり、301はLOCOS
(選択酸化、Locoal Oxidation of Silicon、以下LO
COSと略す)、302は酸化膜、303は配線層、3
04はソース・ドレイン領域、305は絶縁膜、306
はレジストである。図4は、本発明の半導体装置の製造
方法の実施例を示す要部の断面図であり、反応室にガス
を導入し、平行に置かれた電極間に高周波を印加してガ
スをプラズマ化し、プラズマ化し、エッチングを行うR
IE型(トライオード)ドライエッチング装置である。
401は印加電極、402は接地電極、403はウエ
ハ、404はRF電源である。
【0023】図3において、Si基板にLOCOS30
1を形成した後に全面に酸化膜302を形成する。その
上にゲート電極として、配線層303を例えばポリSi
配線層で形成する。その構造で、配線層303をマスク
として、イオンを打ち込みソース・ドレイン領域304
を形成し、配線層以外の酸化膜302をフッ酸エッチン
グで取り除く。その上に絶縁膜305(例えばモノシラ
ンと酸素とホスフィンを用いた化学気相成長法によるリ
ン・シリケート・ガラス)、その膜厚を例えば1.5μ
mを形成する。その上に前記レジスト306を前記配線
層303上にホール径例えば0.5μmの大きさでパタ
ーニングする。パターニングした前記レジスト306を
マスクとして異方性エッチングによりホールを形成す
る。
【0024】図4において、前記ホールの形成を装置内
の圧力を例えば80mTorr、印加RFパワーの大き
さを例えば900W、エッチングガスを例えば主ガスと
してCHF3 70sccm、添加ガスとしてCO2
0sccm、チャンバー温度を例えば15℃の条件でエ
ッチングを行うと、エッチング速度が7489.3Å/
min、均一性が7.5%、対ポリSiとの選択比が2
2.60、対レジストとの選択比が7.13であった。
【0025】ここで、上記のエッチングガスを例えば主
ガスとしてCHF3 70sccm、添加ガスとしてC
2 30sccmとしたことから、側壁保護膜の−
(C−H2n−または、−(C−F2n−のポリマーの
形成を多くし、側壁がえぐれたホールの形成を防止する
ことができた。
【0026】また、同様に図4において、前記ホールの
形成を装置内の圧力を例えば80mTorr、印加RF
パワーの大きさを例えば900W、エッチングガスを例
えば主ガスとしてCHF3 70sccm、添加ガスと
してHCHO 30sccm、チャンバー温度を例えば
15℃の条件でエッチングを行うと、エッチング速度が
7811.5Å/min、均一性が8.4%、対ポリS
iとの選択比が26.23、対レジストとの選択比が
9.37であった。
【0027】ここで、上記のエッチングガスを例えば主
ガスとしてCHF3 70sccm、添加ガスとしてH
CHO 30sccmとしたことから、側壁保護膜の−
(C−H2n−または、−(C−F2n−のポリマーの
形成を多くし、側壁がえぐれたホールの形成を防止する
ことができた。
【0028】また、同様に図4において、前記ホールの
形成を装置内の圧力を例えば80mTorr、印加RF
パワーの大きさを例えば900W、エッチングガスを例
えば主ガスとしてCHF3 70sccm、添加ガスと
してC26 30sccm、チャンバー温度を例えば1
5℃の条件でエッチングを行うと、エッチング速度が8
084.3Å/min、均一性が5.2%、対ポリSi
との選択比が30.17、対レジストとの選択比が1
0.20であった。
【0029】ここで、上記のエッチングガスを例えば主
ガスとしてCHF3 70sccm、添加ガスとしてC2
6 30sccmとしたことから、側壁保護膜の−
(C−H2n−または、−(C−F2n−のポリマーの
形成を多くし、側壁がえぐれたホールの形成を防止する
ことができた。
【0030】以上を実施例2の説明とする。
【0031】図5は、本発明の半導体装置の製造方法の
実施例を示す要部の断面図であり、501はLOCOS
(選択酸化、Locoal Oxidation of Silicon、以下LO
COSと略す)、502は酸化膜、503はゲート電
極、504はソース・ドレイン領域としての配線層、5
05は絶縁膜、506はレジストである。図6は、本発
明の半導体装置の製造方法の実施例を示す要部の断面図
であり、反応室にガスを導入し、平行に置かれた電極間
に高周波を印加し、さらにマグネットによりプラズマ化
をアシストしてガスをプラズマ化し、エッチングを行う
磁場アシスト型RIEドライエッチング装置である。6
01は印加電極、602は接地電極、603はウエハ、
604はRF電源、605はマグネットである。
【0032】図5において、Si基板にLOCOS50
1を形成した後に全面に酸化膜502を形成する。その
上にゲート電極503を例えばポリSiで形成する。そ
の構造で、ゲート電極503をマスクとして、イオンを
打ち込みソース・ドレイン領域としての配線層504を
形成し、ゲート電極以外の酸化膜502をフッ酸エッチ
ングで取り除く。その上に絶縁膜505(例えばモノシ
ランと酸素とホスフィンを用いた化学気相成長法による
リン・シリケート・ガラス)、その膜厚を例えば1.5
μmを形成する。その上に前記レジスト506を前記ソ
ース・ドレイン領域としての配線層504上にホール径
例えば0.5μmの大きさのホールをパターニングす
る。パターニングした前記レジスト506をマスクとし
て異方性エッチングによりホールを形成する。
【0033】図6において、前記ホールの形成を装置内
の圧力を例えば80mTorr、印加RFパワーの大き
さを例えば500W、マグネットの大きさを例えば20
0Gaus、エッチングガスを例えば主ガスとしてCH
3 50sccm、添加ガスとしてC25OH 20
sccm、チャンバー温度を例えば15℃の条件でエッ
チングを行うと、エッチング速度が3744.7Å/m
in、均一性が7.4%、対ポリSiとの選択比が2
0.26、対レジストとの選択比が7.31であった。
【0034】ここで、上記のエッチングガスを例えば主
ガスとしてCHF3 50sccm、添加ガスとしてC2
5OH 20sccmとしたことから、側壁保護膜の
−(C−H2n−または、−(C−F2n−のポリマー
の形成を多くし、側壁がえぐれたホールの形成を防止す
ることができた。
【0035】また、同様に図6において、前記ホールの
形成を装置内の圧力を例えば80mTorr、印加RF
パワーの大きさを例えば500W、マグネットの大きさ
を例えば200Gaus、エッチングガスを例えば主ガ
スとしてCHF3 50sccm、添加ガスとしてC2
4 20sccm、チャンバー温度を例えば15℃の条
件でエッチングを行うと、エッチング速度が3906.
2Å/min、均一性が8.5%、対ポリSiとの選択
比が23.63、対レジストとの選択比が9.73であ
った。
【0036】ここで、上記のエッチングガスを例えば主
ガスとしてCHF3 50sccm、添加ガスとしてC2
4 20sccmとしたことから、側壁保護膜の−
(C−H2n−または、−(C−F2n−のポリマーの
形成を多くし、側壁がえぐれたホールの形成を防止する
ことができた。
【0037】また、同様に図6において、前記ホールの
形成を装置内の圧力を例えば80mTorr、印加RF
パワーの大きさを例えば500W、マグネットの大きさ
を例えば200Gaus、エッチングガスを例えば主ガ
スとしてCHF3 50sccm、添加ガスとしてC2
2 20sccm、チャンバー温度を例えば15℃の条
件でエッチングを行うと、エッチング速度が4042.
1Å/min、均一性が5.5%、対ポリSiとの選択
比が31.70、対レジストとの選択比が12.02で
あった。
【0038】ここで、上記のエッチングガスを例えば主
ガスとしてCHF3 50sccm、添加ガスとしてC2
2 20sccmとしたことから、側壁保護膜の−
(C−H2n−または、−(C−F2n−のポリマーの
形成を多くし、側壁がえぐれたホールの形成を防止する
ことができた。
【0039】以上を実施例3の説明とする。
【0040】以上、本発明の実施例を図面に基づいて3
例説明した。しかし、本発明はこれに限らず、エッチン
グガスにCHF3を主ガスとし、添加ガスに、一般式が
XY、あるいはCXYZ、あるいはCXYで表わさ
れるガスを用いることで実現できることは言うまでもな
い。
【0041】
【発明の効果】本発明は、以上を説明したようにエッチ
ングガスのCHF3を主ガスとし、添加ガスに一般式で
XY、あるいはCXYZ、あるいはCXYで表わさ
れるガスを用いることで、側壁保護膜の−(C−H2n
−または、−(C−F2n−のポリマーの形成を多く
し、側壁がえぐれたホールの形成を防止することができ
る。 また、Cを含むガスを添加することになるため、
酸素の結合は安定なC−O結合を生成し、エッチングを
抑制するSi−O結合をできにくくするため酸化膜のエ
ッチングが促進される。
【図面の簡単な説明】
【図1】本発明の半導体装置の製造方法の実施例を示す
要部の断面図。
【図2】本発明の半導体装置の製造方法の実施例を示す
要部の断面図。
【図3】本発明の半導体装置の製造方法の実施例を示す
要部の断面図。
【図4】本発明の半導体装置の製造方法の実施例を示す
要部の断面図。
【図5】本発明の半導体装置の製造方法の実施例を示す
要部の断面図。
【図6】本発明の半導体装置の製造方法の実施例を示す
要部の断面図。
【図7】従来の半導体装置の製造方法の実施例を示す要
部の断面図。
【符号の説明】
101・・・配線層 102・・・絶縁膜 103・・・レジスト 201・・・印加電極 202・・・接地電極 203・・・ウエハ 204・・・RF電源 205・・・マイクロ波電源 206・・・マグネットコイル 301・・・LOCOS 302・・・酸化膜 303・・・配線層 304・・・ソース・ドレイン領域 305・・・絶縁膜 306・・・レジスト 401・・・印加電極 402・・・接地電極 403・・・ウエハ 404・・・RF電源 501・・・LOCOS 502・・・酸化膜 503・・・ゲート電極 504・・・ソース・ドレイン領域、配線層 505・・・絶縁膜 506・・・レジスト 601・・・印加電極 602・・・接地電極 603・・・ウエハ 604・・・RF電源 605・・・マグネット 701・・・配線層 702・・・絶縁膜 703・・・レジスト

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】反応室にガスを導入し、ガスをプラズマ化
    し、シリコン酸化膜のエッチングを行うドライエッチン
    グ方法において、前記エッチングガスはCHF3が主ガ
    スであり、一般式がCXYで表わされるガスを添加ガス
    として用いることを特徴とする半導体装置の製造方法。
  2. 【請求項2】反応室にガスを導入し、ガスをプラズマ化
    し、シリコン酸化膜のエッチングを行うドライエッチン
    グ方法において、前記エッチングガスはCHF3が主ガ
    スであり、一般式がCXYZで表わされるガスを添加
    ガスとして用いることを特徴とする半導体装置の製造方
    法。
  3. 【請求項3】反応室にガスを導入し、ガスをプラズマ化
    し、シリコン酸化膜のエッチングを行うドライエッチン
    グ方法において、前記エッチングガスはCHF3が主ガ
    スであり、一般式がCXYで表わされるガスを添加ガス
    として用いることを特徴とする半導体装置の製造方法。
  4. 【請求項4】一般式がCXYで表わされる前記添加ガス
    としてCOを用いることを特徴とする請求項1記載の半
    導体装置の製造方法。
  5. 【請求項5】一般式がCXYで表わされる前記添加ガス
    としてCO2を用いることを特徴とする請求項1記載の
    半導体装置の製造方法。
  6. 【請求項6】一般式がCXYZで表わされる前記添加
    ガスとしてHCHOを用いることを特徴とする請求項2
    記載の半導体装置の製造方法。
  7. 【請求項7】一般式がCXYZで表わされる前記添加
    ガスとしてCH3OHを用いることを特徴とする請求項
    2記載の半導体装置の製造方法。
  8. 【請求項8】一般式がCXYZで表わされる前記添加
    ガスとして(CH32Oを用いることを特徴とする請求
    項2記載の半導体装置の製造方法。
  9. 【請求項9】一般式がCXYZで表わされる前記添加
    ガスとしてC25OHを用いることを特徴とする請求項
    2記載の半導体装置の製造方法。
  10. 【請求項10】一般式がCXYで表わされる前記添加ガ
    スとしてCH4を用いることを特徴とする請求項3記載
    の半導体装置の製造方法。
  11. 【請求項11】一般式がCXYで表わされる前記添加ガ
    スとしてC26を用いることを特徴とする請求項3記載
    の半導体装置の製造方法。
  12. 【請求項12】一般式がCXYで表わされる前記添加ガ
    スとしてC24を用いることを特徴とする請求項3記載
    の半導体装置の製造方法。
  13. 【請求項13】一般式がCXYで表わされる前記添加ガ
    スとしてC22を用いることを特徴とする請求項3記載
    の半導体装置の製造方法。
JP4179988A 1992-07-07 1992-07-07 半導体装置の製造方法 Pending JPH0629252A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4179988A JPH0629252A (ja) 1992-07-07 1992-07-07 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4179988A JPH0629252A (ja) 1992-07-07 1992-07-07 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0629252A true JPH0629252A (ja) 1994-02-04

Family

ID=16075499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4179988A Pending JPH0629252A (ja) 1992-07-07 1992-07-07 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0629252A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003478A (ko) * 1995-06-23 1997-01-28 김주용 반도체 소자의 콘택홀 형성방법
KR100372654B1 (ko) * 1995-11-20 2003-04-23 주식회사 하이닉스반도체 반도체소자의콘택홀형성방법
CN116313783A (zh) * 2023-05-10 2023-06-23 合肥晶合集成电路股份有限公司 金属的刻蚀方法以及半导体器件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970003478A (ko) * 1995-06-23 1997-01-28 김주용 반도체 소자의 콘택홀 형성방법
KR100372654B1 (ko) * 1995-11-20 2003-04-23 주식회사 하이닉스반도체 반도체소자의콘택홀형성방법
CN116313783A (zh) * 2023-05-10 2023-06-23 合肥晶合集成电路股份有限公司 金属的刻蚀方法以及半导体器件
CN116313783B (zh) * 2023-05-10 2023-09-01 合肥晶合集成电路股份有限公司 金属的刻蚀方法以及半导体器件

Similar Documents

Publication Publication Date Title
JP3409313B2 (ja) 酸化物及びフォトレジスト層に対して高度の選択性を有する異方性窒化物エッチング法
US6159822A (en) Self-planarized shallow trench isolation
US6989108B2 (en) Etchant gas composition
JP2903884B2 (ja) 半導体装置の製法
US6855639B1 (en) Precise patterning of high-K films
JP3248072B2 (ja) 酸化膜エッチング方法
US6171929B1 (en) Shallow trench isolator via non-critical chemical mechanical polishing
KR100377174B1 (ko) 캐패시터의 제조 방법
JPH0629252A (ja) 半導体装置の製造方法
US20060033179A1 (en) Retrograde trench isolation structures
JP2001127039A (ja) 半導体装置の製造方法
JPH0831797A (ja) 選択エッチング方法
US5977608A (en) Modified poly-buffered isolation
JP2005136097A (ja) 半導体装置の製造方法
KR100801727B1 (ko) 반도체 소자의 컨택 형성 방법
KR100602094B1 (ko) 반도체 소자의 트렌치 형성 방법
JPH0613354A (ja) 半導体装置とその製造方法
JPH0661190A (ja) ドライエッチング方法
JPH05235338A (ja) 半導体装置およびその製造方法
JPH0613473A (ja) 半導体装置とその製造方法
JP2921000B2 (ja) 半導体装置の製造方法
JPH06318576A (ja) ドライエッチング方法
JP2920999B2 (ja) 半導体装置の製造方法
KR100451319B1 (ko) 반도체소자의 소자분리막 제조방법
JPH0613355A (ja) 半導体装置とその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees