JPH0629395A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH0629395A JPH0629395A JP4061601A JP6160192A JPH0629395A JP H0629395 A JPH0629395 A JP H0629395A JP 4061601 A JP4061601 A JP 4061601A JP 6160192 A JP6160192 A JP 6160192A JP H0629395 A JPH0629395 A JP H0629395A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit block
- wiring
- wirings
- outer periphery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】消費電力の大きな内部回路ブロックに電力を供
給する電源配線の線幅を細くしてチップサイズを小さく
する。 【構成】第１の電源配線１，２と第２の電源配線３，４
に電力を供給する電源接続配線５，６と付加電源接続配
線７，８を設けることにより、第１の電源配線１，２の
配線幅を細くできる。
給する電源配線の線幅を細くしてチップサイズを小さく
する。 【構成】第１の電源配線１，２と第２の電源配線３，４
に電力を供給する電源接続配線５，６と付加電源接続配
線７，８を設けることにより、第１の電源配線１，２の
配線幅を細くできる。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に半導体チップ上の電源配線に関する。
し、特に半導体チップ上の電源配線に関する。
【０００２】
【従来の技術】従来の半導体集積回路装置は、図２に示
すように、半導体チップ上に設けた内部回路ブロック９
の周囲に設けた第１の電源配線１，２（但し電源配線１
はＶDD用，電源配線２はＧＮＤ用）と、第１の電源配線
１，２の外周に設けた外部回路ブロック１０と、外部回
路プロック１０の上に設けて第１の電源配線１，２の外
周に設けた第２の電源配線３，４（但し電源配線３はＧ
ＮＤ用，電源配線４はＶDD用）と、外部回路ブロック１
０の外周に設けたＶDD用電源用パッド１１及びＧＮＤ用
電源パッド１２に接続して第１の電源配線１，２及び第
２の電源配線３，４のＶDD用とＧＮＤ用のそれぞれを接
続する電源接続配線５，６とを有して構成される。ここ
で、電源接続配線５，６はコンタクトホール１４を介し
て第１及び第２の電源配線１，２，３，４と接続され、
外部回路ブロック１０の外周には電源用バッド１１，１
２以外に外部回路プロック１０と接続される信号用のパ
ッド１５及び空きパッド１６が配置される。
すように、半導体チップ上に設けた内部回路ブロック９
の周囲に設けた第１の電源配線１，２（但し電源配線１
はＶDD用，電源配線２はＧＮＤ用）と、第１の電源配線
１，２の外周に設けた外部回路ブロック１０と、外部回
路プロック１０の上に設けて第１の電源配線１，２の外
周に設けた第２の電源配線３，４（但し電源配線３はＧ
ＮＤ用，電源配線４はＶDD用）と、外部回路ブロック１
０の外周に設けたＶDD用電源用パッド１１及びＧＮＤ用
電源パッド１２に接続して第１の電源配線１，２及び第
２の電源配線３，４のＶDD用とＧＮＤ用のそれぞれを接
続する電源接続配線５，６とを有して構成される。ここ
で、電源接続配線５，６はコンタクトホール１４を介し
て第１及び第２の電源配線１，２，３，４と接続され、
外部回路ブロック１０の外周には電源用バッド１１，１
２以外に外部回路プロック１０と接続される信号用のパ
ッド１５及び空きパッド１６が配置される。
【０００３】なお、第１の電源配線１，２と第２の電源
配線３，４とを電気的に分離することにより、内部回路
ブロック９と外部回路ブロック１０とをそれぞれ異なる
電源で駆動することもできる。
配線３，４とを電気的に分離することにより、内部回路
ブロック９と外部回路ブロック１０とをそれぞれ異なる
電源で駆動することもできる。
【０００４】
【発明が解決しようとする課題】この従来の半導体集積
回路装置は、第１の電源配線と第２の電源配線を電源接
続配線により接続して内部回路ブロックと外部回路プロ
ックを共通電位で駆動するためには、消費電力の大きい
内部ブロックに電力を供給する第１の電源配線の電流容
量を増大させるために配線幅を広げる必要があり、チッ
プサイズが大きくなるという問題点があった。
回路装置は、第１の電源配線と第２の電源配線を電源接
続配線により接続して内部回路ブロックと外部回路プロ
ックを共通電位で駆動するためには、消費電力の大きい
内部ブロックに電力を供給する第１の電源配線の電流容
量を増大させるために配線幅を広げる必要があり、チッ
プサイズが大きくなるという問題点があった。
【０００５】
【課題を解決するための手段】本発明の半導体集積回路
装置は、半導体チップ上に設けた内部回路ブロックと、
前記内部回路ブロックの周囲を取囲んで設けた第１の電
源配線と、前記第１の電源配線の外周に配置して設けた
外部回路ブロックと、前記外部回路ブロックの上に設け
且つ前記第１の電源配線の外周を取囲んで設けた第２の
電源配線と、前記外部回路ブロックの外周に設けた電源
用パッドに接続して前記第１及び第２の電源配線に電力
を供給するための電源接続配線と、前記電源接続配線以
外の領域に設けて前記第１及び第２の電源配線間を接続
する付加電源接続配線とを備えている。
装置は、半導体チップ上に設けた内部回路ブロックと、
前記内部回路ブロックの周囲を取囲んで設けた第１の電
源配線と、前記第１の電源配線の外周に配置して設けた
外部回路ブロックと、前記外部回路ブロックの上に設け
且つ前記第１の電源配線の外周を取囲んで設けた第２の
電源配線と、前記外部回路ブロックの外周に設けた電源
用パッドに接続して前記第１及び第２の電源配線に電力
を供給するための電源接続配線と、前記電源接続配線以
外の領域に設けて前記第１及び第２の電源配線間を接続
する付加電源接続配線とを備えている。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は本発明の一実施例を示すレイアウト
図である。
図である。
【０００８】図１に示すように、半導体チップ上に設け
た内部回路ブロック９と、内部回路プロック９の周囲を
取囲んで設けた第１の電源配線１，２（但し電源配線１
はＶDD用，電源配線２はＧＮＤ用）と、第１の電源配線
１，２の外周に設けた外部回路ブロック１０と、外部回
路ブロック１０の上に設け、且つ第１の電源配線１，２
の外周に設けた第２の電源配線３，４（但し電源配線３
はＧＮＤ用，電源配線４はＶDD用）と、外部回路ブロッ
ク１０の外周に設けたＶDD用電極パッド１１及びＧＮＤ
用電源パッド１２と、ＶDD用電源パッド１１に接続して
第１及び第２の電源配線１，４にコンタクトホール１４
を介して接続した電源接続配線５及びＧＮＤ用電源パッ
ド１２に接続して第１及び第２の電源配線２，３にコン
タクトホール１４を介して接続した電源接続配線６と、
外部回路ブロック１０の外周に設けて外部回路ブロック
１０と接続する信号用パッド１５と、どこにも電気的に
接続しない空きパッド１６と、空きパッド１６の位置で
第１及び第２の電源配線間をコンタクトホール１４を介
して接続する付加電源接続配線１７，１８とを備えて構
成される。
た内部回路ブロック９と、内部回路プロック９の周囲を
取囲んで設けた第１の電源配線１，２（但し電源配線１
はＶDD用，電源配線２はＧＮＤ用）と、第１の電源配線
１，２の外周に設けた外部回路ブロック１０と、外部回
路ブロック１０の上に設け、且つ第１の電源配線１，２
の外周に設けた第２の電源配線３，４（但し電源配線３
はＧＮＤ用，電源配線４はＶDD用）と、外部回路ブロッ
ク１０の外周に設けたＶDD用電極パッド１１及びＧＮＤ
用電源パッド１２と、ＶDD用電源パッド１１に接続して
第１及び第２の電源配線１，４にコンタクトホール１４
を介して接続した電源接続配線５及びＧＮＤ用電源パッ
ド１２に接続して第１及び第２の電源配線２，３にコン
タクトホール１４を介して接続した電源接続配線６と、
外部回路ブロック１０の外周に設けて外部回路ブロック
１０と接続する信号用パッド１５と、どこにも電気的に
接続しない空きパッド１６と、空きパッド１６の位置で
第１及び第２の電源配線間をコンタクトホール１４を介
して接続する付加電源接続配線１７，１８とを備えて構
成される。
【０００９】なお、付加電源接続配線７，８の数を増や
すことにより第１の電源配線の電流容量、即ち配線幅を
更に細くすることができると共に付加電源接続配線の線
幅も細くすることができる利点がある。
すことにより第１の電源配線の電流容量、即ち配線幅を
更に細くすることができると共に付加電源接続配線の線
幅も細くすることができる利点がある。
【００１０】
【発明の効果】以上説明したように本発明は、第１の電
源配線と第２の電源配線間を接続する電源接続配線以外
に付加電源接続配線を設けることにより消費電力の大き
い内部回路ブロックへ電力を供給する第１の電源配線の
配線幅を細くすることができ、チップサイズを小さくす
ることができるという効果を有する。
源配線と第２の電源配線間を接続する電源接続配線以外
に付加電源接続配線を設けることにより消費電力の大き
い内部回路ブロックへ電力を供給する第１の電源配線の
配線幅を細くすることができ、チップサイズを小さくす
ることができるという効果を有する。
【図１】本発明の一実施例を示すレイアウト図。
【図２】従来の半導体集積回路装置の一例を示すレイア
ウト図。
ウト図。
１，２ 第１の電源配線 ３，４ 第２の電源配線 ５，６ 電源接続配線 ７，８ 付加電源接続配線 ９ 内部回路ブロック １０ 外部回路ブロック １１ ＶDD用電源パッド １２ ＧＮＤ用電源パッド １４ コンタクトホール １５ 信号用パッド １６ 空きパッド
Claims (2)
- 【請求項１】 半導体チップ上に設けた内部回路ブロッ
クと、前記内部回路ブロックの周囲を取囲んで設けた第
１の電源配線と、前記第１の電源配線の外周に配置して
設けた外部回路ブロックと、前記外部回路ブロックの上
に設け且つ前記第１の電源配線の外周を取囲んで設けた
第２の電源配線と、前記外部回路ブロックの外周に設け
た電源用パッドに接続して前記第１及び第２の電源配線
に電力を供給するための電源接続配線と、前記電源接続
配線以外の領域に設けて前記第１及び第２の電源配線間
を接続する付加電源接続配線とを備えたことを特徴とす
る半導体集積回路装置。 - 【請求項２】 付加電源接続配線が外部回路ブロックの
外周に設けた空パッドの位置に配置された請求項１記載
の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061601A JPH0629395A (ja) | 1992-03-18 | 1992-03-18 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4061601A JPH0629395A (ja) | 1992-03-18 | 1992-03-18 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629395A true JPH0629395A (ja) | 1994-02-04 |
Family
ID=13175854
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4061601A Withdrawn JPH0629395A (ja) | 1992-03-18 | 1992-03-18 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629395A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU705476B1 (en) * | 1997-10-22 | 1999-05-20 | Casio Computer Co., Ltd. | Contact charging member, image forming unit including the contact charging member and electrophotographic image forming apparatus including the image forming unit |
| JP2002299452A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | 半導体集積回路及び電源レイアウト設計方法 |
| JP2003289104A (ja) * | 2002-03-28 | 2003-10-10 | Ricoh Co Ltd | 半導体装置の保護回路及び半導体装置 |
| JP2005217314A (ja) * | 2004-01-30 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2006245596A (ja) * | 2006-04-03 | 2006-09-14 | Ricoh Co Ltd | 半導体装置 |
| KR101330683B1 (ko) * | 2008-05-23 | 2013-11-18 | 미쓰미덴기가부시기가이샤 | 반도체 장치 및 반도체 집적회로 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61139702A (ja) * | 1984-12-12 | 1986-06-27 | Nec Corp | 角度検出素子 |
| JPH034805A (ja) * | 1989-05-23 | 1991-01-10 | Kishun Shu | 電熱アイラッシュ・カーラー |
-
1992
- 1992-03-18 JP JP4061601A patent/JPH0629395A/ja not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61139702A (ja) * | 1984-12-12 | 1986-06-27 | Nec Corp | 角度検出素子 |
| JPH034805A (ja) * | 1989-05-23 | 1991-01-10 | Kishun Shu | 電熱アイラッシュ・カーラー |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU705476B1 (en) * | 1997-10-22 | 1999-05-20 | Casio Computer Co., Ltd. | Contact charging member, image forming unit including the contact charging member and electrophotographic image forming apparatus including the image forming unit |
| JP2002299452A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | 半導体集積回路及び電源レイアウト設計方法 |
| JP2003289104A (ja) * | 2002-03-28 | 2003-10-10 | Ricoh Co Ltd | 半導体装置の保護回路及び半導体装置 |
| JP2005217314A (ja) * | 2004-01-30 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
| JP2006245596A (ja) * | 2006-04-03 | 2006-09-14 | Ricoh Co Ltd | 半導体装置 |
| KR101330683B1 (ko) * | 2008-05-23 | 2013-11-18 | 미쓰미덴기가부시기가이샤 | 반도체 장치 및 반도체 집적회로 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2605687B2 (ja) | 半導体装置 | |
| JPH04307943A (ja) | 半導体装置 | |
| JPH0870090A (ja) | 半導体集積回路 | |
| JPH09120974A (ja) | 半導体装置 | |
| JP2917703B2 (ja) | 半導体集積回路装置 | |
| US5126828A (en) | Wafer scale integration device | |
| JP2685135B2 (ja) | 半導体集積回路 | |
| JP2771233B2 (ja) | 半導体集積回路装置 | |
| JP2001077230A (ja) | リードフレーム及びそれを用いた半導体装置実装体 | |
| JPH04349640A (ja) | アナログ・デジタル混在集積回路装置実装体 | |
| JP2004221260A (ja) | 半導体装置 | |
| JPS62216240A (ja) | 集積回路パツケ−ジ | |
| JP2003124333A (ja) | 半導体ｉｃチップ | |
| JPH06163700A (ja) | 集積回路装置 | |
| JP2522455B2 (ja) | 半導体集積回路装置 | |
| JP3248117B2 (ja) | 半導体装置 | |
| US20020100940A1 (en) | Semiconductor device | |
| JPH01257348A (ja) | スタンダード・セル集積回路装置 | |
| JP3184384B2 (ja) | 半導体装置 | |
| JP2000164627A (ja) | 半導体装置及びモジュール及びそれを用いたｉｃカード | |
| JPH08250648A (ja) | 半導体装置およびそれを用いた論理回路 | |
| JP3302810B2 (ja) | 半導体装置 | |
| JPH05136206A (ja) | 半導体装置 | |
| JPH05343526A (ja) | 半導体集積回路 | |
| JPH10107175A (ja) | 半導体装置用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990518 |