JPH0629409A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0629409A JPH0629409A JP18376792A JP18376792A JPH0629409A JP H0629409 A JPH0629409 A JP H0629409A JP 18376792 A JP18376792 A JP 18376792A JP 18376792 A JP18376792 A JP 18376792A JP H0629409 A JPH0629409 A JP H0629409A
- Authority
- JP
- Japan
- Prior art keywords
- tin
- adhesion layer
- contact hole
- contact
- tungsten
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000005530 etching Methods 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims description 5
- 239000003870 refractory metal Substances 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 abstract description 17
- 229910052721 tungsten Inorganic materials 0.000 abstract description 17
- 239000010937 tungsten Substances 0.000 abstract description 17
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 14
- 238000000034 method Methods 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 9
- 229910000838 Al alloy Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 101100537266 Caenorhabditis elegans tin-13 gene Proteins 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 本発明は、半導体装置における配線パターン
の一つとして、コンタクトホール内をタングステンで埋
め込んで配線を形成する製造方法に関するもので、密着
層（ＴｉＮ）をエッチングする際、特に浅いコンタクト
ホール（基板まで到達しない）の底部の下地の導電膜
（ポリシリコン）までエッチングされて、コンタクト抵
抗が高くなる問題点を除去することを目的とするもので
ある。 【構成】 本発明は前記目的のため、コンタクトホール
３０、３１埋め込み用タングステン（Ｗ）１２をエッチ
ングした後、密着層（ＴｉＮ）１１をエッチング除去す
ることなく、その上にバリアメタル（ＴｉＮまたはＴｉ
Ｗ）２３を形成するか、密着層ＴｉＮ１１の変質した表
面を除去（図１（ｃａ））、或は回復（図１（ｃｂ））
するようにしたものである。
の一つとして、コンタクトホール内をタングステンで埋
め込んで配線を形成する製造方法に関するもので、密着
層（ＴｉＮ）をエッチングする際、特に浅いコンタクト
ホール（基板まで到達しない）の底部の下地の導電膜
（ポリシリコン）までエッチングされて、コンタクト抵
抗が高くなる問題点を除去することを目的とするもので
ある。 【構成】 本発明は前記目的のため、コンタクトホール
３０、３１埋め込み用タングステン（Ｗ）１２をエッチ
ングした後、密着層（ＴｉＮ）１１をエッチング除去す
ることなく、その上にバリアメタル（ＴｉＮまたはＴｉ
Ｗ）２３を形成するか、密着層ＴｉＮ１１の変質した表
面を除去（図１（ｃａ））、或は回復（図１（ｃｂ））
するようにしたものである。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置におけ
る、コンタクトホール内を高融点金属（実施例ではタン
グステン：Ｗ）で埋め込み、配線パターンを形成する方
法に関するものである。
る、コンタクトホール内を高融点金属（実施例ではタン
グステン：Ｗ）で埋め込み、配線パターンを形成する方
法に関するものである。
【０００２】
【従来の技術】図２は、従来の半導体装置の製造方法の
うち、ブランケットタングステンを全面エッチバックす
ることによって、コンタクトホール内をタングステン
（Ｗ）で埋め込んで、配線を形成する方法を中心にした
製造工程断面図である。なお、参考文献としては、日経
マイクロデバイスＮｏ．５９（１９９０．５）ｐ．４１
−５３に記載されるものがある。図２は、コンタクトホ
ールとして、浅い孔（右側３０）と深い孔（左側３１）
とがある場合を示す。
うち、ブランケットタングステンを全面エッチバックす
ることによって、コンタクトホール内をタングステン
（Ｗ）で埋め込んで、配線を形成する方法を中心にした
製造工程断面図である。なお、参考文献としては、日経
マイクロデバイスＮｏ．５９（１９９０．５）ｐ．４１
−５３に記載されるものがある。図２は、コンタクトホ
ールとして、浅い孔（右側３０）と深い孔（左側３１）
とがある場合を示す。
【０００３】まず、図２（ａ）に示すように、Ｓｉ基板
１上に絶縁膜２を形成し、浅いコンタクトホール３０の
底部に相当する位置にポリシリコン１６を形成しておく
（このポリシリコン１６は、コンタクト抵抗を少なくす
るためと、コンタクトホール３０を基板１まで到達しな
いようにするためであり、それを形成するには、絶縁膜
２の形成を２段階にわたって行ない、第１段階の絶縁膜
形成後、ポリシリコン１６を形成パターニングしておけ
ばよいことは周知のことであり、また本発明に直接関係
ないので詳細な説明は省略する）。次いで、絶縁膜２に
コンタクトホール３０および３１をホトリソ（ホトリソ
グラフィ）、エッチング技術で形成する。その、コンタ
クトホール３０，３１が形成された構造の全面にスパッ
タ法で密着層ＴｉＮ１１を形成し、その上に、タングス
テン（Ｗ）膜１２をＣＶＤ（化学的気相成長）法によ
り、コンタクトホール３０，３１を十分な膜厚で形成す
る。
１上に絶縁膜２を形成し、浅いコンタクトホール３０の
底部に相当する位置にポリシリコン１６を形成しておく
（このポリシリコン１６は、コンタクト抵抗を少なくす
るためと、コンタクトホール３０を基板１まで到達しな
いようにするためであり、それを形成するには、絶縁膜
２の形成を２段階にわたって行ない、第１段階の絶縁膜
形成後、ポリシリコン１６を形成パターニングしておけ
ばよいことは周知のことであり、また本発明に直接関係
ないので詳細な説明は省略する）。次いで、絶縁膜２に
コンタクトホール３０および３１をホトリソ（ホトリソ
グラフィ）、エッチング技術で形成する。その、コンタ
クトホール３０，３１が形成された構造の全面にスパッ
タ法で密着層ＴｉＮ１１を形成し、その上に、タングス
テン（Ｗ）膜１２をＣＶＤ（化学的気相成長）法によ
り、コンタクトホール３０，３１を十分な膜厚で形成す
る。
【０００４】前記密着層ＴｉＮ１１はこのタングステン
膜１２の剥離防止のためである。
膜１２の剥離防止のためである。
【０００５】次に図２（ｂ）のように、全面エッチバッ
クしてタングステン膜１２をエッチングし、続いて図２
（ｃ）のように、前記密着層１１もエッチングする。従
って深い方のコンタクトホール３１内だけタングステン
膜１２が残った形状となる。
クしてタングステン膜１２をエッチングし、続いて図２
（ｃ）のように、前記密着層１１もエッチングする。従
って深い方のコンタクトホール３１内だけタングステン
膜１２が残った形状となる。
【０００６】次いで、スパッタ法により全面にバリアメ
タルとしてＴｉＮ１３を形成し、その上にスパッタ法で
配線材として例えばアルミ合金Ａｌ−Ｓｉ−Ｃｕ１４を
形成する。この後、図示してないが、ホトリソ、エッチ
ング工程を経て配線パターンを形成する。
タルとしてＴｉＮ１３を形成し、その上にスパッタ法で
配線材として例えばアルミ合金Ａｌ−Ｓｉ−Ｃｕ１４を
形成する。この後、図示してないが、ホトリソ、エッチ
ング工程を経て配線パターンを形成する。
【０００７】
【発明が解決しようとする課題】しかしながら、以上述
べた方法では、深さの浅いコンタクトホール３０のタン
グステン１２がエッチバックによってなくなり、密着層
ＴｉＮ１１のエッチング時に下地のポリシリコン１６ま
でエッチングされて（図２（ｃ）参照）アルミ合金配線
１４とポリシリコン１６との接触面積が減少して、コン
タクト抵抗が高くなるという問題がある。
べた方法では、深さの浅いコンタクトホール３０のタン
グステン１２がエッチバックによってなくなり、密着層
ＴｉＮ１１のエッチング時に下地のポリシリコン１６ま
でエッチングされて（図２（ｃ）参照）アルミ合金配線
１４とポリシリコン１６との接触面積が減少して、コン
タクト抵抗が高くなるという問題がある。
【０００８】この発明は、以上述べた浅いコンタクトホ
ール内のタングステン、ＴｉＮがエッチングされてなく
なり、下地の導電膜（ポリシリコン）までエッチングさ
れてコンタクト抵抗が高くなるという問題点を除去する
ため、タングステンエッチング後、密着層ＴｉＮを除去
せずに、バリアメタルを形成する等の工程を経てから、
アルミ合金を形成することによりコンタクト抵抗、ステ
ップカバレージの優れた信頼性の高い配線を提供するこ
とを目的とする。
ール内のタングステン、ＴｉＮがエッチングされてなく
なり、下地の導電膜（ポリシリコン）までエッチングさ
れてコンタクト抵抗が高くなるという問題点を除去する
ため、タングステンエッチング後、密着層ＴｉＮを除去
せずに、バリアメタルを形成する等の工程を経てから、
アルミ合金を形成することによりコンタクト抵抗、ステ
ップカバレージの優れた信頼性の高い配線を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】前記目的のため本発明
は、タングステンエッチング後、密着層ＴｉＮを除去せ
ずに残し、その上にバリアメタルを形成する等の工程を
経てからアルミ合金配線を形成するようにしたものであ
る。
は、タングステンエッチング後、密着層ＴｉＮを除去せ
ずに残し、その上にバリアメタルを形成する等の工程を
経てからアルミ合金配線を形成するようにしたものであ
る。
【００１０】
【作用】前述のように本発明は、タングステンエッチン
グ後、密着層ＴｉＮを除去しないようにしたので、浅い
コンタクトホールの底部下地のポリシリコンがエッチン
グされるようなことがなく、コンタクト抵抗が高くなる
といったことは発生しない。従って、信頼性の高い配線
を得られる。
グ後、密着層ＴｉＮを除去しないようにしたので、浅い
コンタクトホールの底部下地のポリシリコンがエッチン
グされるようなことがなく、コンタクト抵抗が高くなる
といったことは発生しない。従って、信頼性の高い配線
を得られる。
【００１１】
【実施例】図１は、本発明の第１ないし第４の実施例を
示す工程断面図であり、以下順を追って説明する。
示す工程断面図であり、以下順を追って説明する。
【００１２】図１（ａ）（ｂ）は各実施例に共通の工程
であり、図１（ａ）に示す構造は、Ｓｉ基板１上に、浅
いコンタクトホール３０形成予定の底部の位置にポリシ
リコン１６を形成した絶縁膜２に、コンタクトホール３
０，３１を形成し、その上に密着層ＴｉＮ１１を形成
し、コンタクトホール３０，３１を埋めるようにタング
ステン（Ｗ）１２を形成したものであり、これは従来
（図２（ａ））と全く同様であるので説明は割愛する。
ただ、参考のため説明しておくと、本実施例ではコンタ
クトホール３０，３１の口径は０．８μｍとした。次い
で、平行平板電極型の反応性イオンエッチング装置を用
いて、エッチングガス：ＳＦ6 、ＲＦ（ラジオフレクェ
ンシー）パワー：３００ｗ、圧力：１００ｍｔｏｒｒの
条件でタングステン１２を、図１（ｂ）のように全面エ
ッチングする。このとき、密着層ＴｉＮ１１は、ＳＦ6
のようなＦ系ガスでは殆どエッチングされないため全面
に残る。
であり、図１（ａ）に示す構造は、Ｓｉ基板１上に、浅
いコンタクトホール３０形成予定の底部の位置にポリシ
リコン１６を形成した絶縁膜２に、コンタクトホール３
０，３１を形成し、その上に密着層ＴｉＮ１１を形成
し、コンタクトホール３０，３１を埋めるようにタング
ステン（Ｗ）１２を形成したものであり、これは従来
（図２（ａ））と全く同様であるので説明は割愛する。
ただ、参考のため説明しておくと、本実施例ではコンタ
クトホール３０，３１の口径は０．８μｍとした。次い
で、平行平板電極型の反応性イオンエッチング装置を用
いて、エッチングガス：ＳＦ6 、ＲＦ（ラジオフレクェ
ンシー）パワー：３００ｗ、圧力：１００ｍｔｏｒｒの
条件でタングステン１２を、図１（ｂ）のように全面エ
ッチングする。このとき、密着層ＴｉＮ１１は、ＳＦ6
のようなＦ系ガスでは殆どエッチングされないため全面
に残る。
【００１３】ここで、第１の実施例としては、従来のよ
うに密着層ＴｉＮ１１をエッチング除去することなく、
その上にスパッタ法により、図１（ｃ）のようにバリア
メタルとしてのＴｉＮ２３を５００Åの厚さ形成する。
うに密着層ＴｉＮ１１をエッチング除去することなく、
その上にスパッタ法により、図１（ｃ）のようにバリア
メタルとしてのＴｉＮ２３を５００Åの厚さ形成する。
【００１４】次いで、図１（ｄ）のように、前記バリア
メタルＴｉＮ２３の上に、スパッタ法により配線材とし
て例えばアルミ合金Ａｌ−Ｓｉ−Ｃｕ２４を厚さ６００
０Å程度形成し、その後、図示しないがホトリソ、エッ
チング工程を経て配線パターンを形成する。
メタルＴｉＮ２３の上に、スパッタ法により配線材とし
て例えばアルミ合金Ａｌ−Ｓｉ−Ｃｕ２４を厚さ６００
０Å程度形成し、その後、図示しないがホトリソ、エッ
チング工程を経て配線パターンを形成する。
【００１５】第２の実施例としては、第１の実施例にお
けるバリアメタル２３をＴｉＷとするものであり、Ｔｉ
Ｎと同様の効果であることは説明を要さないであろう。
けるバリアメタル２３をＴｉＷとするものであり、Ｔｉ
Ｎと同様の効果であることは説明を要さないであろう。
【００１６】第３の実施例としては、図１（ｂ）の工
程、即ち、タングステン１２をエッチングするとき、そ
のオーバーエッチングにより密着層ＴｉＮ１１の表面が
変質する場合があり、これを除去するため、図１（ｃ
ａ）に示すように、アルゴン（Ａｒ）スパッタによりＴ
ｉＮ１１表面を３００Å程度除去するようにしたもので
あり、その後図１（ｄ）のように第１の実施例同様アル
ミ合金２４を形成する。
程、即ち、タングステン１２をエッチングするとき、そ
のオーバーエッチングにより密着層ＴｉＮ１１の表面が
変質する場合があり、これを除去するため、図１（ｃ
ａ）に示すように、アルゴン（Ａｒ）スパッタによりＴ
ｉＮ１１表面を３００Å程度除去するようにしたもので
あり、その後図１（ｄ）のように第１の実施例同様アル
ミ合金２４を形成する。
【００１７】第４の実施例としては、第３の実施例で説
明した表面が変質したＴｉＮ１１をＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理により回復させ
た後、第１の実施例同様その上にアルミ合金２４を図１
（ｄ）のように形成するものである。
明した表面が変質したＴｉＮ１１をＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）処理により回復させ
た後、第１の実施例同様その上にアルミ合金２４を図１
（ｄ）のように形成するものである。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
コンタクトホール埋め込み用のタングステンをエッチバ
ックした後、密着層であるＴｉＮを除去しないようにし
たので、従来のように密着層エッチングによる浅いコン
タクトホール下地膜までの突き抜けはなくなり、その上
にバリアメタルを形成するか、密着層ＴｉＮの変質した
表面を除去あるいは回復させるようにしたので、コンタ
クト抵抗が高くなるようなこともなく、ステップカバレ
ッジも向上し、極めて信頼性の高い配線の半導体装置を
提供することができる。
コンタクトホール埋め込み用のタングステンをエッチバ
ックした後、密着層であるＴｉＮを除去しないようにし
たので、従来のように密着層エッチングによる浅いコン
タクトホール下地膜までの突き抜けはなくなり、その上
にバリアメタルを形成するか、密着層ＴｉＮの変質した
表面を除去あるいは回復させるようにしたので、コンタ
クト抵抗が高くなるようなこともなく、ステップカバレ
ッジも向上し、極めて信頼性の高い配線の半導体装置を
提供することができる。
【図１】本発明の実施例
【図２】従来例
１ Ｓｉ基板 ２ 絶縁膜 １１ ＴｉＮ １２ Ｗ １６ ポリシリコン ２３ ＴｉＮまたはＴｉＷ ２４ Ａｌ合金 ３０，３１ コンタクトホール
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/3205
Claims (3)
- 【請求項１】 （ａ）半導体基板上に絶縁膜を形成し、
該絶縁膜の所定位置にコンタクトホールを形成して、該
コンタクトホールを含めて全面に密着層を形成し、前記
コンタクトホールを埋めるための高融点金属を全面に形
成する工程、 （ｂ）前記密着層が除去されない条件で、前記高融点金
属をエッチバックする工程、 （ｃ）前記除去されない密着層の上に、バリアメタルを
形成する工程、 （ｄ）前記工程までの構造の上に、配線層を形成する工
程、 以上の工程を含むことを特徴とする半導体装置の製造方
法。 - 【請求項２】 請求項１（ｃ）項の密着層の上にバリア
メタルを形成する工程の代りに、前記密着層の表面の少
なくとも変質した部分を除去する工程としたことを特徴
とする請求項１記載の半導体装置の製造方法。 - 【請求項３】 請求項１（ｃ）項の密着層の上にバリア
メタルを形成する工程の代りに、前記密着層の表面の少
なくとも変質した部分を回復させる工程としたことを特
徴とする請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18376792A JPH0629409A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18376792A JPH0629409A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629409A true JPH0629409A (ja) | 1994-02-04 |
Family
ID=16141613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18376792A Pending JPH0629409A (ja) | 1992-07-10 | 1992-07-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629409A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846050A (ja) * | 1994-08-01 | 1996-02-16 | Nec Corp | 半導体記憶装置およびその製造方法 |
| US7045898B2 (en) | 1998-12-25 | 2006-05-16 | Nec Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US10418336B2 (en) | 2017-03-14 | 2019-09-17 | Fuji Electric Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
-
1992
- 1992-07-10 JP JP18376792A patent/JPH0629409A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0846050A (ja) * | 1994-08-01 | 1996-02-16 | Nec Corp | 半導体記憶装置およびその製造方法 |
| US7045898B2 (en) | 1998-12-25 | 2006-05-16 | Nec Electronics Corporation | Semiconductor device and manufacturing method thereof |
| US10418336B2 (en) | 2017-03-14 | 2019-09-17 | Fuji Electric Co., Ltd. | Manufacturing method of semiconductor device and semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3050161B2 (ja) | 半導体装置及びその製造方法 | |
| US5767015A (en) | Metal plug with adhesion layer | |
| JP3382357B2 (ja) | 配線形成方法 | |
| JPH09326436A (ja) | 配線形成方法 | |
| US5407862A (en) | Method for manufacturing fine-structured stacked connection layer | |
| JPH07307385A (ja) | 半導体素子の多層金属配線の形成方法 | |
| US6064119A (en) | Wiring structure and formation method thereof for semiconductor device | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0629409A (ja) | 半導体装置の製造方法 | |
| JP3102555B2 (ja) | 半導体装置の製造方法 | |
| JPH08330428A (ja) | 半導体装置のコンタクトホールの形成方法 | |
| JP3407516B2 (ja) | 半導体装置及びその製造方法 | |
| JP3065395B2 (ja) | 半導体素子の製造方法 | |
| JPH05299397A (ja) | 金属プラグの形成方法 | |
| JPH0897383A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| KR100186985B1 (ko) | 반도체 소자의 콘택홀 매립 금속배선 형성방법 | |
| JPH0837237A (ja) | 半導体素子の多層金属配線形成方法 | |
| JPH11168072A (ja) | 半導体装置の製造方法 | |
| JPS62165342A (ja) | 半導体装置 | |
| JPH0851153A (ja) | 多層配線を有する半導体装置 | |
| JPH07297280A (ja) | 半導体装置の製造方法 | |
| JPH0745613A (ja) | 銅配線層構造体の保護膜形成方法 | |
| JPH0629240A (ja) | 半導体装置並びにその製造方法 |