JPH0629427A - 半導体搭載用基板 - Google Patents
半導体搭載用基板Info
- Publication number
- JPH0629427A JPH0629427A JP3341064A JP34106491A JPH0629427A JP H0629427 A JPH0629427 A JP H0629427A JP 3341064 A JP3341064 A JP 3341064A JP 34106491 A JP34106491 A JP 34106491A JP H0629427 A JPH0629427 A JP H0629427A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor
- recess
- sealing resin
- semiconductor mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【構成】 プリント回路板に凹部２を設け、該凹部に半
導体チップ１０を搭載した後、凹部周辺のボンディング
パッド４を取り囲む位置に封止樹脂枠５を貼り付けて封
止樹脂８を注入する半導体搭載用基板であって、前記封
止樹脂枠が二段の高さからなる半導体搭載用基板。 【効果】 本発明によると撥水樹脂を半導体封止樹脂上
に設けることが可能になり、高温、高湿の環境下に放置
しても水分の侵入を押さえ、半導体封止樹脂中の残存イ
オンの防止できることから、信頼性の大幅な向上が可能
であり、半導体チップを搭載するパッケージ基板として
は極めて有用なものである。
導体チップ１０を搭載した後、凹部周辺のボンディング
パッド４を取り囲む位置に封止樹脂枠５を貼り付けて封
止樹脂８を注入する半導体搭載用基板であって、前記封
止樹脂枠が二段の高さからなる半導体搭載用基板。 【効果】 本発明によると撥水樹脂を半導体封止樹脂上
に設けることが可能になり、高温、高湿の環境下に放置
しても水分の侵入を押さえ、半導体封止樹脂中の残存イ
オンの防止できることから、信頼性の大幅な向上が可能
であり、半導体チップを搭載するパッケージ基板として
は極めて有用なものである。
Description
【０００１】
【産業上の利用分野】本発明は、長期信頼性に優れた半
導体搭載用基板に関するものである。
導体搭載用基板に関するものである。
【０００２】
【従来の技術】従来、半導体チップをプリント配線板に
接続する方法としては、ピングリッドアレー、リードレ
スチップキャリア、リーディッドチップキャリア等の半
導体搭載用基板を用いる方法が知られている。しかし、
近年、搭載される半導体チップの高速化、高集積化、大
容量化に伴い、チップの大型化が進展してきており、半
導体チップの信頼性は益々必要となっており、このため
半導体封止樹脂（８）にかかる要求はさらに厳しいもの
になっている。具体的には、耐ＰＣＴ性、耐温度サイク
ル、耐熱性、低応力等全ての特性を、満足しなければな
らない。特に、従来の半導体封止樹脂においては、耐Ｐ
ＣＴ性に問題があった。
接続する方法としては、ピングリッドアレー、リードレ
スチップキャリア、リーディッドチップキャリア等の半
導体搭載用基板を用いる方法が知られている。しかし、
近年、搭載される半導体チップの高速化、高集積化、大
容量化に伴い、チップの大型化が進展してきており、半
導体チップの信頼性は益々必要となっており、このため
半導体封止樹脂（８）にかかる要求はさらに厳しいもの
になっている。具体的には、耐ＰＣＴ性、耐温度サイク
ル、耐熱性、低応力等全ての特性を、満足しなければな
らない。特に、従来の半導体封止樹脂においては、耐Ｐ
ＣＴ性に問題があった。
【０００３】従来の半導体搭載用基板においては図２に
示すように半導体チップ（１０）を搭載し、ボンディン
グワイヤ（１１）で回路パターンのボンディングパッド
（４）と接続した後、封止樹脂枠（５）を貼り付け半導
体封止樹脂（８）にて半導体チップ（１０）を封止して
パッケージを形成し、該パッケージ状態でＰＣＴ試験を
実施すると、半導体封止樹脂の表面から水分が侵入し、
樹脂中のイオンと共に拡散し半導体チップ上に達し、パ
ット部の腐食となり、断線不良の原因となっていた。
示すように半導体チップ（１０）を搭載し、ボンディン
グワイヤ（１１）で回路パターンのボンディングパッド
（４）と接続した後、封止樹脂枠（５）を貼り付け半導
体封止樹脂（８）にて半導体チップ（１０）を封止して
パッケージを形成し、該パッケージ状態でＰＣＴ試験を
実施すると、半導体封止樹脂の表面から水分が侵入し、
樹脂中のイオンと共に拡散し半導体チップ上に達し、パ
ット部の腐食となり、断線不良の原因となっていた。
【０００４】このため、図３に示すようにフッ素系樹
脂、シリコーン系樹脂に代表される撥水性樹脂（９）を
半導体封止樹脂上に被覆することが提案されているが、
これらの樹脂は元々の粘度及び硬化中の粘度が低いう
え、密着性がないため凸状の半導体封止樹脂から樹脂枠
を越える程流出し、被覆できない部分が生じ本来の水分
の侵入を押さえることができなかった。
脂、シリコーン系樹脂に代表される撥水性樹脂（９）を
半導体封止樹脂上に被覆することが提案されているが、
これらの樹脂は元々の粘度及び硬化中の粘度が低いう
え、密着性がないため凸状の半導体封止樹脂から樹脂枠
を越える程流出し、被覆できない部分が生じ本来の水分
の侵入を押さえることができなかった。
【０００５】
【発明が解決しようとする課題】本発明は、上記のよう
な半導体封止樹脂に侵入する水分により腐食が発生する
事を防止し、長期信頼性の問題を解決した半導体搭載用
基板を提供することを目的としたものである。
な半導体封止樹脂に侵入する水分により腐食が発生する
事を防止し、長期信頼性の問題を解決した半導体搭載用
基板を提供することを目的としたものである。
【０００６】
【課題を解決するための手段】即ち本発明は、プリント
回路板に凹部を設け、該凹部に半導体チップを搭載した
後、凹部周辺のボンディングパッドを取り囲む位置に封
止樹脂枠を貼り付けて封止樹脂を注入する半導体搭載用
基板であって、前記封止樹脂枠が二段の高さからなるこ
とを特徴とする半導体搭載用基板である。
回路板に凹部を設け、該凹部に半導体チップを搭載した
後、凹部周辺のボンディングパッドを取り囲む位置に封
止樹脂枠を貼り付けて封止樹脂を注入する半導体搭載用
基板であって、前記封止樹脂枠が二段の高さからなるこ
とを特徴とする半導体搭載用基板である。
【０００７】以下、図面により本発明を説明する。図１
は、本発明による半導体搭載用基板の一実施例を示す図
で、（ａ）は上面図、（ｂ）は図（ａ）中のＡ−Ａ’断
面図、（ｃ）は図（ｂ）中のＢ部を拡大した図であり、
半導体チップを搭載し樹脂封止した基板のＢ部の拡大図
である。本発明の半導体搭載用基板は、両面銅張積層板
の所定の位置に、座ぐり加工による半導体搭載用凹部
（２）と、スルーホール（６）を形成し、回路パターン
（７）を形成した後、ソルダーレジスト（３）を基板に
印刷形成し、半導体用ボンディングパッド（４）及び露
出している導体部分にニッケル・金メッキを施し、更に
本発明の特徴である二段の高さを有する封止樹脂枠
（５）を接着する。そこで一段目の高さまで封止樹脂
（８）を注入硬化させ更に、撥水性の樹脂（９）を二段
目まで注入硬化させるものである。
は、本発明による半導体搭載用基板の一実施例を示す図
で、（ａ）は上面図、（ｂ）は図（ａ）中のＡ−Ａ’断
面図、（ｃ）は図（ｂ）中のＢ部を拡大した図であり、
半導体チップを搭載し樹脂封止した基板のＢ部の拡大図
である。本発明の半導体搭載用基板は、両面銅張積層板
の所定の位置に、座ぐり加工による半導体搭載用凹部
（２）と、スルーホール（６）を形成し、回路パターン
（７）を形成した後、ソルダーレジスト（３）を基板に
印刷形成し、半導体用ボンディングパッド（４）及び露
出している導体部分にニッケル・金メッキを施し、更に
本発明の特徴である二段の高さを有する封止樹脂枠
（５）を接着する。そこで一段目の高さまで封止樹脂
（８）を注入硬化させ更に、撥水性の樹脂（９）を二段
目まで注入硬化させるものである。
【０００８】本発明における二段の高さを有する封止樹
脂枠については、樹脂枠の高さは特に限定するものでは
ない。基本的には、一段目の高さはボンディング用ワイ
ヤーが確実に被覆されればよく、高さとしては０．１ｍ
ｍ以上であれば特に限定しない。二段目については撥水
樹脂が封止樹脂上に確実に被覆できる量を堰止めれる高
さが必要となり撥水樹脂の硬化中の粘度等の特性によっ
て異なるが０．１ｍｍ以上であれば特に限定しない。
又、樹脂枠の形状は特に限定するものではないが、基本
的には、撥水樹脂が封止樹脂上に確実に被覆できる量を
堰止めれる形状であれば、図４、図５、図６、図７のい
ずれでも問題ない。
脂枠については、樹脂枠の高さは特に限定するものでは
ない。基本的には、一段目の高さはボンディング用ワイ
ヤーが確実に被覆されればよく、高さとしては０．１ｍ
ｍ以上であれば特に限定しない。二段目については撥水
樹脂が封止樹脂上に確実に被覆できる量を堰止めれる高
さが必要となり撥水樹脂の硬化中の粘度等の特性によっ
て異なるが０．１ｍｍ以上であれば特に限定しない。
又、樹脂枠の形状は特に限定するものではないが、基本
的には、撥水樹脂が封止樹脂上に確実に被覆できる量を
堰止めれる形状であれば、図４、図５、図６、図７のい
ずれでも問題ない。
【０００９】次に、樹脂枠の載置位置は特に限定するも
のではない。最内周のスルーホールの列とボンディング
パット部の間に納まるサイズで、スルーホールのランド
からの逃げが０．２ｍｍ以上、ボンディングパッドの先
端からの逃げが１ｍｍ以上であるものがよい。これはボ
ンディングパッド部（４）に近すぎて逃げが１ｍｍより
小さかったり、スルーホール（６）の上部まであった
り、あるいはスルーホールのランドからの逃げが０．２
ｍｍより小さいと接着剤がはみ出して、ボンディングパ
ッド部（４）におけるボンディング不良や、スルーホー
ル詰まりの原因となる。樹脂枠の材質は特に限定するも
のではないが、線膨張率がパッケージを構成している基
板（１）と同等であるものが好ましい。
のではない。最内周のスルーホールの列とボンディング
パット部の間に納まるサイズで、スルーホールのランド
からの逃げが０．２ｍｍ以上、ボンディングパッドの先
端からの逃げが１ｍｍ以上であるものがよい。これはボ
ンディングパッド部（４）に近すぎて逃げが１ｍｍより
小さかったり、スルーホール（６）の上部まであった
り、あるいはスルーホールのランドからの逃げが０．２
ｍｍより小さいと接着剤がはみ出して、ボンディングパ
ッド部（４）におけるボンディング不良や、スルーホー
ル詰まりの原因となる。樹脂枠の材質は特に限定するも
のではないが、線膨張率がパッケージを構成している基
板（１）と同等であるものが好ましい。
【００１０】
【発明の効果】本発明によると撥水樹脂を半導体封止用
樹脂上に設けることが可能になり、ＰＣＴ（１２５℃、
２．３ａｔｍ）の環境下に放置しても水分の侵入を押さ
え、半導体封止用樹脂中の残存イオンの防止ができるこ
とから、信頼性の大幅な向上が可能になり、半導体チッ
プを搭載するパッケージ基板としては極めて有用なもの
である。
樹脂上に設けることが可能になり、ＰＣＴ（１２５℃、
２．３ａｔｍ）の環境下に放置しても水分の侵入を押さ
え、半導体封止用樹脂中の残存イオンの防止ができるこ
とから、信頼性の大幅な向上が可能になり、半導体チッ
プを搭載するパッケージ基板としては極めて有用なもの
である。
【図１】本発明による半導体搭載用基板の一実施例を示
す図で、（ａ）は上面図、（ｂ）は図（ａ）中のＡ−
Ａ′断面図、（ｃ）は図（ｂ）中のＢ部の拡大図であ
る。
す図で、（ａ）は上面図、（ｂ）は図（ａ）中のＡ−
Ａ′断面図、（ｃ）は図（ｂ）中のＢ部の拡大図であ
る。
【図２】従来の半導体搭載用基板に半導体チップを搭載
し樹脂封止した基板のＢ部の拡大図である。
し樹脂封止した基板のＢ部の拡大図である。
【図３】従来の半導体搭載用基板を用い撥水樹脂をコー
トしたＢ部の拡大図である。
トしたＢ部の拡大図である。
【図４】本発明における樹脂封止枠である。
【図５】本発明における樹脂封止枠である。
【図６】本発明における樹脂封止枠である。
【図７】本発明における樹脂封止枠である。
Claims (1)
- 【請求項１】 プリント回路板に凹部を設け、該凹部に
半導体チップを搭載した後、凹部周辺のボンディングパ
ッドを取り囲む位置に封止樹脂枠を貼り付けて封止樹脂
を注入する半導体搭載用基板であって、前記封止樹脂枠
が二段の高さからなることを特徴とする半導体搭載用基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341064A JPH0629427A (ja) | 1991-12-24 | 1991-12-24 | 半導体搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3341064A JPH0629427A (ja) | 1991-12-24 | 1991-12-24 | 半導体搭載用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629427A true JPH0629427A (ja) | 1994-02-04 |
Family
ID=18342914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3341064A Pending JPH0629427A (ja) | 1991-12-24 | 1991-12-24 | 半導体搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629427A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62275188A (ja) * | 1986-02-14 | 1987-11-30 | Casio Comput Co Ltd | 液晶組成物 |
| JPH08213516A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 半導体装置及びその製造方法 |
| KR20000015580A (ko) * | 1998-08-31 | 2000-03-15 | 김규현 | 반도체 패키지용 써킷테이프 |
| JP2009111428A (ja) * | 2009-02-16 | 2009-05-21 | Kyocera Corp | 電子装置 |
-
1991
- 1991-12-24 JP JP3341064A patent/JPH0629427A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62275188A (ja) * | 1986-02-14 | 1987-11-30 | Casio Comput Co Ltd | 液晶組成物 |
| JPH08213516A (ja) * | 1995-01-31 | 1996-08-20 | Nec Corp | 半導体装置及びその製造方法 |
| KR20000015580A (ko) * | 1998-08-31 | 2000-03-15 | 김규현 | 반도체 패키지용 써킷테이프 |
| JP2009111428A (ja) * | 2009-02-16 | 2009-05-21 | Kyocera Corp | 電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486562B1 (en) | Circuit device with bonding strength improved and method of manufacturing the same | |
| US6693349B2 (en) | Semiconductor chip package having a leadframe with a footprint of about the same size as the chip | |
| US5969426A (en) | Substrateless resin encapsulated semiconductor device | |
| US6236108B1 (en) | Substrate for holding a chip of semi-conductor package, semi-conductor package, and fabrication process of semi-conductor package | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| US6444497B2 (en) | Method and apparatus for reducing BGA warpage caused by encapsulation | |
| US20010045640A1 (en) | Resin-molded semiconductor device and method for manufacturing the same | |
| US20030173666A1 (en) | Semiconductor device | |
| US20020092162A1 (en) | Method of fabricating a flip-chip ball-grid-array package without causing mold flash | |
| JPH09102559A (ja) | 半導体装置及びその製造方法 | |
| JP2003017518A (ja) | 混成集積回路装置の製造方法 | |
| US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
| JPH0629427A (ja) | 半導体搭載用基板 | |
| JP2003092376A (ja) | 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法 | |
| JPH098186A (ja) | 半導体集積回路装置およびその製造方法 | |
| US6429517B1 (en) | Semiconductor device and fabrication method thereof | |
| KR100541397B1 (ko) | 절연된 더미 솔더 볼을 갖는 비지에이 패키지 | |
| JP3246826B2 (ja) | 半導体パッケージ | |
| US20040061243A1 (en) | Window-type semiconductor package and fabrication method thereof | |
| JP2970548B2 (ja) | 半導体装置 | |
| JPH10209321A (ja) | 半導体集積回路装置 | |
| JPH03161958A (ja) | プラスチックピングリッドアレイ型半導体パッケージ構造 | |
| KR100209267B1 (ko) | 비.지.에이 패키지의 열방출부 형성방법 | |
| JPH07226414A (ja) | 半導体素子の樹脂封止方法および樹脂封止型半導体装置 | |
| JPH05218116A (ja) | 半導体搭載装置 |