JPH0629462A - 誘電体薄膜の形成方法 - Google Patents
誘電体薄膜の形成方法Info
- Publication number
- JPH0629462A JPH0629462A JP17992092A JP17992092A JPH0629462A JP H0629462 A JPH0629462 A JP H0629462A JP 17992092 A JP17992092 A JP 17992092A JP 17992092 A JP17992092 A JP 17992092A JP H0629462 A JPH0629462 A JP H0629462A
- Authority
- JP
- Japan
- Prior art keywords
- film
- growth
- thin film
- interruption
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 高誘電率の薄膜の形成方法に関し、形成した
誘電体膜の膜厚が薄い場合でもより高い誘電率を実現で
きる方法を提供する。 【構成】 単一の誘電体結晶の成長と成長の中断とを所
定回数繰り返して所定の膜厚の薄膜を形成する。
誘電体膜の膜厚が薄い場合でもより高い誘電率を実現で
きる方法を提供する。 【構成】 単一の誘電体結晶の成長と成長の中断とを所
定回数繰り返して所定の膜厚の薄膜を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、誘電体薄膜の形成方法
に関する。より詳しく言えば、本発明は、例えば高密度
のメモリ素子のキャパシタとして使用されるような、高
誘電率の薄膜の形成方法に関する。
に関する。より詳しく言えば、本発明は、例えば高密度
のメモリ素子のキャパシタとして使用されるような、高
誘電率の薄膜の形成方法に関する。
【０００２】
【従来の技術】現在、様々な電子デバイスの分野におい
て高密度化が推進されているが、ダイナミックメモリ素
子（ＤＲＡＭ）では、α線によるソフトエラーを防止す
るため、メモリセル当りの信号電荷量はセル面積が微細
化しても大幅に減少させることはできない。また、現在
開発が進められている６４Ｍビットメモリでは、一つの
メモリセル面積が約１．５μｍ2 と微小になる上に、消
費電力の増大を抑制するため低電圧動作も必要となる。
信号電荷量は静電容量と動作電圧との積となるので、電
源電圧の低下は静電容量の増加で補う必要が生じる。
て高密度化が推進されているが、ダイナミックメモリ素
子（ＤＲＡＭ）では、α線によるソフトエラーを防止す
るため、メモリセル当りの信号電荷量はセル面積が微細
化しても大幅に減少させることはできない。また、現在
開発が進められている６４Ｍビットメモリでは、一つの
メモリセル面積が約１．５μｍ2 と微小になる上に、消
費電力の増大を抑制するため低電圧動作も必要となる。
信号電荷量は静電容量と動作電圧との積となるので、電
源電圧の低下は静電容量の増加で補う必要が生じる。
【０００３】メモリ素子のキャパシタの静電容量を増加
させるために通常とられる方策の一つは、容量絶縁膜の
薄膜化である。ところが、容量絶縁膜の薄膜化は物理的
限界に直面しつつある。
させるために通常とられる方策の一つは、容量絶縁膜の
薄膜化である。ところが、容量絶縁膜の薄膜化は物理的
限界に直面しつつある。
【０００４】容量絶縁膜として従来用いられてきたSi3N
4 ／SiO2積層膜では、SiO2膜換算で５nm以下に薄膜化す
るとリーク電流が増大してしまう。そこで、６４Ｍビッ
トの高密度メモリを実現するためには、容量絶縁膜とし
てSiO2膜換算で４nm以下の薄膜化が可能な新しい容量絶
縁膜が必要とされ、そしてこの要請に対応すべく、各研
究機関により、ＰＺＴ，ＳＴＯ，PbTiO3，BaTiO3などの
酸化物系の高誘電率薄膜の開発が進められている。これ
らの薄膜は都合のよい種々の方法により作製することが
可能であるが、いずれの方法においても、膜の成長は所
定の膜厚に達するまで連続式に行われており、成長と成
長の中断とを繰り返して成膜する技術は知られていな
い。
4 ／SiO2積層膜では、SiO2膜換算で５nm以下に薄膜化す
るとリーク電流が増大してしまう。そこで、６４Ｍビッ
トの高密度メモリを実現するためには、容量絶縁膜とし
てSiO2膜換算で４nm以下の薄膜化が可能な新しい容量絶
縁膜が必要とされ、そしてこの要請に対応すべく、各研
究機関により、ＰＺＴ，ＳＴＯ，PbTiO3，BaTiO3などの
酸化物系の高誘電率薄膜の開発が進められている。これ
らの薄膜は都合のよい種々の方法により作製することが
可能であるが、いずれの方法においても、膜の成長は所
定の膜厚に達するまで連続式に行われており、成長と成
長の中断とを繰り返して成膜する技術は知られていな
い。
【０００５】
【発明が解決しようとする課題】このような誘電体薄膜
を作製する場合の一般的傾向として、膜厚が薄くなるに
従って結晶粒径が小さくなり、更にこの関係に伴って、
薄膜の比誘電率も減少することが知られている。一例と
して、ｒｆマグネトロン・スパッタ法によりＰＺＴ薄膜
を作製した時の、膜厚と結晶粒径との関係、及び膜厚と
比誘電率との関係をそれぞれ図４と図５に示す。これら
の図から明らかなように、膜厚が１μｍ以下になると、
結晶粒径と比誘電率が共に著しく小さくなることが分か
る。
を作製する場合の一般的傾向として、膜厚が薄くなるに
従って結晶粒径が小さくなり、更にこの関係に伴って、
薄膜の比誘電率も減少することが知られている。一例と
して、ｒｆマグネトロン・スパッタ法によりＰＺＴ薄膜
を作製した時の、膜厚と結晶粒径との関係、及び膜厚と
比誘電率との関係をそれぞれ図４と図５に示す。これら
の図から明らかなように、膜厚が１μｍ以下になると、
結晶粒径と比誘電率が共に著しく小さくなることが分か
る。
【０００６】薄膜になるほどその比誘電率が減少すると
いうこの現象は、高密度メモリ素子の容量絶縁膜として
の利用が考えられているＰＺＴ，ＳＴＯ，PbTiO3，BaTi
O3等の誘電体の薄膜にとって不都合なものである。
いうこの現象は、高密度メモリ素子の容量絶縁膜として
の利用が考えられているＰＺＴ，ＳＴＯ，PbTiO3，BaTi
O3等の誘電体の薄膜にとって不都合なものである。
【０００７】本発明は、形成した誘電体膜の膜厚が薄い
場合でもより高い誘電率を実現することができる誘電体
薄膜の形成方法を提供することを目的とする。
場合でもより高い誘電率を実現することができる誘電体
薄膜の形成方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明の誘電体薄膜の形
成方法は、単一の誘電体結晶の成長と成長の中断とを所
定回数繰り返して所定の膜厚の薄膜を形成することを特
徴とする。
成方法は、単一の誘電体結晶の成長と成長の中断とを所
定回数繰り返して所定の膜厚の薄膜を形成することを特
徴とする。
【０００９】本発明の方法で薄膜を形成することが可能
な誘電体は、主として酸化物系のもの、例えばＰＺＴ
（Pb（Ti，Zr）Ｏ3 ）、ＳＴＯ（SrTiO3），PbTiO3，Ba
TiO3等である。
な誘電体は、主として酸化物系のもの、例えばＰＺＴ
（Pb（Ti，Zr）Ｏ3 ）、ＳＴＯ（SrTiO3），PbTiO3，Ba
TiO3等である。
【００１０】本発明の方法で誘電体薄膜を成長させるた
めの成膜法は、成長させようとする誘電体に応じて適宜
選択することができる。また、結晶成長の中断は、成長
雰囲気をそのままにして原料の供給を停止するというや
り方で簡単に行うことができる。例えば、ＰＺＴ薄膜を
形成する場合について言えば、スパッタ法を利用して薄
膜を成長させ、そしてシャッタを閉じることにより成長
を中断することができる。
めの成膜法は、成長させようとする誘電体に応じて適宜
選択することができる。また、結晶成長の中断は、成長
雰囲気をそのままにして原料の供給を停止するというや
り方で簡単に行うことができる。例えば、ＰＺＴ薄膜を
形成する場合について言えば、スパッタ法を利用して薄
膜を成長させ、そしてシャッタを閉じることにより成長
を中断することができる。
【００１１】結晶の成長を中断する回数は、成長させる
べき膜の厚さと、１回の成長操作で得られる膜の厚さと
に依存する。一般には、中断回数が多くなるほど良好な
結果が得られるけれども、ある程度の回数以上になると
それほど目覚ましい効果は見られなくなる。従って、成
長の条件や装置の条件に応じて、都合のよい中断回数を
決めるようにするのが好ましい。
べき膜の厚さと、１回の成長操作で得られる膜の厚さと
に依存する。一般には、中断回数が多くなるほど良好な
結果が得られるけれども、ある程度の回数以上になると
それほど目覚ましい効果は見られなくなる。従って、成
長の条件や装置の条件に応じて、都合のよい中断回数を
決めるようにするのが好ましい。
【００１２】１回の成長時間と中断時間との比も、膜の
比誘電率に影響を及ぼすことが分っている。一般に、成
長時間よりも中断時間を長くすると、すなわち中断時間
と成長時間との比を１以上とすると、比誘電率がより大
きな膜が得られる。中断時間と成長時間との比は、より
好ましくは１．２以上である。中断の回数が２回以上の
場合には、中断時間と成長時間との比を一律にしないで
変えることも可能である。
比誘電率に影響を及ぼすことが分っている。一般に、成
長時間よりも中断時間を長くすると、すなわち中断時間
と成長時間との比を１以上とすると、比誘電率がより大
きな膜が得られる。中断時間と成長時間との比は、より
好ましくは１．２以上である。中断の回数が２回以上の
場合には、中断時間と成長時間との比を一律にしないで
変えることも可能である。
【００１３】
【作用】本発明の高誘電率薄膜の形成方法における結晶
成長の中断は、膜成長の過程、特に膜成長の初期に、基
板上に形成された結晶粒が基板表面上を移動して、結晶
粒同志が合体し、より大きな結晶粒になるのを可能にす
る。こうして個々の結晶粒がより大きくなることは、膜
厚が薄い場合でも、比誘電率の低下を抑制して、より高
い誘電率の薄膜の実現を可能にする。
成長の中断は、膜成長の過程、特に膜成長の初期に、基
板上に形成された結晶粒が基板表面上を移動して、結晶
粒同志が合体し、より大きな結晶粒になるのを可能にす
る。こうして個々の結晶粒がより大きくなることは、膜
厚が薄い場合でも、比誘電率の低下を抑制して、より高
い誘電率の薄膜の実現を可能にする。
【００１４】膜成長の中断時間と成長時間との比を大き
くすることは、得られる結晶粒をより大きくし、従って
膜の比誘電率をより大きくする。この比がおおよそ１に
達するまでは、結晶粒の大きさはこの比にほぼ比例して
増大するが、結晶粒の大きさの増加はこの比が１を超え
ると鈍化し、ほぼ１．２を超えるとほとんど横ばいにな
る。それゆえに、本発明における中断時間と成長時間と
の比は、好ましくは１以上であり、より好ましくは１．
２以上である。
くすることは、得られる結晶粒をより大きくし、従って
膜の比誘電率をより大きくする。この比がおおよそ１に
達するまでは、結晶粒の大きさはこの比にほぼ比例して
増大するが、結晶粒の大きさの増加はこの比が１を超え
ると鈍化し、ほぼ１．２を超えるとほとんど横ばいにな
る。それゆえに、本発明における中断時間と成長時間と
の比は、好ましくは１以上であり、より好ましくは１．
２以上である。
【００１５】
【実施例】次に、実施例により本発明を更に説明する。
【００１６】シリコン基板を熱酸化することにより、基
板表面に１０００ÅのSiO2膜を形成した。この上に、Ｄ
Ｃスパッタ法により３０００ÅのＰｔ膜を形成した。
板表面に１０００ÅのSiO2膜を形成した。この上に、Ｄ
Ｃスパッタ法により３０００ÅのＰｔ膜を形成した。
【００１７】次に、Ｐｔ膜の上にｒｆマグネトロン・ス
パッタ法によりＰＺＴ薄膜を成長させた。焼結成形した
ＰＺＴ粉末をターゲットとして使用し、またスパッタガ
スとしては１００％酸素を用いた。ｒｆ出力は２５０
Ｗ、ガス圧は５０ｍＴorr 、そして基板温度は６５０℃
とした。
パッタ法によりＰＺＴ薄膜を成長させた。焼結成形した
ＰＺＴ粉末をターゲットとして使用し、またスパッタガ
スとしては１００％酸素を用いた。ｒｆ出力は２５０
Ｗ、ガス圧は５０ｍＴorr 、そして基板温度は６５０℃
とした。
【００１８】膜の１回の成長厚さを５０〜２５０Åと
し、成長時間以上の中断を挾んで、０．１〜２．５μｍ
のいろいろな厚さの膜を成長させた。成長の中断は、ｒ
ｆマグネトロン・スパッタ装置のシャッタを閉じて行っ
た。
し、成長時間以上の中断を挾んで、０．１〜２．５μｍ
のいろいろな厚さの膜を成長させた。成長の中断は、ｒ
ｆマグネトロン・スパッタ装置のシャッタを閉じて行っ
た。
【００１９】膜厚２．５μｍのＰＺＴ薄膜について、中
断時間と成長時間の比と、得られた結晶粒の大きさとの
関係を図１のグラフに示す。この図から明らかなよう
に、中断時間と成長時間の比が大きくなるほど結晶粒径
が大きくなり、この比が１を超えると結晶粒径増加傾向
は鈍くなり、そして１．２以上ではほとんど変化が認め
られなくなる。他の膜厚のＰＺＴ薄膜についても、これ
と同様の結果が得られた。
断時間と成長時間の比と、得られた結晶粒の大きさとの
関係を図１のグラフに示す。この図から明らかなよう
に、中断時間と成長時間の比が大きくなるほど結晶粒径
が大きくなり、この比が１を超えると結晶粒径増加傾向
は鈍くなり、そして１．２以上ではほとんど変化が認め
られなくなる。他の膜厚のＰＺＴ薄膜についても、これ
と同様の結果が得られた。
【００２０】中断時間と成長時間との比を１．２とした
場合の膜厚と結晶粒径との関係、及び膜厚と比誘電率と
の関係を、それぞれ図２及び図３のグラフに示す。これ
らの図において、破線は、成膜を中断なしに連続して行
った従来技術の例を示している。これらの図から明らか
なように、成膜の過程で中断を入れない場合に比べて、
成長と中断とを繰り返した場合には結晶粒径が増大して
おり、それに応じて比誘電率も大きくなっていて、膜厚
０．５μｍで比誘電率５３０を実現している。
場合の膜厚と結晶粒径との関係、及び膜厚と比誘電率と
の関係を、それぞれ図２及び図３のグラフに示す。これ
らの図において、破線は、成膜を中断なしに連続して行
った従来技術の例を示している。これらの図から明らか
なように、成膜の過程で中断を入れない場合に比べて、
成長と中断とを繰り返した場合には結晶粒径が増大して
おり、それに応じて比誘電率も大きくなっていて、膜厚
０．５μｍで比誘電率５３０を実現している。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
成長結晶粒の粒径をより大きくすることができるので、
形成した膜の比誘電率をより大きくすることができる。
従って、形成した膜が薄い場合でもより高い誘電率を実
現することができ、そのため本発明の方法は将来の高密
度メモリのキャパシタの作製のために応用することが可
能と思われる。
成長結晶粒の粒径をより大きくすることができるので、
形成した膜の比誘電率をより大きくすることができる。
従って、形成した膜が薄い場合でもより高い誘電率を実
現することができ、そのため本発明の方法は将来の高密
度メモリのキャパシタの作製のために応用することが可
能と思われる。
【図１】ＰＺＴ薄膜成長の中断時間と成長時間の比と結
晶粒径との関係を示すグラフである。
晶粒径との関係を示すグラフである。
【図２】本発明によるＰＺＴ薄膜の膜厚と結晶粒径との
関係を従来例と比較して示すグラフである。
関係を従来例と比較して示すグラフである。
【図３】本発明によるＰＺＴ薄膜の膜厚と比誘電率との
関係を従来例と比較して示すグラフである。
関係を従来例と比較して示すグラフである。
【図４】従来の方法により形成したＰＺＴ薄膜の膜厚と
結晶粒径との関係を示すグラフである。
結晶粒径との関係を示すグラフである。
【図５】従来の方法により形成したＰＺＴ薄膜の膜厚と
比誘電率との関係を示すグラフである。
比誘電率との関係を示すグラフである。
Claims (3)
- 【請求項１】 単一の誘電体結晶の成長と成長の中断と
を所定回数繰り返して所定の膜厚の薄膜を形成すること
を特徴とする誘電体薄膜の形成方法。 - 【請求項２】 当該薄膜の成長を中断する時間と成長時
間との比を１以上とすることを特徴とする、請求項１記
載の方法。 - 【請求項３】 前記成長の中断は、成長ガスの供給停止
により実施することを特徴とする、請求項１記載の方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17992092A JPH0629462A (ja) | 1992-07-07 | 1992-07-07 | 誘電体薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17992092A JPH0629462A (ja) | 1992-07-07 | 1992-07-07 | 誘電体薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629462A true JPH0629462A (ja) | 1994-02-04 |
Family
ID=16074236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17992092A Pending JPH0629462A (ja) | 1992-07-07 | 1992-07-07 | 誘電体薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629462A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828098A (en) * | 1995-06-22 | 1998-10-27 | Matsushita Electronics Corporation | Semiconductor capacitor dielectric having various grain sizes |
| CN111063672A (zh) * | 2018-10-17 | 2020-04-24 | 三星电子株式会社 | 电容器和具有其的半导体装置 |
-
1992
- 1992-07-07 JP JP17992092A patent/JPH0629462A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828098A (en) * | 1995-06-22 | 1998-10-27 | Matsushita Electronics Corporation | Semiconductor capacitor dielectric having various grain sizes |
| CN111063672A (zh) * | 2018-10-17 | 2020-04-24 | 三星电子株式会社 | 电容器和具有其的半导体装置 |
| CN111063672B (zh) * | 2018-10-17 | 2024-05-14 | 三星电子株式会社 | 电容器和具有其的半导体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5731220A (en) | Method of making barium strontium titanate (BST) thin film by erbium donor doping | |
| KR101123433B1 (ko) | 고 유전률을 갖는 구조물을 형성하는 방법 및 고 유전률을 갖는 구조물 | |
| US6162293A (en) | Method for manufacturing ferroelectric thin film, substrate covered with ferroelectric thin film, and capacitor | |
| JP3628041B2 (ja) | 半導体装置の製造方法 | |
| JPH10313097A (ja) | 強誘電体薄膜、製造方法及び強誘電体薄膜を含んでなる素子 | |
| KR100190558B1 (ko) | 강유전체 및 이를 채용한 반도체장치의 커패시터 | |
| TW543138B (en) | High dielectric constant material deposition to achieve high capacitance | |
| WO1998053506A1 (fr) | Element de memoire ferroelectrique et son procede de production | |
| JP2011155271A (ja) | 強誘電体層を有する層構造体、および、層構造体の製造方法 | |
| JPH0629462A (ja) | 誘電体薄膜の形成方法 | |
| JP2000156470A (ja) | 強誘電体記憶素子、記憶装置およびそれらの製造方法 | |
| JPH06204404A (ja) | 半導体装置、並びに容量素子およびその製造方法 | |
| US5721043A (en) | Method of forming improved thin film dielectrics by Pb doping | |
| JP3123448B2 (ja) | 薄膜キャパシタ | |
| JP2000286396A (ja) | 強誘電体メモリ及び強誘電体メモリの製造方法 | |
| JP2658819B2 (ja) | 薄膜キャパシタ | |
| JPH05259389A (ja) | 半導体記憶装置 | |
| JPH05343617A (ja) | 半導体記憶装置 | |
| JP3267278B2 (ja) | 半導体装置の製造方法 | |
| JPH10214945A (ja) | 強誘電体薄膜被覆基板、キャパシタ構造素子、及び強誘電体薄膜被覆基板の製造方法 | |
| JPH07183165A (ja) | 薄膜キャパシタ | |
| KR100538074B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| JPH0741944A (ja) | 強誘電体薄膜の製造方法及び誘電体薄膜の製造方法 | |
| JP2001048645A (ja) | 強誘電体薄膜及びその製造方法 | |
| JPH10152398A (ja) | 強誘電体薄膜の形成方法 |