JPH0629519A - ブレークダウン領域付きサイリスタ - Google Patents
ブレークダウン領域付きサイリスタInfo
- Publication number
- JPH0629519A JPH0629519A JP5108169A JP10816993A JPH0629519A JP H0629519 A JPH0629519 A JP H0629519A JP 5108169 A JP5108169 A JP 5108169A JP 10816993 A JP10816993 A JP 10816993A JP H0629519 A JPH0629519 A JP H0629519A
- Authority
- JP
- Japan
- Prior art keywords
- region
- thyristor
- layer
- additional
- notch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/192—Base regions of thyristors
- H10D62/206—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/211—Thyristors having built-in localised breakdown or breakover regions, e.g. self-protected against destructive spontaneous firing
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 ブレークダウン電圧の低減した領域が一層良
好に再生可能、かつ、一層有効であるようにすることが
本発明の目的である。 【構成】 当該切欠部（４）内には第２導電形の付加的
領域（５）が設けられており、更に上記の切欠部内に設
けられている当該層（３）は上記の付加的領域（５）に
接続されており、更に上記の付加的領域（５）は上記領
域（３）より厚く、かつ、カソード側ベース領域（２）
に対して間隔をおいて配置されている。
好に再生可能、かつ、一層有効であるようにすることが
本発明の目的である。 【構成】 当該切欠部（４）内には第２導電形の付加的
領域（５）が設けられており、更に上記の切欠部内に設
けられている当該層（３）は上記の付加的領域（５）に
接続されており、更に上記の付加的領域（５）は上記領
域（３）より厚く、かつ、カソード側ベース領域（２）
に対して間隔をおいて配置されている。
Description
【０００１】
【産業上の利用分野】本発明は第１導電形の内部領域
と、逆の第２導電形のカソード側ベース領域とを有し該
ベース領域内には切欠き部が設けられており、該切欠部
内には当該半導体基体表面にて上記ベース領域に比して
一層より薄い第２導電形の層が設けられており、該第２
導電形の層はカソード側ベース領域に接続されているサ
イリスタに関する。
と、逆の第２導電形のカソード側ベース領域とを有し該
ベース領域内には切欠き部が設けられており、該切欠部
内には当該半導体基体表面にて上記ベース領域に比して
一層より薄い第２導電形の層が設けられており、該第２
導電形の層はカソード側ベース領域に接続されているサ
イリスタに関する。
【０００２】
【従来の技術】高電圧装置では一般に複数のサイリスタ
が直列に接続されている。それらのサイリスタは常に同
時に点弧されなければならない。それらサイリスタのう
ちの１つが遅れて点弧すると、当該の１つのサイリスタ
には電圧全体が加わり、そのサイリスタは破壊される。
従って、大急ぎで点弧され得るサイリスタを開発する努
力がなされている。そのようなサイリスタは概して次の
ような中央領域を有している、即ち、他の（残りの）領
域及び周辺に比して比較的に低いブレークダウン電圧を
有する中央領域を有する。サイリスタに加わる電圧が上
昇すると、当該領域はアバランシュ降伏（ブレークダウ
ン）状態になり、ブレークダウン電流によってはサイリ
スタが直接又は１つ又は複数の補助サイリスタ構造を介
して点弧され得る。
が直列に接続されている。それらのサイリスタは常に同
時に点弧されなければならない。それらサイリスタのう
ちの１つが遅れて点弧すると、当該の１つのサイリスタ
には電圧全体が加わり、そのサイリスタは破壊される。
従って、大急ぎで点弧され得るサイリスタを開発する努
力がなされている。そのようなサイリスタは概して次の
ような中央領域を有している、即ち、他の（残りの）領
域及び周辺に比して比較的に低いブレークダウン電圧を
有する中央領域を有する。サイリスタに加わる電圧が上
昇すると、当該領域はアバランシュ降伏（ブレークダウ
ン）状態になり、ブレークダウン電流によってはサイリ
スタが直接又は１つ又は複数の補助サイリスタ構造を介
して点弧され得る。
【０００３】降伏（ブレークダウン）領域は例えば次の
ようにして形成され得る、即ち、カソード側ベース領域
は切欠部を有し、該切欠部内では半導体基体の表面にて
同じ導電形の薄い層が設けられているのである。カソー
ド側ベース領域と内部領域との間のｐｎ接合部は水平部
分から切欠部への接合（移行）部分にて所定の曲率半径
を有し、そこのところでは平坦なｐｎ接合部に比して一
層高い電界強度が生じる。従って当該の湾曲部では特に
サイリスタのブレークダウン（降伏）が生ぜしめられ
る。その種構造は例えば下記の論文に記載されている。
ようにして形成され得る、即ち、カソード側ベース領域
は切欠部を有し、該切欠部内では半導体基体の表面にて
同じ導電形の薄い層が設けられているのである。カソー
ド側ベース領域と内部領域との間のｐｎ接合部は水平部
分から切欠部への接合（移行）部分にて所定の曲率半径
を有し、そこのところでは平坦なｐｎ接合部に比して一
層高い電界強度が生じる。従って当該の湾曲部では特に
サイリスタのブレークダウン（降伏）が生ぜしめられ
る。その種構造は例えば下記の論文に記載されている。
【０００４】論文タイトル“Ｄｅｓｉｇｎ Ｃｏｎｓｉ
ｄｅｒａｔｉｏｎ ｆｏｒ Ｈｉｇｈ−Ｐｏｗｅｒ，Ｏ
ｖｅｒｖｏｌｔａｇｅ Ｓｅｌｆ−Ｐｒｏｔｅｃｔｅｄ
Ｔｈｙｒｉｓｔｏｒ”Ｏｈａｓｈｉ，Ｙｏｓｈｉｄ
ａ，Ｙａｍａｇｕｃｈｉ，Ａｋａｇｉ著述、ＩＰＥＣ−
Ｔｏｋｙｏ ’８３，にて発表 第５５０〜５５８頁、
殊に第１Ｂ図。
ｄｅｒａｔｉｏｎ ｆｏｒ Ｈｉｇｈ−Ｐｏｗｅｒ，Ｏ
ｖｅｒｖｏｌｔａｇｅ Ｓｅｌｆ−Ｐｒｏｔｅｃｔｅｄ
Ｔｈｙｒｉｓｔｏｒ”Ｏｈａｓｈｉ，Ｙｏｓｈｉｄ
ａ，Ｙａｍａｇｕｃｈｉ，Ａｋａｇｉ著述、ＩＰＥＣ−
Ｔｏｋｙｏ ’８３，にて発表 第５５０〜５５８頁、
殊に第１Ｂ図。
【０００５】上記領域のブレークダウン領域はカソード
側ベース領域のｐｎ接合部の形態に依存する。更に、上
述の所定の曲率半径による当該の電界強度の増大は電界
強度の低減（これは切欠部のシリンダ状形態及び薄い表
面層に基因する）と重畳的に行なわれる。従って低減さ
れたブレークダウン電圧の上述の領域はカソード側ベー
ス領域の大きな侵入深度のもとでのみ有効になる。薄い
表面層が除去されると、当該領域の作用は増大するが、
ブレークダウン電圧は表面電荷状態に依存し、もって、
プロセスコントロール過程に依存し、その結果良好に再
生（再現）可能でない。
側ベース領域のｐｎ接合部の形態に依存する。更に、上
述の所定の曲率半径による当該の電界強度の増大は電界
強度の低減（これは切欠部のシリンダ状形態及び薄い表
面層に基因する）と重畳的に行なわれる。従って低減さ
れたブレークダウン電圧の上述の領域はカソード側ベー
ス領域の大きな侵入深度のもとでのみ有効になる。薄い
表面層が除去されると、当該領域の作用は増大するが、
ブレークダウン電圧は表面電荷状態に依存し、もって、
プロセスコントロール過程に依存し、その結果良好に再
生（再現）可能でない。
【０００６】本発明は第１導電形の内部領域と、逆の第
２導電形のカソード側ベース領域とを有し該ベース領域
内には切欠き部が設けられており、該切欠部内には当該
半導体基体表面にて上記ベース領域に比して一層より薄
い第２導電形の層が設けられており、該第２導電形の層
はカソード側ベース領域に接続されているサイリスタに
関する。
２導電形のカソード側ベース領域とを有し該ベース領域
内には切欠き部が設けられており、該切欠部内には当該
半導体基体表面にて上記ベース領域に比して一層より薄
い第２導電形の層が設けられており、該第２導電形の層
はカソード側ベース領域に接続されているサイリスタに
関する。
【０００７】
【発明の目的】本発明の目的ないし課題とするところ
は、ブレークダウン電圧の低減した領域が一層良好に再
生可能、かつ、一層有効であるように、冒頭に述べた形
式のサイリスタを発展改良することにある。
は、ブレークダウン電圧の低減した領域が一層良好に再
生可能、かつ、一層有効であるように、冒頭に述べた形
式のサイリスタを発展改良することにある。
【０００８】
【発明の構成】上記課題の解決のため本発明によれば、
冒頭に述べた形式のサイリスタにおいて、上記切欠部内
には第２導電形の付加的領域が設けられており、更に上
記の切欠部内に設けられている当該層は上記の付加的領
域に接続されており、更に上記の付加的領域は上記層よ
り厚く、かつ、カソード側ベース領域に対して間隔をお
いて配置されているのである。
冒頭に述べた形式のサイリスタにおいて、上記切欠部内
には第２導電形の付加的領域が設けられており、更に上
記の切欠部内に設けられている当該層は上記の付加的領
域に接続されており、更に上記の付加的領域は上記層よ
り厚く、かつ、カソード側ベース領域に対して間隔をお
いて配置されているのである。
【０００９】本発明の発展形態は引用請求項に記載され
ている。
ている。
【００１０】次に図１〜図３に関連して本発明を詳述す
る。
る。
【００１１】
【実施例】図１及び図２に示すサイリスタは濃度の小さ
い（低い）ｎ−形ドーピングを施した内部領域１を有す
る。この内部領域にはｐ形ドーピングを施したカソード
側ベース領域２が続いている。このベース領域２には切
欠部４が設けられている。この切欠部４中にはベース領
域２と同じ導電形を有する層３が設けられている。上記
層３はカソード側表面のところまで延びている。有利に
は上記層３は上記ベース領域２より高い濃度でドーピン
グされている。更に切欠部４中にはベース領域２と同じ
導電形の付加的領域５が設けられている。上記付加領域
５は層３と結合（接続）されており、切欠部４の縁部か
ら、即ちベース領域２から、いずれの側でも所定の同一
間隔を有する。
い（低い）ｎ−形ドーピングを施した内部領域１を有す
る。この内部領域にはｐ形ドーピングを施したカソード
側ベース領域２が続いている。このベース領域２には切
欠部４が設けられている。この切欠部４中にはベース領
域２と同じ導電形を有する層３が設けられている。上記
層３はカソード側表面のところまで延びている。有利に
は上記層３は上記ベース領域２より高い濃度でドーピン
グされている。更に切欠部４中にはベース領域２と同じ
導電形の付加的領域５が設けられている。上記付加領域
５は層３と結合（接続）されており、切欠部４の縁部か
ら、即ちベース領域２から、いずれの側でも所定の同一
間隔を有する。
【００１２】ベース領域２にはエミッタ領域６が埋め込
まれており、このエミッタ領域は例えば補助サイリスタ
の補助エミッタ領域であり得る。エミッタ領域６は補助
エミッタ電極７により接触接続されている。更に補助エ
ミッタ電極７は外面にてベース領域２にも接触接続す
る。
まれており、このエミッタ領域は例えば補助サイリスタ
の補助エミッタ領域であり得る。エミッタ領域６は補助
エミッタ電極７により接触接続されている。更に補助エ
ミッタ電極７は外面にてベース領域２にも接触接続す
る。
【００１３】切欠部４、層３、付加領域５、補助エミッ
タ領域６、電極７は図２に示すように円形ないしリング
状に構成され、相互に同心的に配置され得る。その際付
加領域５と内部領域１との接合部１０はサイリスタの表
面の平面にて半径ｒ２（図２）を有する。上記付加領域
５はサイリスタの表面に対して垂直な平面内（図１）に
て半径ｒ１を有する半球状部の形態を有し得る。
タ領域６、電極７は図２に示すように円形ないしリング
状に構成され、相互に同心的に配置され得る。その際付
加領域５と内部領域１との接合部１０はサイリスタの表
面の平面にて半径ｒ２（図２）を有する。上記付加領域
５はサイリスタの表面に対して垂直な平面内（図１）に
て半径ｒ１を有する半球状部の形態を有し得る。
【００１４】上記付加領域５の図示の形態は図示のもの
に限られるものではない。通常の拡散タブ（槽）の形態
をとってもよく、平面図において例えば多角形の形態を
とってもよい。重要なことは付加的領域５は内部領域１
から見て少なくとも部分的に凸状であることである。有
利には上記領域５はカソード側のベース領域２と共に、
例えば薄い層の打込み、及びそれにひきつづいてのドラ
イブイン（ｄｒｉｖｅ−ｉｎ）により形成される。上記
層３は例えば同様に打ち込み及びドライブイン（ｄｒｉ
ｖｅ−ｉｎ）により形成される。
に限られるものではない。通常の拡散タブ（槽）の形態
をとってもよく、平面図において例えば多角形の形態を
とってもよい。重要なことは付加的領域５は内部領域１
から見て少なくとも部分的に凸状であることである。有
利には上記領域５はカソード側のベース領域２と共に、
例えば薄い層の打込み、及びそれにひきつづいてのドラ
イブイン（ｄｒｉｖｅ−ｉｎ）により形成される。上記
層３は例えば同様に打ち込み及びドライブイン（ｄｒｉ
ｖｅ−ｉｎ）により形成される。
【００１５】切欠部４、領域６、電極７の形態は円形な
いし円環形態とは異なってよく、例えば多角形に成形さ
れていてもよい。
いし円環形態とは異なってよく、例えば多角形に成形さ
れていてもよい。
【００１６】ほぼ８ｋｖのサイリスタに対してはほぼ１
×１０13／ｃｍ3の内部領域１の基本ドーピングがセッ
ティングされた。カソード側ベース領域２は１０16／ｃ
ｍ3より大の周辺ドーピング濃度を有し得る。上記領域
３は例えば１０12／ｃｍ2より大のドーズ量の打ち込
み、及びそれに続くドライブイン（ｄｒｉｖｅ−ｉｎ）
により例えば５μｍの厚さに作製された。付加的領域５
ないしベース領域２のｐｎ接合部１０，１１の深さｄｐ
ｎは４０μｍより大である。
×１０13／ｃｍ3の内部領域１の基本ドーピングがセッ
ティングされた。カソード側ベース領域２は１０16／ｃ
ｍ3より大の周辺ドーピング濃度を有し得る。上記領域
３は例えば１０12／ｃｍ2より大のドーズ量の打ち込
み、及びそれに続くドライブイン（ｄｒｉｖｅ−ｉｎ）
により例えば５μｍの厚さに作製された。付加的領域５
ないしベース領域２のｐｎ接合部１０，１１の深さｄｐ
ｎは４０μｍより大である。
【００１７】図３には付加領域５の直径Ｄｉと降伏（ブ
レークダウン）電圧ＶBOとの関係が示してある。切欠部
４の種々の直径Ｄａに対して当該降伏電圧はほぼ８０μ
ｍの直径Ｄｉのもとで最小値をとることが明らかであ
る。一般には直径Ｄｉが直径Ｄａの半分の値より小であ
る際に既に当該低下が得られる。
レークダウン）電圧ＶBOとの関係が示してある。切欠部
４の種々の直径Ｄａに対して当該降伏電圧はほぼ８０μ
ｍの直径Ｄｉのもとで最小値をとることが明らかであ
る。一般には直径Ｄｉが直径Ｄａの半分の値より小であ
る際に既に当該低下が得られる。
【００１８】Ｄｉの下限は直径Ｄａの１／１０〜１／２
０である。それというのは直径Ｄｉのさらなる減少の際
ブレークダウン電圧が再び上昇するからである。更に、
次のようにすると有利であることが明らかになってい
る、即ち、当該の付加的領域の直径Ｄｉが上記付加領域
のｐｎ接合部の１／２（半分）の深さｄｐｎより大であ
ると有利であることが判明している。
０である。それというのは直径Ｄｉのさらなる減少の際
ブレークダウン電圧が再び上昇するからである。更に、
次のようにすると有利であることが明らかになってい
る、即ち、当該の付加的領域の直径Ｄｉが上記付加領域
のｐｎ接合部の１／２（半分）の深さｄｐｎより大であ
ると有利であることが判明している。
【００１９】図１に示されているように順方向で電圧印
加の際有利に付加的領域５の区域にて電荷キャリヤ対が
形成され、それらのうち電子はアノード側エミッタ領域
８へ移動し、ホールは層３へ移動し、次いで、補助エミ
ッタ領域６の下方で補助エミッタ電極７へ移動する。当
該電流はなだれ状に増大し、公知形式で補助サイリスタ
の点弧、もってサイリスタ全体の点弧を開始する。
加の際有利に付加的領域５の区域にて電荷キャリヤ対が
形成され、それらのうち電子はアノード側エミッタ領域
８へ移動し、ホールは層３へ移動し、次いで、補助エミ
ッタ領域６の下方で補助エミッタ電極７へ移動する。当
該電流はなだれ状に増大し、公知形式で補助サイリスタ
の点弧、もってサイリスタ全体の点弧を開始する。
【００２０】層３はサイリスタのカソード側表面を、表
面電荷から保護することを目的とする。この目的のため
に、上記層３は既述のように、付加的領域５及びベース
領域より高い濃度でドーピングされている。
面電荷から保護することを目的とする。この目的のため
に、上記層３は既述のように、付加的領域５及びベース
領域より高い濃度でドーピングされている。
【００２１】当該サイリスタは光制御可能であり得る。
それの感光領域９は層３と領域５、場合によりベース領
域２の、層３に隣接する区域を有する。本発明は電流制
御サイリスタの場合にも適用され得る。ここにおいて、
冒頭に述べた補助サイリスタのうちの１つのベース領域
又は層３が、制御電極により接触接続される。
それの感光領域９は層３と領域５、場合によりベース領
域２の、層３に隣接する区域を有する。本発明は電流制
御サイリスタの場合にも適用され得る。ここにおいて、
冒頭に述べた補助サイリスタのうちの１つのベース領域
又は層３が、制御電極により接触接続される。
【００２２】
【発明の効果】本発明によれば、ブレークダウン電圧の
低減した領域が、一層良好に、かつ、一層有効であるよ
うに当該サイリスタを改良発展し得るという効果が奏さ
れる。
低減した領域が、一層良好に、かつ、一層有効であるよ
うに当該サイリスタを改良発展し得るという効果が奏さ
れる。
【図１】本発明によるサイリスタの実施例の断面図であ
る。
る。
【図２】図１のサイリスタの実施例の平面図である。
【図３】ブレークダウン電圧ＶBOと、付加的領域の直径
Ｄｉとの関係をパラメータとして切欠部の直径Ｄａを以
て示す特性図である。
Ｄｉとの関係をパラメータとして切欠部の直径Ｄａを以
て示す特性図である。
１ 内部領域、 ２ ベース領域、 ３ 層、
４ 切欠部、 ５付加的領域、 ６ エミッタ領域
４ 切欠部、 ５付加的領域、 ６ エミッタ領域
Claims (9)
- 【請求項１】 第１導電形の内部領域と、逆の第２導電
形のカソード側ベース領域とを有し該ベース領域内には
切欠き部が設けられており、該切欠部内には当該半導体
基体表面にて上記ベース領域に比して一層より薄い第２
導電形の層が設けられており、該第２導電形の層はカソ
ード側ベース領域に接続されているサイリスタにおい
て、上記切欠部（４）内には第２導電形の付加的領域
（５）が設けられており、更に上記の切欠部内に設けら
れている当該層（３）は上記の付加的領域（５）に接続
されており、更に上記の付加的領域（５）は上記層
（３）より厚く、かつ、カソード側ベース領域（２）に
対して間隔をおいて配置されていることを特徴とするブ
レークダウン領域付きサイリスタ。 - 【請求項２】 上記の付加的領域及び切欠部（４）は当
該表面の平面内に円形に構成されており、更に上記の付
加的領域は同心的に切欠部内に設けられている請求項１
記載のサイリスタ。 - 【請求項３】 上記付加的領域の直径（Ｄｉ）は切欠部
の直径（Ｄａ）の半分より小に構成されている請求項２
記載のサイリスタ。 - 【請求項４】 上記の付加的領域（５）はカソード側ベ
ース領域（２）と同じ深さ（ｄｐｎ）を有する請求項１
から３までのいずれか１項記載のサイリスタ。 - 【請求項５】 上記付加的領域（５）の直径（Ｄｉ）
は、当該付加的領域のｐｎ接合部（１０）の半分の深さ
（ｄｐｎ）より大である請求項１から４までのいずれか
１項記載のサイリスタ。 - 【請求項６】 当該サイリスタは光によって可制御であ
り、上記付加的領域及び層（５）は当該サイリスタの感
光（光応動）領域（９）内に設けられている請求項１か
ら５までのいずれか１項記載のサイリスタ。 - 【請求項７】 上記感光領域（９）は補助エミッタ領域
（６）により取囲まれている請求項６記載のサイリス
タ。 - 【請求項８】 上記層（３）はゲート電極により接触接
続されている請求項１から５までのいずれか１項記載の
サイリスタ。 - 【請求項９】 上記層（３）は上記付加的領域（５）及
びベース領域（２）より高いドーピング濃度を有する請
求項１から８までのいずれか１項記載のサイリスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4215378A DE4215378C1 (de) | 1992-05-11 | 1992-05-11 | Thyristor mit Durchbruchbereich |
| DE4215378.6 | 1992-05-11 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0629519A true JPH0629519A (ja) | 1994-02-04 |
| JP3256021B2 JP3256021B2 (ja) | 2002-02-12 |
Family
ID=6458531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10816993A Expired - Fee Related JP3256021B2 (ja) | 1992-05-11 | 1993-05-10 | 半導体を備えたサイリスタ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5455434A (ja) |
| EP (1) | EP0572826B1 (ja) |
| JP (1) | JP3256021B2 (ja) |
| CA (1) | CA2095769A1 (ja) |
| DE (2) | DE4215378C1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07331658A (ja) * | 1994-06-03 | 1995-12-19 | Wakachiku Kensetsu Kk | 鉄螺旋杭引抜き用ケーシング装置及び引抜き施工法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3338234B2 (ja) * | 1995-05-17 | 2002-10-28 | 三菱電機株式会社 | 光トリガサイリスタ及びその製造方法 |
| US5610079A (en) * | 1995-06-19 | 1997-03-11 | Reliance Electric Industrial Company | Self-biased moat for parasitic current suppression in integrated circuits |
| US6066864A (en) * | 1996-05-20 | 2000-05-23 | Siemens Aktiengesellschaft | Thyristor with integrated dU/dt protection |
| DE19650762A1 (de) * | 1996-09-30 | 1998-07-02 | Eupec Gmbh & Co Kg | Thyristor mit Durchbruchbereich |
| EP0931351B1 (de) * | 1996-09-30 | 2004-01-28 | EUPEC Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Thyristor mit durchbruchbereich |
| DE10135984B4 (de) * | 2001-07-24 | 2005-04-21 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Anordnung mit einem lichtzündbaren Halbleiterbauelement und einem Teil zur Lichtdurchführung |
| DE10135983B4 (de) * | 2001-07-24 | 2005-05-04 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Lichtzündbarer Thyristor |
| DE10150640B4 (de) * | 2001-10-12 | 2005-02-10 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG | Thyristor mit integriertem Überkopfzündschutz und Verfahren zu seiner Herstellung |
| DE10231199A1 (de) * | 2002-07-10 | 2004-02-05 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Halbleiterbauelement |
| DE10344592B4 (de) * | 2003-09-25 | 2006-01-12 | eupec Europäische Gesellschaft für Leistungshalbleiter mbH | Verfahren zum Einstellen der Durchbruchspannung eines Thyristors mit einer Durchbruchsstruktur |
| US8530964B2 (en) | 2011-12-08 | 2013-09-10 | Infineon Technologies Ag | Semiconductor device including first and second semiconductor elements |
| US8901647B2 (en) | 2011-12-08 | 2014-12-02 | Infineon Technologies Ag | Semiconductor device including first and second semiconductor elements |
| DE102018102234B4 (de) | 2018-02-01 | 2021-05-06 | Infineon Technologies Bipolar Gmbh & Co. Kg | Kurzschluss-Halbleiterbauelement |
| CN110265510B (zh) * | 2019-07-10 | 2024-04-05 | 兰州大学 | 一种深结雪崩倍增光控晶闸管及其触发控制系统 |
| EP3772111B1 (de) | 2019-08-01 | 2023-07-05 | Infineon Technologies Bipolar GmbH & Co. KG | Kurzschluss-halbleiterbauelement und verfahren zu dessen betrieb |
| DE102019124695A1 (de) | 2019-08-01 | 2021-02-04 | Infineon Technologies Bipolar Gmbh & Co. Kg | Kurzschluss-Halbleiterbauelement und Verfahren zu dessen Betrieb |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55111168A (en) * | 1979-02-21 | 1980-08-27 | Meidensha Electric Mfg Co Ltd | Turn-off thyristor |
| IE54111B1 (en) * | 1982-03-11 | 1989-06-21 | Westinghouse Electric Corp | Laser treatment of thyristor to provide overvoltage self-protection |
| DE3225991A1 (de) * | 1982-07-12 | 1984-01-12 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zur reduzierung der spannungsabhaengigkeit des spezifischen flaechenwiderstandes von si-zonen, welche sperrspannung aufnehmende pn-uebergaenge bilden |
| US4516315A (en) * | 1983-05-09 | 1985-05-14 | Westinghouse Electric Corp. | Method of making a self-protected thyristor |
| EP0129702B1 (en) * | 1983-05-26 | 1987-08-05 | General Electric Company | Voltage breakover protected thyristor having field-containing layer in avalanche voltage breakover zone |
| JPS63284856A (ja) * | 1987-05-18 | 1988-11-22 | Hitachi Ltd | 埋込みゲ−ト型ｇｔｏサイリスタ |
| US5049965A (en) * | 1987-11-20 | 1991-09-17 | Siemens Aktiengesellschaft | Thyristor having adjustable breakover voltage and method of manufacture |
| EP0446439B1 (de) * | 1990-03-12 | 1996-07-24 | Siemens Aktiengesellschaft | Thyristor mit reflexionsarmer Lichtzündstruktur |
-
1992
- 1992-05-11 DE DE4215378A patent/DE4215378C1/de not_active Expired - Fee Related
-
1993
- 1993-05-07 CA CA002095769A patent/CA2095769A1/en not_active Abandoned
- 1993-05-10 JP JP10816993A patent/JP3256021B2/ja not_active Expired - Fee Related
- 1993-05-11 EP EP93107690A patent/EP0572826B1/de not_active Expired - Lifetime
- 1993-05-11 DE DE59309712T patent/DE59309712D1/de not_active Expired - Lifetime
-
1994
- 1994-08-08 US US08/286,987 patent/US5455434A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07331658A (ja) * | 1994-06-03 | 1995-12-19 | Wakachiku Kensetsu Kk | 鉄螺旋杭引抜き用ケーシング装置及び引抜き施工法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5455434A (en) | 1995-10-03 |
| CA2095769A1 (en) | 1993-11-12 |
| DE4215378C1 (de) | 1993-09-30 |
| JP3256021B2 (ja) | 2002-02-12 |
| DE59309712D1 (de) | 1999-09-09 |
| EP0572826A1 (de) | 1993-12-08 |
| EP0572826B1 (de) | 1999-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0629519A (ja) | ブレークダウン領域付きサイリスタ | |
| US6274904B1 (en) | Edge structure and drift region for a semiconductor component and production method | |
| US6420225B1 (en) | Method of fabricating power rectifier device | |
| JP7241053B2 (ja) | 電荷キャリア取出インバースダイオード | |
| FR2559958A1 (fr) | Dispositif semi-conducteur metal-oxyde a effet de champ et son procede de fabrication | |
| JPS63127572A (ja) | 電導度変調形ｍｏｓｆｅｔ | |
| JPS60154579A (ja) | 半導体装置 | |
| US4377816A (en) | Semiconductor element with zone guard rings | |
| JP2013542597A (ja) | バイポーラノンパンチスルー電力半導体デバイス | |
| US5605849A (en) | Use of oblique implantation in forming base of bipolar transistor | |
| US6734520B2 (en) | Semiconductor component and method of producing it | |
| US6445048B1 (en) | Semiconductor configuration having trenches for isolating doped regions | |
| JPS63204759A (ja) | プレーナ接合のブレークダウンを増加させる為の方法及び装置 | |
| KR102552123B1 (ko) | 고속 리커버리 역 다이오드 | |
| US5583060A (en) | Method for manufacturing field effect controlled semiconductor components | |
| JPH01274471A (ja) | サイリスタ | |
| US6784465B2 (en) | Vertical power component manufacturing method | |
| US6107127A (en) | Method of making shallow well MOSFET structure | |
| US6215167B1 (en) | Power semiconductor device employing field plate and manufacturing method thereof | |
| US4586070A (en) | Thyristor with abrupt anode emitter junction | |
| JP2000232229A (ja) | 半導体装置 | |
| KR100283808B1 (ko) | 양면으로 차단되는 파워 반도체의 제조 방법 | |
| JPH03104157A (ja) | 横型ｎｐｎトランジスタを備えた半導体装置 | |
| KR100317604B1 (ko) | 쇼트키 베리어 다이오드 및 그 제조방법 | |
| JP3138356B2 (ja) | Ｉ▲２▼ｌ構造半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011023 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |