JPH06295875A - レジストパターンの形成方法と半導体装置の製造方法 - Google Patents
レジストパターンの形成方法と半導体装置の製造方法Info
- Publication number
- JPH06295875A JPH06295875A JP8209093A JP8209093A JPH06295875A JP H06295875 A JPH06295875 A JP H06295875A JP 8209093 A JP8209093 A JP 8209093A JP 8209093 A JP8209093 A JP 8209093A JP H06295875 A JPH06295875 A JP H06295875A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- film
- resist pattern
- region
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 ＬＳＩの微細化に対応するため斜めイオン注
入時のイオン注入の傾角を緩和するためのレジストパタ
ーンの形成方法及びそのレジストパターンを用いた半導
体装置の製造方法を提供する。 【構成】 半導体基板１上方全面に不純物を阻止するた
めの膜を形成する工程と、上記不純物を阻止するための
膜をパターニングして不純物阻止膜８を形成する工程
と、上記不純物阻止膜８を等方エッチングあるいは加熱
により、上記不純物阻止膜８にテーパ形状を持たせる工
程と、上記テーパ形状を持つ不純物阻止膜をマスクとし
て上記半導体基板１の所定の領域１０に所定の角度で上
記不純物を導入する工程とを含む。
入時のイオン注入の傾角を緩和するためのレジストパタ
ーンの形成方法及びそのレジストパターンを用いた半導
体装置の製造方法を提供する。 【構成】 半導体基板１上方全面に不純物を阻止するた
めの膜を形成する工程と、上記不純物を阻止するための
膜をパターニングして不純物阻止膜８を形成する工程
と、上記不純物阻止膜８を等方エッチングあるいは加熱
により、上記不純物阻止膜８にテーパ形状を持たせる工
程と、上記テーパ形状を持つ不純物阻止膜をマスクとし
て上記半導体基板１の所定の領域１０に所定の角度で上
記不純物を導入する工程とを含む。
Description
【０００１】
【産業上の利用分野】本発明は、レジストの形成方法及
び半導体装置の製造方法に係わり、特にレジストのテー
パ加工方法及びテーパ加工されたレジストを用いた斜め
イオン注入法に関するものである。
び半導体装置の製造方法に係わり、特にレジストのテー
パ加工方法及びテーパ加工されたレジストを用いた斜め
イオン注入法に関するものである。
【０００２】
【従来の技術】ＬＳＩの微細化に伴いＭＯＳトランジス
タにおいてはチャネルのドレイン端部におけるホットエ
レクトロン効果によってゲートの閾値が上がる。この現
象は動作に伴って生じるため、回路の誤動作が生じる。
このホットエレクトロン効果を抑制するための一つとし
てＬＤＤ（Ｌightly Ｄoped Ｄomain）構造がＬＳＩの
デバイス構造に取入れられている。ＬＤＤ構造は、ドレ
イン端部にＮ-層（以下ＬＤＤ領域）を設けて、ここに
出来る空乏層の電界が高くなるのを防ぎホットエレクト
ロン効果を低減する。
タにおいてはチャネルのドレイン端部におけるホットエ
レクトロン効果によってゲートの閾値が上がる。この現
象は動作に伴って生じるため、回路の誤動作が生じる。
このホットエレクトロン効果を抑制するための一つとし
てＬＤＤ（Ｌightly Ｄoped Ｄomain）構造がＬＳＩの
デバイス構造に取入れられている。ＬＤＤ構造は、ドレ
イン端部にＮ-層（以下ＬＤＤ領域）を設けて、ここに
出来る空乏層の電界が高くなるのを防ぎホットエレクト
ロン効果を低減する。
【０００３】このＬＤＤ領域にＮ-層を設けるには、こ
の領域に選択的に低濃度のリン（Ｐ）やヒ素（Ａｓ）等
のＮ型不純物のイオン注入を行なう斜めイオン注入の技
術が用いられる。
の領域に選択的に低濃度のリン（Ｐ）やヒ素（Ａｓ）等
のＮ型不純物のイオン注入を行なう斜めイオン注入の技
術が用いられる。
【０００４】図６は、従来の斜めイオン注入法を示す図
である。図６に示すようにｐ型シリコン基板１にＬＯＣ
ＯＳ法によりフィールド酸化膜３を形成し、その後熱酸
化法によりゲート酸化膜５を形成する。次に、ＣＶＤ
（化学気相成長）法によりポリシリコン膜を形成し、そ
の後リソグラフィー及びＲＩＥによりこのポリシリコン
膜をパターニングしゲート電極４を形成する。
である。図６に示すようにｐ型シリコン基板１にＬＯＣ
ＯＳ法によりフィールド酸化膜３を形成し、その後熱酸
化法によりゲート酸化膜５を形成する。次に、ＣＶＤ
（化学気相成長）法によりポリシリコン膜を形成し、そ
の後リソグラフィー及びＲＩＥによりこのポリシリコン
膜をパターニングしゲート電極４を形成する。
【０００５】次にリソグラフィーによりレジストパター
ン１０４を形成し、このレジストパターンをマスクとし
てヒ素（Ａｓ）等のＮ型不純物を低濃度でＬＤＤ打ち込
み領域１０に選択的にｐ型シリコン基板１の法線方向と
所定の角度θ（以下イオン注入の傾角）で斜めイオン注
入を行なう。
ン１０４を形成し、このレジストパターンをマスクとし
てヒ素（Ａｓ）等のＮ型不純物を低濃度でＬＤＤ打ち込
み領域１０に選択的にｐ型シリコン基板１の法線方向と
所定の角度θ（以下イオン注入の傾角）で斜めイオン注
入を行なう。
【０００６】
【発明が解決しようとする課題】ＬＳＩの微細化に伴い
イオン注入を行なうＬＤＤ打ち込み領域１０も小さくな
ってきている。一方注入部分を選択するレジストパター
ン１０４は、ストッピングマスクとして機能するにはあ
る程度の膜厚が必要となる。その結果ＬＤＤ打ち込み領
域１０の幅とレジストパターン１０４の膜厚との比であ
るレジストのアスペクト比は増大する一方であり、その
為イオン注入の傾角は減少する一方である。
イオン注入を行なうＬＤＤ打ち込み領域１０も小さくな
ってきている。一方注入部分を選択するレジストパター
ン１０４は、ストッピングマスクとして機能するにはあ
る程度の膜厚が必要となる。その結果ＬＤＤ打ち込み領
域１０の幅とレジストパターン１０４の膜厚との比であ
るレジストのアスペクト比は増大する一方であり、その
為イオン注入の傾角は減少する一方である。
【０００７】図７は、イオン注入の傾角θを求めるため
の図である。ゲート電極４の幅をＧ、ＬＤＤ打ち込み領
域１０の幅をＧ／２、レジストパターン１０４とゲート
電極４との間の距離を２Ｇ、レジストパターンの膜厚ｔ
を３Ｇとするとイオン注入の傾角θは以下となる。
の図である。ゲート電極４の幅をＧ、ＬＤＤ打ち込み領
域１０の幅をＧ／２、レジストパターン１０４とゲート
電極４との間の距離を２Ｇ、レジストパターンの膜厚ｔ
を３Ｇとするとイオン注入の傾角θは以下となる。
【０００８】θ＝tan-1（（２Ｇ−Ｇ／２）／３Ｇ） しかし、製造上の加工精度のよりゲート電極４が左右に
△Ｌ拡大してしまうことがあるので、打ち込み領域１０
の幅をＧ／２として確保するとＬＤＤ打ち込み領域１０
の端部は△ＬシフトしＰ2に位置する。さらにＬＤＤ領
域を決定するサイドウオールが加工精度により△Ｓ大き
くなると、ＬＤＤ打ち込み領域１０の端部は更に、△Ｓ
シフトしＰ3に位置する。
△Ｌ拡大してしまうことがあるので、打ち込み領域１０
の幅をＧ／２として確保するとＬＤＤ打ち込み領域１０
の端部は△ＬシフトしＰ2に位置する。さらにＬＤＤ領
域を決定するサイドウオールが加工精度により△Ｓ大き
くなると、ＬＤＤ打ち込み領域１０の端部は更に、△Ｓ
シフトしＰ3に位置する。
【０００９】また、ゲート電極４及びレジストパターン
はリソグラフィーを用いて形成されるのでマスクの位置
合わせをする必要があり、フィールド酸化膜３に合わせ
てマスクの位置合わせをすると、その位置合わせの合わ
せずれのマージンをゲート電極４のそれをＭ1、レジス
トパターン１０４のそれをＭ2とすると、ゲート電極４
とレジストパターン１０４間の位置ずれのマージンをＭ
3とすると以下となる。
はリソグラフィーを用いて形成されるのでマスクの位置
合わせをする必要があり、フィールド酸化膜３に合わせ
てマスクの位置合わせをすると、その位置合わせの合わ
せずれのマージンをゲート電極４のそれをＭ1、レジス
トパターン１０４のそれをＭ2とすると、ゲート電極４
とレジストパターン１０４間の位置ずれのマージンをＭ
3とすると以下となる。
【００１０】Ｍ3＝（Ｍ1 2＋Ｍ2 2）1/2 更に、レジストパターン１０４の膜厚のマージンを△ｔ
とすると、これらのマージンを考慮したイオン注入の傾
角θ′は以下となる。
とすると、これらのマージンを考慮したイオン注入の傾
角θ′は以下となる。
【００１１】θ′＝tan-1（（２Ｇ−Ｇ／２−△Ｌ−△
Ｓ−Ｍ3）／（３Ｇ＋△ｔ）） θ′＜θであるので、イオン注入の傾角はさらに小さく
制限される。
Ｓ−Ｍ3）／（３Ｇ＋△ｔ）） θ′＜θであるので、イオン注入の傾角はさらに小さく
制限される。
【００１２】このように、イオン注入の傾角が制限を受
けると、ＬＳＩの設計の支障となり問題となる。
けると、ＬＳＩの設計の支障となり問題となる。
【００１３】この問題を解決するには、まずイオン注入
の傾角を制限してＬＳＩの能力をおとす方法が考えられ
るがこの方法は現実的でない。また、各イオン注入工程
においては、イオン注入時のエネルギーがそれぞれ異な
っておりストッピングマスクとしてのレジストパターン
の最小膜厚は各々異なるので、各イオン注入工程での最
小の膜厚のレジストパターンを使用してアスペクト比を
緩和する方法が考えられるが、レジストパターンの膜厚
は粘度で主に決まるため、いろいろな粘度のレジストが
必要となり、レジストの在庫管理が煩わしくなる。
の傾角を制限してＬＳＩの能力をおとす方法が考えられ
るがこの方法は現実的でない。また、各イオン注入工程
においては、イオン注入時のエネルギーがそれぞれ異な
っておりストッピングマスクとしてのレジストパターン
の最小膜厚は各々異なるので、各イオン注入工程での最
小の膜厚のレジストパターンを使用してアスペクト比を
緩和する方法が考えられるが、レジストパターンの膜厚
は粘度で主に決まるため、いろいろな粘度のレジストが
必要となり、レジストの在庫管理が煩わしくなる。
【００１４】そこで、本発明はＬＳＩの微細化に対応す
るため斜めイオン注入時のイオン注入の傾角を緩和する
ためのレジストパターンの形成方法及びそのレジストパ
ターンを用いた半導体装置の製造方法を提供することを
目的とする。
るため斜めイオン注入時のイオン注入の傾角を緩和する
ためのレジストパターンの形成方法及びそのレジストパ
ターンを用いた半導体装置の製造方法を提供することを
目的とする。
【００１５】
【課題を解決するための手段】上記課題は本発明によれ
ば、半導体基板内に不純物を導入する工程を有する半導
体装置の製造方法において、前記半導体基板上方全面に
前記不純物を阻止するための膜を形成する工程と、前記
不純物を阻止するための膜をパターニングして不純物阻
止膜を形成する工程と、前記不純物阻止膜を等方エッチ
ングあるいは加熱により、前記不純物阻止膜にテーパ形
状を持たせる工程と、前記テーパ形状を持つ不純物阻止
膜をマスクとして前記半導体基板の所定の領域に所定の
角度で前記不純物を導入する工程とを、含むことを特徴
とする半導体装置の製造方法によって解決される。
ば、半導体基板内に不純物を導入する工程を有する半導
体装置の製造方法において、前記半導体基板上方全面に
前記不純物を阻止するための膜を形成する工程と、前記
不純物を阻止するための膜をパターニングして不純物阻
止膜を形成する工程と、前記不純物阻止膜を等方エッチ
ングあるいは加熱により、前記不純物阻止膜にテーパ形
状を持たせる工程と、前記テーパ形状を持つ不純物阻止
膜をマスクとして前記半導体基板の所定の領域に所定の
角度で前記不純物を導入する工程とを、含むことを特徴
とする半導体装置の製造方法によって解決される。
【００１６】また、上記課題は本発明によれば、前記不
純物阻止膜がシリコン窒化膜であることを特徴とする半
導体装置の製造方法によって好適に解決される。
純物阻止膜がシリコン窒化膜であることを特徴とする半
導体装置の製造方法によって好適に解決される。
【００１７】
【作用】本発明によれば、図１（ａ）に示すようにリソ
グラフィーによりレジストパターンを形成した後、この
レジストパターン８を例えば等方エッチングするとレジ
ストパターン８の角では、縦方向及び横方向にエッチン
グされ他よりもエッチングレートが大きいので角がとれ
てテーパー形状となる。従ってこのレジストパターン９
をマスクとして斜めイオン注入を行なうとレジストパタ
ーン９がテーパー形状であるので△θイオン注入の傾角
を緩和することができる。
グラフィーによりレジストパターンを形成した後、この
レジストパターン８を例えば等方エッチングするとレジ
ストパターン８の角では、縦方向及び横方向にエッチン
グされ他よりもエッチングレートが大きいので角がとれ
てテーパー形状となる。従ってこのレジストパターン９
をマスクとして斜めイオン注入を行なうとレジストパタ
ーン９がテーパー形状であるので△θイオン注入の傾角
を緩和することができる。
【００１８】また本発明によれば図３に示すように不純
物阻止層としてシリコン窒化膜４０を用いると、このシ
リコン窒化膜は不純物を阻止する能力がフォトレジスト
よりも大きいので膜厚をそれだけ小さくすることができ
アスペクト比をより小さくしイオン注入の傾角をより緩
和することができる。
物阻止層としてシリコン窒化膜４０を用いると、このシ
リコン窒化膜は不純物を阻止する能力がフォトレジスト
よりも大きいので膜厚をそれだけ小さくすることができ
アスペクト比をより小さくしイオン注入の傾角をより緩
和することができる。
【００１９】
【実施例】以下、本発明の実施例を図面に基づい説明す
る。
る。
【００２０】図１及び図２は本発明に係る斜めイオン注
入法を示す第１実施例による工程断面図である。
入法を示す第１実施例による工程断面図である。
【００２１】図１（ａ）に示すようにｐ型シリコン基板
１にＬＯＣＯＳ法によりフィールド酸化膜３を形成し、
その後熱酸化法によりゲート酸化膜５を形成する。次
に、ＣＶＤ法により２００ｎｍの厚さのポリシリコン膜
を全面に形成する。次に、スピンコート法により全面に
レジスト膜を形成し、フィールド酸化膜３にマスクの位
置合わせをして露光し、現像しレジストパターンを形成
する。次にこのレジストパターンをマスクとしてＲＩＥ
（反応性イオンエッチング）によりポリシリコン膜をパ
ターニングし、幅０.４μｍのゲート電極４を形成し、
レジストパターンを剥離する。
１にＬＯＣＯＳ法によりフィールド酸化膜３を形成し、
その後熱酸化法によりゲート酸化膜５を形成する。次
に、ＣＶＤ法により２００ｎｍの厚さのポリシリコン膜
を全面に形成する。次に、スピンコート法により全面に
レジスト膜を形成し、フィールド酸化膜３にマスクの位
置合わせをして露光し、現像しレジストパターンを形成
する。次にこのレジストパターンをマスクとしてＲＩＥ
（反応性イオンエッチング）によりポリシリコン膜をパ
ターニングし、幅０.４μｍのゲート電極４を形成し、
レジストパターンを剥離する。
【００２２】次に、スピンコート法により全面に１２０
０ｎｍの厚さのレジスト膜を形成し、フィールド酸化膜
３にマスクの位置合わせをして露光し、現像しレジスト
パターン８を形成する。
０ｎｍの厚さのレジスト膜を形成し、フィールド酸化膜
３にマスクの位置合わせをして露光し、現像しレジスト
パターン８を形成する。
【００２３】次に、図１（ｂ）に示すように酸素プラズ
マ等による等方性のプラズマエッチングによりレジスト
パターン８を１００ｎｍエッチングする。このエッチン
グは等方性のエッチングであるので、レジストパターン
８の角では、縦方向及び横方向にエッチングされ、他よ
りもエッチングレートが大きいので角がとれてテーパー
形状となる。
マ等による等方性のプラズマエッチングによりレジスト
パターン８を１００ｎｍエッチングする。このエッチン
グは等方性のエッチングであるので、レジストパターン
８の角では、縦方向及び横方向にエッチングされ、他よ
りもエッチングレートが大きいので角がとれてテーパー
形状となる。
【００２４】次に、図２（ａ）に示すようにレジストパ
ターン９をマスクとして、ｐ型シリコン基板１を傾け
て、Ｎ型不純物として例えばヒ素（Ａｓ）をエネルギー
３０ｋｅｖ、濃度２〜３×１０13／ｃｍ2で、幅０．２
μｍのＬＤＤ打ち込み領域１０に対して、斜めイオン注
入をする。この時、レジストパターン９の角がとれてテ
ーパー形状となっているので、イオン注入の傾角を△θ
大きくでき、イオン注入傾角の制限を緩和できる。次
に、レジストパターン９を剥離・除去する。
ターン９をマスクとして、ｐ型シリコン基板１を傾け
て、Ｎ型不純物として例えばヒ素（Ａｓ）をエネルギー
３０ｋｅｖ、濃度２〜３×１０13／ｃｍ2で、幅０．２
μｍのＬＤＤ打ち込み領域１０に対して、斜めイオン注
入をする。この時、レジストパターン９の角がとれてテ
ーパー形状となっているので、イオン注入の傾角を△θ
大きくでき、イオン注入傾角の制限を緩和できる。次
に、レジストパターン９を剥離・除去する。
【００２５】次に、ＣＶＤ法により２００ｎｍの厚さの
ＳｉＯ2膜を形成し、その後ＲＩＥのより全面エッチバ
ックし、図２（ｂ）に示すようにサイドウオール１２を
形成し、ＬＤＤ打ち込み領域１０上を被膜する。
ＳｉＯ2膜を形成し、その後ＲＩＥのより全面エッチバ
ックし、図２（ｂ）に示すようにサイドウオール１２を
形成し、ＬＤＤ打ち込み領域１０上を被膜する。
【００２６】次に、熱酸化法あるいはＣＶＤ法により１
００ｎｍの厚さの酸化膜を形成し、サイドウオール１２
をマスクとしてＮ型不純物として例えばヒ素（Ａｓ）を
エネルギー２０ｋｅｖ、濃度５×１０15／ｃｍ2でイオ
ン注入し、その後熱処理して活性化を行い、Ｎ+拡散層
１１及びＮ-拡散であるＬＤＤ領域１０ａを形成する。
００ｎｍの厚さの酸化膜を形成し、サイドウオール１２
をマスクとしてＮ型不純物として例えばヒ素（Ａｓ）を
エネルギー２０ｋｅｖ、濃度５×１０15／ｃｍ2でイオ
ン注入し、その後熱処理して活性化を行い、Ｎ+拡散層
１１及びＮ-拡散であるＬＤＤ領域１０ａを形成する。
【００２７】図３は本発明に係る斜めイオン注入法を示
す第２実施例による断面図である。
す第２実施例による断面図である。
【００２８】本実施例では、第１実施例とは異なりＬＤ
Ｄ打ち込み領域１０に選択的にイオン注入をするための
不純物阻止層として阻止能力に優れるシリコン窒化膜を
使用した。
Ｄ打ち込み領域１０に選択的にイオン注入をするための
不純物阻止層として阻止能力に優れるシリコン窒化膜を
使用した。
【００２９】図３に示すように、第１実施例と同様にｐ
型シリコン基板１にフィールド酸化膜３、ゲート酸化膜
５及びゲート電極４を形成する。次に、ＣＶＤ法により
シリコン窒化膜を形成し、リソグラフィー及びＲＩＥに
よりシリコン窒化膜をパターニングしてシリコン窒化膜
パターン４０を形成する。
型シリコン基板１にフィールド酸化膜３、ゲート酸化膜
５及びゲート電極４を形成する。次に、ＣＶＤ法により
シリコン窒化膜を形成し、リソグラフィー及びＲＩＥに
よりシリコン窒化膜をパターニングしてシリコン窒化膜
パターン４０を形成する。
【００３０】次に、ウエットエッチング等の等方性エッ
チングによりシリコン窒化膜パターン４０をエッチング
して、シリコン窒化膜パターン４１にテーパー形状をも
たせる。
チングによりシリコン窒化膜パターン４０をエッチング
して、シリコン窒化膜パターン４１にテーパー形状をも
たせる。
【００３１】次に、シリコン窒化膜パターン４１をマス
クとして第１実施例と同様にして、ＡｓをＬＤＤ打ち込
み領域１０に対して斜めイオン注入する。この時、シリ
コン窒化膜パターン４１は不純物の阻止能力がレジスト
パターン８よりも優れているので、膜厚を薄くすること
ができるのでアスペクト比を小さくできるとともに、テ
ーパー形状であるのでイオン注入傾角を△θ1緩和する
ことができる。
クとして第１実施例と同様にして、ＡｓをＬＤＤ打ち込
み領域１０に対して斜めイオン注入する。この時、シリ
コン窒化膜パターン４１は不純物の阻止能力がレジスト
パターン８よりも優れているので、膜厚を薄くすること
ができるのでアスペクト比を小さくできるとともに、テ
ーパー形状であるのでイオン注入傾角を△θ1緩和する
ことができる。
【００３２】次に、シリコン窒化膜パターン４１を除去
し、第１実施例と同様にサイドウオール１２、ＬＤＤ領
域１０ａ及びＮ+拡散層１１を形成する。
し、第１実施例と同様にサイドウオール１２、ＬＤＤ領
域１０ａ及びＮ+拡散層１１を形成する。
【００３３】図４は本発明に係る斜めイオン注入法を示
す第３実施例による断面図である。
す第３実施例による断面図である。
【００３４】本実施例は、ｐ型不純物の不純物濃度より
も濃い濃度のｐ型不純物を含むポケット層２０を、ソー
ス領域及びドレイン領域を形成するＮ+拡散層２１に隣
接する領域に設けた場合である。このポケット層２０
は、ソース接合の空乏層及びドレイン接合の空乏層の幅
を短くするとともにチャネル端部の閾値を上げて、ソー
ス接合の空乏層とドレイン接合の空乏層とが接触する現
象であるパンチスルーを抑制して短チャネル効果を低減
するものである。
も濃い濃度のｐ型不純物を含むポケット層２０を、ソー
ス領域及びドレイン領域を形成するＮ+拡散層２１に隣
接する領域に設けた場合である。このポケット層２０
は、ソース接合の空乏層及びドレイン接合の空乏層の幅
を短くするとともにチャネル端部の閾値を上げて、ソー
ス接合の空乏層とドレイン接合の空乏層とが接触する現
象であるパンチスルーを抑制して短チャネル効果を低減
するものである。
【００３５】図４に示すように、第１実施例と同様にｐ
型シリコン基板１にフィールド酸化膜３、ゲート酸化膜
５及びゲート電極４を形成する。次に、リソグラフィー
により第１実施例と同様にレジストパターン３０を形成
し、その後プラズマエッチング等の等方性エッチングに
よりエッチングして、レジストパターン３１をテーパー
形状にする。
型シリコン基板１にフィールド酸化膜３、ゲート酸化膜
５及びゲート電極４を形成する。次に、リソグラフィー
により第１実施例と同様にレジストパターン３０を形成
し、その後プラズマエッチング等の等方性エッチングに
よりエッチングして、レジストパターン３１をテーパー
形状にする。
【００３６】次に、レジストパターン３１をマスクとし
て、ポケット層打ち込み領域２３に対してｐ型不純物と
して例えばボロンをエネルギー６０ｋｅｖ、濃度５×１
０12で斜めイオン注入する。この時、レジストパターン
３１がテーパー形状であるのでイオン注入傾角の制限を
△θ2緩和できる。
て、ポケット層打ち込み領域２３に対してｐ型不純物と
して例えばボロンをエネルギー６０ｋｅｖ、濃度５×１
０12で斜めイオン注入する。この時、レジストパターン
３１がテーパー形状であるのでイオン注入傾角の制限を
△θ2緩和できる。
【００３７】次に、ゲート電極４をマスクとしてＮ型不
純物として例えばヒ素（Ａｓ）をエネルギー２０ｋｅ
ｖ、濃度５×１０15／ｃｍ2でイオン注入し、その後熱
処理して活性化を行い、ポケット層２０及びＮ+拡散層
２１を形成する。
純物として例えばヒ素（Ａｓ）をエネルギー２０ｋｅ
ｖ、濃度５×１０15／ｃｍ2でイオン注入し、その後熱
処理して活性化を行い、ポケット層２０及びＮ+拡散層
２１を形成する。
【００３８】図５は本発明に係る斜めイオン注入法を示
す第４実施例による断面図である。
す第４実施例による断面図である。
【００３９】本実施例は、ｐ型シリコン基板１とオーミ
ックコンタクトをとるために行なうコンタクト補償イオ
ン注入に斜めイオン注入を適用したものである。
ックコンタクトをとるために行なうコンタクト補償イオ
ン注入に斜めイオン注入を適用したものである。
【００４０】図５に示すように、ＬＯＣＯＳ法によりフ
ィールド酸化膜３を形成した後、ｐ型シリコン基板１と
コンタクトをとるためにＮ+拡散層５０を形成する。次
に、ＣＶＤ法により層間絶縁膜５１を形成し、その後リ
ソグラフィーによりレジストパターン（図示せず）を形
成し、このレジストパターンをマスクとしてＲＩＥによ
り層間絶縁膜５１コンタクトホールを開口する。この
時、マスクの位置ずれによりレジストパターンの位置が
ずれていると（図５ではレジストパターンが右にずれた
場合を示している）、コンタクトホールの端部がいずれ
かのフィールド酸化膜３により接近してしまい、ここで
ジャンクションリークが起こる原因となる。従ってこれ
を防止するために、この部分にＮ+不純物を斜めイオン
注入する。
ィールド酸化膜３を形成した後、ｐ型シリコン基板１と
コンタクトをとるためにＮ+拡散層５０を形成する。次
に、ＣＶＤ法により層間絶縁膜５１を形成し、その後リ
ソグラフィーによりレジストパターン（図示せず）を形
成し、このレジストパターンをマスクとしてＲＩＥによ
り層間絶縁膜５１コンタクトホールを開口する。この
時、マスクの位置ずれによりレジストパターンの位置が
ずれていると（図５ではレジストパターンが右にずれた
場合を示している）、コンタクトホールの端部がいずれ
かのフィールド酸化膜３により接近してしまい、ここで
ジャンクションリークが起こる原因となる。従ってこれ
を防止するために、この部分にＮ+不純物を斜めイオン
注入する。
【００４１】そこで、上述のレジストパターンを剥離・
除去した後、コンタクト補償のための不純物阻止層とし
てレジストパターン５２を形成する。その後プラズマエ
ッチング等の等方エッチングによりレジストパターン５
３をテーパー形状にする。
除去した後、コンタクト補償のための不純物阻止層とし
てレジストパターン５２を形成する。その後プラズマエ
ッチング等の等方エッチングによりレジストパターン５
３をテーパー形状にする。
【００４２】次にレジストパターン５３をマスクとし
て、Ｎ型不純物として例えばヒ素（Ａｓ）を、シリコン
基板１を回転しながら斜めイオン注入してコンタクト補
償を行なう。この時レジストパターン５３がテーパー形
状であるのでイオン注入の傾角の制限を△θ3緩和する
ことができ、かつコンタクトホール形成時のマスク合わ
せずれのマージンを大きくできる。
て、Ｎ型不純物として例えばヒ素（Ａｓ）を、シリコン
基板１を回転しながら斜めイオン注入してコンタクト補
償を行なう。この時レジストパターン５３がテーパー形
状であるのでイオン注入の傾角の制限を△θ3緩和する
ことができ、かつコンタクトホール形成時のマスク合わ
せずれのマージンを大きくできる。
【００４３】
【発明の効果】以上説明したように、本発明によればレ
ジストパターンの角をとりテーパー形状にして、これを
マスクとして斜めイオン注入を行なうので、イオン注入
の傾角の制限を緩和することができ微細ＬＳＩの短チャ
ネル効果やホットエレクトロン効果等の対策を、有効的
にできデバイスの信頼性を向上させることができる。
ジストパターンの角をとりテーパー形状にして、これを
マスクとして斜めイオン注入を行なうので、イオン注入
の傾角の制限を緩和することができ微細ＬＳＩの短チャ
ネル効果やホットエレクトロン効果等の対策を、有効的
にできデバイスの信頼性を向上させることができる。
【００４４】またシリコン窒化膜を不純物阻止層として
用いることにより、アスペクト比をより小さくすること
ができるので、更にイオン注入の傾角の制限を緩和する
ことができる。
用いることにより、アスペクト比をより小さくすること
ができるので、更にイオン注入の傾角の制限を緩和する
ことができる。
【図１】第１実施例による斜めイオン注入工程断面図
（Ｉ）である。
（Ｉ）である。
【図２】第１実施例による斜めイオン注入工程断面図
（II）である。
（II）である。
【図３】第２実施例による斜めイオン注入法を示す断面
図である。
図である。
【図４】第３実施例による斜めイオン注入法を示す断面
図である。
図である。
【図５】第４実施例による斜めイオン注入法を示す断面
図である。
図である。
【図６】従来例による斜めイオン注入法を示す断面図で
ある。
ある。
【図７】イオン注入の傾角を説明するための図である。
１ ｐ型シリコン基板 ３ フィールド酸化膜 ４ ゲート電極 ５ ゲート酸化膜 ８，３０，５２ レジストパターン（加工前） ９，３１，５３ レジストパターン（加工後） １０ ＬＤＤ打ち込み領域 １０ａ ＬＤＤ領域（Ｎ-領域） １１，２１ Ｎ+拡散層 １２ サイドウオール ２０ ポケット層 ２３ ポケット層打ち込み領域 ４０ シリコン窒化膜パターン（加工前） ４１ シリコン窒化膜パターン（加工後）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 7352−4Ｍ Ｈ０１Ｌ 21/30 ３６１ Ｖ
Claims (7)
- 【請求項１】 半導体基板上方全面にレジスト膜を形成
する工程と、前記レジスト膜をリソグラフィーによりパ
ターニングしてレジストパターンを形成する工程と、 前記レジストパターンを等方エッチングにより、前記レ
ジストパターンにテーパ形状を持たせる工程とを、 含むことを特徴とするレジストパターンの形成方法。 - 【請求項２】 半導体基板上方全面にレジスト膜を形成
する工程と、前記レジスト膜をリソグラフィーによりパ
ターニングしてレジストパターンを形成する工程と、 前記レジストパターンを加熱して変形し、前記レジスト
パターンにテーパ形状を持たせる工程とを、 含むことを特徴とするレジストパターンの形成方法。 - 【請求項３】 半導体基板内に不純物を導入する工程を
有する半導体装置の製造方法において、 前記半導体基板上方全面に前記不純物を阻止するための
膜を形成する工程と、前記不純物を阻止するための膜を
パターニングして不純物阻止膜を形成する工程と、 前記不純物阻止膜を等方エッチングあるいは加熱によ
り、前記不純物阻止膜にテーパ形状を持たせる工程と、 前記テーパ形状を持つ不純物阻止膜をマスクとして前記
半導体基板の所定の領域に所定の角度で前記不純物を導
入する工程とを、 含むことを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体基板内に第一の不純物を含むチャ
ネル領域と、該チャネル領域に隣接する領域に低濃度の
第２の不純物を含む第１の領域と該第１の領域に隣接す
る領域に高濃度の前記第２の不純物を含む第２の領域と
から構成されるソース領域及びドレイン領域とを有する
半導体装置の製造方法において、 前記半導体基板上方全面に前記第２の不純物を阻止する
ための膜を形成する工程と、 前記第２の不純物を阻止するための膜をパターニングし
て不純物阻止膜を形成する工程と、 前記不純物阻止膜を等方エッチングあるいは加熱して、
前記不純物阻止膜にテーパ形状を持たせる工程と、 前記テーパ形状を持つ不純物阻止膜をマスクとして前記
半導体基板の前記第１の領域を形成する領域に所定の角
度で前記第２の不純物を導入する工程とを、 含むことを特徴とする半導体装置の製造方法。 - 【請求項５】 半導体基板内に第１の不純物を含むチャ
ネル領域と、第２の不純物を含むソース領域及びドレイ
ン領域と、該ソース領域及びドレイン領域と前記チャネ
ル領域側に隣接して設けられた前記チャネル領域の第１
の不純物の濃度よりも濃い濃度の第１の不純物を含むポ
ケット層とを有する半導体装置の製造方法において、 前記半導体基板上方全面に前記第１の不純物を阻止する
ための膜を形成する工程と、 前記第１の不純物を阻止するための膜をパターニングし
て不純物阻止膜を形成する工程と、 前記不純物阻止膜を等方エッチングあるいは加熱して、
前記不純物阻止膜にテーパ形状を持たせる工程と、 前記テーパ形状を持つ不純物阻止膜をマスクとして、前
記半導体基板の前記ポケット層を形成する領域に所定の
角度及び前記チャネル領域よりも濃い濃度で、前記第１
の不純物を導入する工程とを、 含むことを特徴とする半導体装置の製造方法。 - 【請求項６】 半導体基板上の層間絶縁膜に開口された
コンタクトホールに不純物を導入する工程を有する半導
体装置の製造方法において、 前記半導体基板上方全面に前記第１の不純物を阻止する
ための膜を形成する工程と、 前記第１の不純物を阻止するための膜をパターニングし
て不純物阻止膜を形成する工程と、 前記不純物阻止膜を等方エッチングあるいは加熱して、
前記不純物阻止膜にテーパ形状を持たせる工程と、 前記テーパ形状を持つ不純物阻止膜をマスクとして、前
記コンタクトホール内に所定の角度で前記不純物を導入
する工程とを、 含むことを特徴とする半導体装置の製造方法。 - 【請求項７】 前記不純物阻止膜がシリコン窒化膜であ
ることを特徴とする請求項３ー６いずれかに記載の半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209093A JPH06295875A (ja) | 1993-04-08 | 1993-04-08 | レジストパターンの形成方法と半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8209093A JPH06295875A (ja) | 1993-04-08 | 1993-04-08 | レジストパターンの形成方法と半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06295875A true JPH06295875A (ja) | 1994-10-21 |
Family
ID=13764746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8209093A Pending JPH06295875A (ja) | 1993-04-08 | 1993-04-08 | レジストパターンの形成方法と半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06295875A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6821830B2 (en) | 2002-10-08 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including using a hard mask or a silylated photoresist for an angled tilted ion implant |
| KR100685896B1 (ko) * | 2005-07-07 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 변형 실리콘 트랜지스터의 제조방법 |
| JP2007258365A (ja) * | 2006-03-22 | 2007-10-04 | Fujitsu Ltd | 半導体装置の製造方法及びレチクルパターン生成方法 |
| JP2009218580A (ja) * | 2008-03-06 | 2009-09-24 | Toshiba Corp | ２方向ハロ注入 |
-
1993
- 1993-04-08 JP JP8209093A patent/JPH06295875A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6821830B2 (en) | 2002-10-08 | 2004-11-23 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating a semiconductor device including using a hard mask or a silylated photoresist for an angled tilted ion implant |
| CN1310288C (zh) * | 2002-10-08 | 2007-04-11 | 松下电器产业株式会社 | 半导体装置的制造方法 |
| KR100685896B1 (ko) * | 2005-07-07 | 2007-02-26 | 동부일렉트로닉스 주식회사 | 변형 실리콘 트랜지스터의 제조방법 |
| JP2007258365A (ja) * | 2006-03-22 | 2007-10-04 | Fujitsu Ltd | 半導体装置の製造方法及びレチクルパターン生成方法 |
| JP2009218580A (ja) * | 2008-03-06 | 2009-09-24 | Toshiba Corp | ２方向ハロ注入 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4488351A (en) | Method for manufacturing semiconductor device | |
| US5453635A (en) | Lightly doped drain transistor device having the polysilicon sidewall spacers | |
| US5472897A (en) | Method for fabricating MOS device with reduced anti-punchthrough region | |
| KR100221063B1 (ko) | Mos 트랜지스터 및 그의 제조방법 | |
| US5428240A (en) | Source/drain structural configuration for MOSFET integrated circuit devices | |
| US6127699A (en) | Method for fabricating MOSFET having increased effective gate length | |
| US6790756B2 (en) | Self aligned channel implant, elevated S/D process by gate electrode damascene | |
| JPH098303A (ja) | 集積回路において隆起型ソース／ドレイン領域を形成する方法 | |
| US5960291A (en) | Asymmetric channel transistor and method for making same | |
| JPH0864818A (ja) | 半導体素子の製造方法 | |
| US6566208B2 (en) | Method to form elevated source/drain using poly spacer | |
| US5742088A (en) | Process having high tolerance to buried contact mask misalignment by using a PSG spacer | |
| US6008100A (en) | Metal-oxide semiconductor field effect transistor device fabrication process | |
| US7449403B2 (en) | Method for manufacturing semiconductor device | |
| JPH06295875A (ja) | レジストパターンの形成方法と半導体装置の製造方法 | |
| US6204185B1 (en) | Method for forming self-align stop layer for borderless contact process | |
| GB2328078A (en) | Method of making a self-aligned silicide | |
| US20070010090A1 (en) | Semiconductor device having local interconnection layer and etch stopper pattern for preventing leakage of current | |
| JP2782781B2 (ja) | 半導体装置の製造方法 | |
| JP3166911B2 (ja) | 半導体装置の製造方法 | |
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JPH09289315A (ja) | 半導体装置の製造方法 | |
| US6277699B1 (en) | Method for forming a metal-oxide-semiconductor transistor | |
| KR19990011414A (ko) | 반도체 소자의 제조방법 | |
| JPH0888362A (ja) | 半導体装置とその製造方法 |