JPH06295977A - 電子パッケージにおける電力及び信号の配線 - Google Patents

電子パッケージにおける電力及び信号の配線

Info

Publication number
JPH06295977A
JPH06295977A JP5213807A JP21380793A JPH06295977A JP H06295977 A JPH06295977 A JP H06295977A JP 5213807 A JP5213807 A JP 5213807A JP 21380793 A JP21380793 A JP 21380793A JP H06295977 A JPH06295977 A JP H06295977A
Authority
JP
Japan
Prior art keywords
conductor
power
signal
wiring
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5213807A
Other languages
English (en)
Other versions
JPH084119B2 (ja
Inventor
William Edward Pence Iv
ウイリアム・エドワード・ペンス、フォース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH06295977A publication Critical patent/JPH06295977A/ja
Publication of JPH084119B2 publication Critical patent/JPH084119B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
    • H01R12/50—Fixed connections
    • H01R12/51—Fixed connections for rigid printed circuits or like structures
    • H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 インピーダンスが制御可能な電力及び信号の
配線網を提供すること。 【構成】 上記配線網が、パワー導体及び信号導体が相
互に配置されるｘ方向面及びｙ方向の面、及びこれら面
間に配置されて各面を接地面から分離する絶縁層とによ
り構成される。この配線網は多数の電力レベルを、その
全長に渡り電気的にグランドに対して基準化される全て
のパワー導体及び信号導体により配線することが可能で
あり、各信号導体もまたその長さに沿って、その電力レ
ベルに電気的に基準化される。この配線網は特に、複数
の電力レベルを数少ない層により配線するＴＦＭ技術に
おいて有利である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に電子装置の中で
も特に半導体装置のパッケージングに関し、特に、こう
した装置を通じて、複数の電力供給レベルを伝達するパ
ワー導体及び信号導体の配線に関する。
【０００２】
【従来の技術】電子装置のパッケージングにおいて、ア
クティブ信号の変換素子、主に半導体は、アクセス可能
性及び熱伝導を考慮して配置され、全体的な相互接続配
線構造により支持される。すなわち、半導体チップなど
のアクティブ素子が改良される場合、通常、相対配置及
び信号伝送特性を最適化するように配線構造を変更する
ことが必要であり、それにより改良の効果が最大化され
なければならない。現状の配線構造は、高密度並びに信
号処理の複雑化に直面しており、大規模的に自動化設計
された製品、及び多大の投資にもとづいている。配線構
造の変更は困難且つ高価であり、できるだけ多くのアク
ティブ素子またはチップの現実的な改良及び再構成を通
じて、配線構造を保持することが望ましい。
【０００３】従来の高性能な配線構造では、一般的に、
その並列インピーダンスが制御可能な導体から成る直交
するｘ方向及びｙ方向の配線面が重ねられ、各面は配線
面間の接地面に電気的に基準化される。相互接続はバイ
アと称される垂直方向或いはｚ方向に周期的に配置され
る導体により達成される。このタイプの配線構造は、米
国特許第４６８５０３３号に示されている。こうした配
線構造では、大きな配線の再構成を伴わずに、アクティ
ブ素子に対する追加電力レベルの要求を受入れる改良は
困難である。
【０００４】従来、技術的ないくつかの制限を解決しよ
うとする試みが成されてきた。
【０００５】中間配線パッケージは、全体的配線構造と
アクティブ素子またはチップのサブセットとの間の局所
的な配線を構成するために使用される。
【０００６】中間相互接続メンバは米国特許第４８５９
８０６号で示されており、ここではｘ方向及びｙ方向の
導体面が接地面の上下に配置され、ｚ方向のバイアを通
じて相互に接続される。
【０００７】米国特許第４８５５５３７号に示される薄
膜モジュラ（ＴＦＭ）配線パッケージングは、付着技術
により生成される小領域の超精密導体幅及び薄膜絶縁材
料を含み、これはメッシュまたはグリッド状の接地面を
使用し、メッシュ・メンバの幅が信号伝搬に都合よく変
更される。
【０００８】グランド・グリッド或いはメッシュを使用
することにより、信号配線がDE2909167 のメッシュの開
口を通過することになり、それにより信号配線間のクロ
ス・トークが低減される。
【０００９】配線技術は半導体タイプのベース基板内に
おいて使用される。
【００１０】米国特許第４８６６５０７号では、電力及
び信号ラインが１つの面内に存在する。
【００１１】米国特許第４８４７７３２号では、ライン
が半導体ウエハ基板内に電気的にプログラムされる。
【００１２】
【発明が解決しようとする課題】しかしながら、性能仕
様がより厳しくなると、電子配線構造における信号伝
搬、クロス・トーク、及び電力配線に対する更に優れた
制御が求められるようになる。
【００１３】
【課題を解決するための手段】本発明によれば、インピ
ーダンス制御が可能な信号及び電力の配線網が提供され
る。絶縁体により支持される導体によるｘ方向及びｙ方
向面上に、パワー導体及び信号導体が隣接して配置さ
れ、各ｘ方向及びｙ方向導体面は、均一な厚みの絶縁層
により分離される同一の広がりを有する接地面を有す
る。ｚ方向のバイア接続は、全ての導体面上の特定の電
力レベルの全てのパワー導体を結合し、全ての信号導体
を特定の電力レベルに基準化するために使用される。
【００１４】本発明の配線網は導体配線メッシュまたは
グリッドを提供し、各信号導体は、全配線網を通じて、
接地及びそれぞれのパワー導体の両方から均一に配置さ
れる。複数の電力レベルを配線することも可能である。
【００１５】本発明は特に、薄膜モジュラ（ＴＦＭ）配
線技術において有利であり、複数の電力レベルが少ない
層内で配線可能となる。
【００１６】
【実施例】本発明によれば、ｘ方向及びｙ方向面内の多
数の相互配線メンバが、ｚ方向のプレーナ相互間接続コ
ネクタ或いはバイア・メンバにより相互接続され、パッ
ケージ内のアクティブ素子に対する信号網及び電力網を
形成する配線パッケージでは、各信号導体がその長さに
沿って、パワー導体及び接地の両方に電気的に均一に基
準化されて、パワー及び信号の配線網が構成される。本
発明の配線網は、接地から均一の厚みの絶縁層により分
離される各ｘ方向及びｙ方向面上に、パワー導体及び信
号導体を隣接して配置することにより達成され、各電力
レベルに対応する導体はバイア接続により結合され、各
面上の各異なるレベルのパワー導体に隣接する信号導体
についても、バイア接続により結合される。本発明の配
線網は、パッケージ全体に渡るメッシュまたはグリッド
であり、これにより信号導体と電力配線ノイズとの間の
クロス・トークが最小化される一方、信号伝搬を改良す
る利点を提供する。
【００１７】図１において、本発明の原理が、実際のパ
ーツの配線構造の一部を模式図的に表わすことにより説
明される。図１を参照すると、半導体チップ１乃至９な
どの複数のアクティブ素子は、接続ロケーション或いは
接触パッド（図示せず）を有する絶縁表面１０上に、ア
クセス可能性及び熱放散を考慮して配置され、これらに
対してアクティブ素子１乃至９の下方に位置する接続要
素が、フリップ・チップ技術により接着される（図示せ
ず）。しかしながら、これは従来広く実施された技術で
ある。
【００１８】接地面１１は説明の都合上、絶縁層１０の
下に位置する別の層として示される。実際には、こうし
た接地面層は、しばしば、隣接する絶縁層上に金属コー
ティングにより形成される。接地面１１は絶縁層１２に
より、平行導体の面から分離される。
【００１９】図１に表されるように、アクティブ素子１
乃至９を表す部分と残りの部分との間にスケールの違い
が存在する。残りの部分のスケールは、相対的な導体の
支持、配置、及び相互接続のそれぞれの原理を示すため
に拡大される。斜視図では、アクティブ素子のセクショ
ンにおいては、３個の素子１、２及び３は約５４ミリメ
ータの１次元寸法を占有し、導体セクションでは、パワ
ー導体は約５ミクロンの幅を有し、導体間の分離は約２
ミクロン乃至５ミクロンである。ｚ方向相互接続バイア
は、直径が約０．０５ｍｍ（２ミル）で、約０．２５ｍ
ｍ（１０ミル）離れている。表される配線メッシュ及び
グリッドは、アクティブ素子への接触を提供する通常の
バイア間に周期的に適合される。
【００２０】平行導体の面１３は識別のためにｙ方向に
配置され、これは絶縁層１２とほぼ同じ厚みを有する絶
縁層１４上に支持される。導体のｙ方向面１３におい
て、パワー伝達導体１５、１６及び１７、並びに信号伝
達導体１８、１９、２０及び２１が表されている。信号
導体とパワー導体との関係は、各信号導体が隣接して配
置され、回路部分に電力供給するパワー導体に電気的に
基準化されるように関連付けられる。信号導体１８はパ
ワー導体１５に隣接して配置され、電気的に基準化さ
れ、信号導体２１はパワー導体１７に隣接して配置さ
れ、電気的に基準化され、また信号導体１９及び２０
は、パワー導体１６の反対側にそれぞれ隣接して配置さ
れ、電気的に基準化される。使用可能な空間には、でき
るだけ多くのパワー導体が配置される。パワー導体間に
は、２０及び２１などの２本の信号導体が存在する。一
般に、パワー導体は要求される電流が信号導体の場合よ
りも広範囲で変化するために、信号導体よりも広い。
【００２１】平行導体の面２２は識別のためにｘ方向に
配置され、絶縁層１２及び１４とほぼ同じ厚みを有する
絶縁層２３上に支持される。導体のｘ方向面２２におい
て、パワー伝達導体２４、２５及び２６、並びに信号伝
達導体２７、２８、２９及び３０が表されている。ｘ方
向面２２における信号導体とパワー導体との関係は、各
信号導体が隣接して配置され、回路部分に電力供給する
パワー導体に電気的に基準化されるｙ方向面１３の場合
と同じである。信号導体２７はパワー導体２４に隣接し
て配置され、電気的に基準化され、信号導体３０はパワ
ー導体２６に隣接して配置され、電気的に基準化され、
また信号導体２８及び２９は、パワー導体２５の反対側
にそれぞれ隣接して配置され、電気的に基準化される。
使用可能な空間には、できるだけ多くのパワー導体が配
置される。パワー導体間には、２７及び２８などの２本
の信号導体が存在する。一般にパワー導体は、信号導体
よりもその幅が物理的に広い。
【００２２】パワー導体及び信号導体のメッシュまたは
グリッドは、配線構造の面を通過するｚ方向の相互接続
或いはバイアを通じて相互に接続される。図１におい
て、本発明のメッシュまたはグリッドを表すためのｚ方
向のバイアは、要素３１乃至３７で示される。説明の都
合上、距離は拡大されており、バイアは長く示されてい
るが、実際にはｘ平面２２からｙ平面１３までの距離
は、絶縁層１４の厚みと同じ程度である。
【００２３】図１では、説明の都合上、メッシュまたは
グリッドの電気的相互接続を表すために、１本のバイア
しか示されていない。一般に、バイアは導体が重ねられ
るロケーションに自由に使用され、導体の不完全性に起
因する作用を最小化し、回路の平行性を容易にする。グ
リッドまたはメッシュ内の各電力レベルに対応するｘ及
びｙ導体が接続される。導体１５及び２４は第１の電力
レベルであり、バイア３１により接続される。導体１６
及び２５は第２の電力レベルであり、バイア３２により
接続される。また、導体１７及び２６は第３の電力レベ
ルであり、バイア３３により接続される。同様にして、
対応する信号導体についても、バイアにより相互に接続
される。信号導体２７はパワー導体２４に電気的に基準
化され、バイア３４により信号導体１８に接続される。
信号導体２８は、バイア３５により信号導体１９に接続
される。信号導体２９は、バイア３６により信号導体２
０に接続される。信号導体３０は、バイア３７により信
号導体２１に接続される。
【００２４】接地面３８は、絶縁層２３の導体のｘ平面
２２を支持する側の反対側に接触する。
【００２５】絶縁層３９は、このアセンブリをこれ以外
のパッケージングから分離するために設けられる。
【００２６】製造において、絶縁層は通常、非硬化材料
またはグリーン・シート材料の層またはラミネーション
であるか、或いはそれ上に導体が付着される付着材料に
よる層で構成される。層は積み重ねられて構成され、単
一構造に硬化されたりする。こうした状況では、層はそ
れぞれの特質を失うが、層の厚みが導体面と接地面を分
離し、完全な構造にする。用語"層"はまた、絶縁材料の
ラミネーションとしても使用される。
【００２７】説明の都合上、それぞれが接地面３８及び
１１を有する単一ペアのｘ導体面２２及びｙ導体面１３
を含むアセンブリだけが示されているが、本発明による
電力及び信号配線メッシュまたはグリッドが、水平方向
には配線構造を巡らして、また垂直方向には上下の接地
面間に、目的の数のｘ方向及びｙ方向アセンブリを設け
るように拡張可能なことは明らかであろう。各アセンブ
リは電力及び信号配線メッシュまたはグリッドを含み、
全長に渡り接地に基準化される複数の電力レベルが、各
方向面上で使用可能であり、全ての信号導体がその長さ
に沿って、接地とそれぞれの電力レベルの両方に基準化
される。
【００２８】本発明は特に、層の数が処理に固有の制約
条件により制限される薄膜モジュラ（ＴＦＭ）タイプの
配線において有効である。なぜなら、この場合、チップ
性能の改良が要求される時に発生する可能性がある電力
及び信号配線の複雑化が、他の技術に比較して困難だか
らである。
【００２９】薄膜モジュラ（ＴＦＭ）配線構造は、局所
的配線を構成するために、配線構造とチップ或いはチッ
プのサブセットとの間に配置される中間配線メンバであ
る。これらは柔軟であり、配線構造上に置かれて、チッ
プを支持する。
【００３０】ＴＦＭ配線構造は付着及びコーティング技
術により生成されて、約１５ミクロン厚の絶縁層の薄層
構造となり、信号導体の幅及び厚みは約５ミクロンであ
る。こうした付着及びコーティング製造技術は、柔軟性
に富みそれほど高価ではないが、提供される信号及び電
力層の数を制限する。典型的には、ＴＭＦには２つの信
号と２つの電力レベルが存在して、いくつかのチップに
供給される。精密導体サイズは非常に厳しい信号要求を
収容するが、複数の電圧レベルがＴＦＭ上にマウントさ
れるチップにより要求される場合に、層の数の制限が電
力及び基準電位の配線問題を引起こす。
【００３１】電力及び接地の配線を追加拡張することが
困難であるＴＦＭの制限は、例えば電力供給ノイズを切
り離すために、１個以上のチップ或いは処理グループ
に、同一の供給源から別々に電力供給する必要のあるケ
ースでは、更に克服することが困難となる。
【００３２】付着タイプのＴＦＭ技術を使用する際に遭
遇する別の制限に、電力線の断線があり、これは電力供
給網のインダクタンスを増加させ、こうした断線を横断
する信号ラインのインピーダンスの不連続性を導出す
る。
【００３３】本発明によれば、パワー導体及び信号導体
の両方が、ＴＦＭ内の各ｘ方向及びｙ方向層上に相互に
配置され、別々のパワー層が使用されないために、必要
となる層数が少なくて済む。図１から分かるように、上
下の接地層１１及び３８による垂直方向に積み重ねられ
るアセンブリは、それぞれ絶縁層２３及び１４上のｘ２
２及びｙ１３方向導体面と一緒に、ＴＦＭの場合とほぼ
同じ層数でアセンブリされる。ＴＦＭは、従来、信号導
体用のｘ及びｙの２つの層と、パワー導体用の２つの層
を有する。
【００３４】配線の柔軟性と容量を追加する他に、本発
明はまた、配線網全体に渡り厳格なインピーダンス制御
を提供する。これは各電力及び信号ラインがその全長に
渡り、均一な厚みの絶縁層を通じて、電気的に接地に基
準化されること、及び各信号ラインがその全長に渡り、
接地に対しては均一厚の絶縁層を通じて基準化され、ま
たそれぞれの電力レベルに対しては均一な間隔により基
準化される事実による。
【００３５】本発明によれば、配線がどこに配置される
かに無関係に配線基板全体に渡り、接地面及びそれぞれ
のパワー導体の両方に対する均一な近接度が保証され、
それにより信号ラインのセルフ・キャパシタンスが増加
し、従って、信号ライン間の結合キャパシタンス対セル
フ・キャパシタンスの比率を下げることができる。この
比率は信号ライン間のクロス・トークに比例する。
【００３６】本発明の好適な実施例では、パワー導体は
約１５ミクロン乃至６５ミクロン幅であり、信号導体は
約１０ミクロン乃至１５ミクロン幅であり、両者とも約
１ミクロン乃至５ミクロンの厚みを有する。パワー導体
と信号導体間の間隔は５ミクロン乃至２５ミクロンであ
り、絶縁層の厚みは約１５ミクロンである。
【００３７】図２を参照すると、ＴＦＭの一部の層の関
係を表す側面図が示され、図１の場合と同じ参照番号が
使用される。外部絶縁層１０及び３９は、垂直方向に積
み重ねられるアセンブリでは共通である。ＴＦＭ製造に
おいて使用される付着技術が、一般に、導体面が付着さ
れた後に、上面の平坦化を含まない事実を考慮すると、
絶縁層の均一化が積み重ねられる層アセンブリの数を制
限する傾向がある。平坦化はこの制限を緩和するが、追
加工程を必要とする。
【００３８】図３を参照すると、配線構造上に配置され
ているＴＦＭの様子が表されている。図３において、配
線構造４０は、通常、総合的な要素であり、その内部に
おいて、絶縁層により分離される複数の導体面が、周期
的なパターンで形成されるバイアにより相互接続され
る。このバイアは表面４１に、通常、ほぼフラッシュ・
パッドの構成で到達し、チップまたは他の回路への相互
接続を形成する。本発明のＴＦＭ４２は配線構造４０の
表面４１上に配置され、３個のチップ４３として表され
るサブセットがその上に配置される。配線構造４０内で
使用されるバイアの周期的パターン（図示せず）は、Ｔ
ＦＭ４２を通じて垂直方向に走り、チップ４３の下面の
コンタクト（図示せず）に達する。本発明のＴＦＭ４２
は、追加チップの要求が発生する度に、配線構造４０を
変更する必要なく、新たなチップ４３に対する追加の電
圧及び信号の要求を吸収することができる。
【００３９】本発明の電力及び信号配線網は、相互接続
に対する柔軟性を維持したまま、且つ過度な抵抗値の増
大を伴わないで、高密度配線を可能とする。導体はその
全長に渡り、全て均一に電気的に基準化され、クロス・
トーク、すなわち、あるライン上の信号が他のラインに
ノイズを誘導する状況が最小化される。
【００４０】図４を参照すると、間隔に対する配線率と
ＤＣ電圧降下とのトレードオフを示す複合グラフが示さ
れ、具体的には、パワー導体が約５ミクロン厚で２５ミ
クロン幅であり、信号導体が約５ミクロン厚で１３ミク
ロン幅で、間隔が６ミクロン乃至２４ミクロンの範囲で
変化する配線網の例を示している。相対的サイズと間隔
が、グラフの中央に示されている。異なる距離間隔を示
すカーブ上のポイントに対応するシンボルが、グラフの
最上部に示されている。配線率に対応する有効度は、任
意の領域がどの程度の密度で配線可能かを示す測定値で
ある。これは基板の１平方インチ当たりの配線可能イン
チ数の実測である。カーブはパワー導体がより広くなっ
た時の低下を示す。
【００４１】抵抗有効度は次元を有さない量であり、こ
れはメッシュの直流電流運搬容量の測定である。パワー
導体がより広くなると、電流運搬容量は増加する。
【００４２】任意のセット状態における最適なメッシュ
設計は、この両者のトレードオフとなる。
【００４３】これまでに説明されたことは、インピーダ
ンス制御可能なパッケージング網に関し、そこではアセ
ンブリが、パワー導体及び信号導体が相互に配置される
ｘ方向面及びｙ方向面により構成され、面間には絶縁層
が配置され、各面を接地面から分離する。配線網は多数
の電力レベルを、その全長に渡り接地に対して電気的に
基準化される全てのパワー導体及び信号導体により配線
することが可能であり、各信号導体もまたその長さに沿
って、その電力レベルに電気的に基準化される。
【００４４】
【発明の効果】以上説明したように、本発明によれば、
インピーダンス制御が可能な高密度配線を可能とするパ
ワー及び信号の配線網が提供される。
【図面の簡単な説明】
【図１】本発明の原理を表す配線モジュールの模式図で
ある。
【図２】薄膜タイプの配線モジュールの側面図である。
【図３】配線構造上に実装される薄膜タイプの配線モジ
ュールを表す図である。
【図４】サイズ及び間隔に対する配線率とＤＣ電圧降下
とのトレードオフを示す図である。
【符号の説明】
１１、３８ 接地面 １２、１４、２３ 絶縁層 １３ 導体のｙ方向面 １５、１６、１７、２４、２５、２６ パワー伝達導体 １８、１９、２０、２１、２７、２８、２９、３０ 信
号伝達導体 ２２ 導体のｘ方向面 ４０ 配線構造 ４１ 表面 ４２ ＴＦＭ ４３ チップ
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｚ 6921−4Ｅ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】複数の絶縁層と、 隣接する絶縁層間に配置される電気的に導電性の面とを
    含み、 上記導電性面の少なくとも１つが絶縁層を通じて接地面
    に電気的に基準化され、 上記電気的に導電性の面の上記少なくとも１つの各々
    が、少なくとも２つのパワー導体と、少なくとも１つの
    信号導体を有する、集積回路パッケージ基板。
  2. 【請求項２】各信号導体に隣接するパワー導体を含む請
    求項１記載の集積回路パッケージ基板。
  3. 【請求項３】各上記パワー導体は、１ミクロン乃至５ミ
    クロン厚で１５ミクロン乃至６５ミクロン幅を有し、各
    信号導体は１ミクロン乃至５ミクロン厚で１０ミクロン
    乃至１５ミクロン幅を有し、パワー導体と信号導体との
    間隔は５ミクロン乃至２５ミクロンであり、絶縁層の厚
    みは約１５ミクロンである、請求項２記載の集積回路パ
    ッケージ基板。
  4. 【請求項４】導体面及び接地面を支持する絶縁材料層が
    重ねられる電子配線相互接続基板におけるインピーダン
    ス制御可能な導体網の配線構造であって、 第１の接地層を含む少なくとも１つのアセンブリと、 上記第１の接地層と接触する第１の表面を有する第１の
    絶縁材料層と、 上記第１の絶縁材料層の第２のすなわち反対面に接触さ
    れて、ｘ識別方向に平行なパワー導体及び信号導体を有
    する第１の面を含み、 平行導体を有する上記第１の面は、複数の少なくとも第
    １及び第２のパワー導体を含み、各上記パワー導体は上
    記隣接するパワー導体に電気的に基準化される隣接する
    少なくとも１つの信号導体を有し、 更に、上記第１の導体面の導体に接触する第１の表面を
    有する第２の絶縁材料層と、 上記第２の絶縁材料層の第２のすなわち反対面に接触さ
    れて、ｙ識別方向に平行なパワー導体及び信号導体を有
    する第２の面を含み、 平行導体を有する上記第２の面は、複数の少なくとも第
    １及び第２のパワー導体を含み、各上記パワー導体は上
    記隣接するパワー導体に電気的に基準化される隣接する
    少なくとも１つの信号導体を有し、 更に、上記第２の導体面の導体に接触する第１の表面を
    有する第３の絶縁材料層と、 上記第３の絶縁材料層の第２のすなわち反対面に接触す
    る第２の接地層と、 を含む配線構造。
  5. 【請求項５】上記アセンブリが配線基板上に配置され、
    少なくとも１つのアクティブ素子を支持する、請求項４
    記載の配線構造。
  6. 【請求項６】導体面及び接地面の平行層により構成され
    る電子配線基板であって、 各導体面が平行パワー導体による少なくとも２つの電力
    レベルを有し、各パワー導体が該パワー導体に電気的に
    基準化される隣接する信号導体を有し、 各導体面が１つの絶縁層の厚みを通じて接地面に基準化
    され、 バイア相互接続が各導体面上の各電力レベルのパワー導
    体を結合し、 バイア相互接続が、対応する電力レベルに基準化される
    各導体面上の信号導体を結合する、 ことによりインピーダンス制御可能な電力及び信号の配
    線グリッドが構成される、電子配線基板。
  7. 【請求項７】上記絶縁材料層、導体面及び接地面が、配
    線構造上に配置される薄膜モジュラ構造にアセンブリさ
    れて、少なくとも１つのアクティブ素子を支持する、請
    求項６記載の電子配線基板。
  8. 【請求項８】導体面及び接地面を支持し、且つ分離する
    絶縁層が重ねられる電子配線相互接続基板であって、 上記導体面の少なくとも１つが、平行パワー導体による
    少なくとも２つの電力レベルを含み、各々が少なくとも
    １つの信号導体に隣接し、 接地面が上記導体面から絶縁層により分離される、電子
    配線相互接続基板。
  9. 【請求項９】支持構造における配線が該支持構造上のア
    クティブ信号変換素子に対する電力及び信号の相互接続
    を提供する電子パッケージであって、 上記配線構造における信号及び電力配線網において、各
    パワー導体が単一の絶縁層を通じて接地に電気的に基準
    化され、各信号導体がその隣接配置によりパワー導体
    に、並びに単一の絶縁層を通じて接地に電気的に基準化
    される、電子パッケージ。
  10. 【請求項１０】上記信号及び電力配線網が配線基板上に
    配置される薄膜モジュール構造であり、半導体チップを
    支持する、上記請求項９記載の電子パッケージ。
JP5213807A 1992-10-02 1993-08-30 電子パッケージのための配線基板 Expired - Lifetime JPH084119B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/955,950 US5285018A (en) 1992-10-02 1992-10-02 Power and signal distribution in electronic packaging
US955950 1992-10-02

Publications (2)

Publication Number Publication Date
JPH06295977A true JPH06295977A (ja) 1994-10-21
JPH084119B2 JPH084119B2 (ja) 1996-01-17

Family

ID=25497590

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5213807A Expired - Lifetime JPH084119B2 (ja) 1992-10-02 1993-08-30 電子パッケージのための配線基板

Country Status (3)

Country Link
US (1) US5285018A (ja)
EP (1) EP0590324A1 (ja)
JP (1) JPH084119B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794666A (ja) * 1993-03-01 1995-04-07 Univ Arkansas マルチチップモジュール
JP2001217348A (ja) * 2000-01-31 2001-08-10 Kyocera Corp 多層配線基板
JP2001217345A (ja) * 2000-01-31 2001-08-10 Kyocera Corp 多層配線基板

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0781182A (ja) * 1993-09-20 1995-03-28 Seiko Epson Corp シリアルプリンタのキャリッジ駆動装置
US5912597A (en) * 1994-03-31 1999-06-15 Canon Kabushiki Kaisha Printed circuit board
JP2681156B2 (ja) * 1994-12-05 1997-11-26 株式会社エムジーエンジニアリング 盗難監視用ケース及び盗難監視用ケース用治具
JP2734447B2 (ja) * 1995-09-14 1998-03-30 日本電気株式会社 多層プリント基板
US5789807A (en) * 1996-10-15 1998-08-04 International Business Machines Corporation On-chip power distribution for improved decoupling
CH690806A5 (de) * 1997-03-27 2001-01-15 Ppc Electronic Ag Mehrlagiger Leiterplattenkörper für hohe Spannungen und hohe Ströme sowie Verfahren zur Herstellung eines solchen Leiterplattenkörpers.
US6178311B1 (en) 1998-03-02 2001-01-23 Western Multiplex Corporation Method and apparatus for isolating high frequency signals in a printed circuit board
US6483714B1 (en) 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
EP1220187A4 (en) * 1999-09-08 2005-05-18 Matsushita Electric Industrial Co Ltd ELECTRIC CIRCUIT BOARD, TFT MATRIX SUBSTRATE THEREOF AND LIQUID CRYSTAL DISPLAY
JP4748867B2 (ja) * 2001-03-05 2011-08-17 パナソニック株式会社 集積回路装置
JP4063533B2 (ja) * 2001-12-10 2008-03-19 日本碍子株式会社 フレキシブル配線板
US7476813B2 (en) * 2003-05-14 2009-01-13 Rambus Inc. Multilayer flip-chip substrate interconnect layout
US7994871B2 (en) * 2008-06-30 2011-08-09 Himax Technologies Limited Chip on film trace routing method for electrical magnetic interference reduction
CN101902874A (zh) * 2009-05-27 2010-12-01 鸿富锦精密工业（深圳）有限公司 多层印刷电路板
US10588236B2 (en) * 2015-07-24 2020-03-10 Transtector Systems, Inc. Modular protection cabinet with flexible backplane
DE102017202329A1 (de) * 2017-02-14 2018-08-16 Zf Friedrichshafen Ag Multilayer-Leiterplatte sowie elektronische Anordnung mit einer solchen
JP2022017605A (ja) * 2018-10-25 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器
KR102601866B1 (ko) * 2019-01-16 2023-11-15 에스케이하이닉스 주식회사 반도체 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178759A (ja) * 1983-03-29 1984-10-11 Nec Corp マルチチツプパツケ−ジ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2909167A1 (de) * 1979-03-08 1980-09-11 Siemens Ag Verdrahtungsfeld zum elektrischen verbinden von baugruppen
DE2940593A1 (de) * 1979-10-06 1981-04-16 Ibm Deutschland Gmbh, 7000 Stuttgart Mehrlagen-modul mit konstantem wellenwiderstand
US4490690A (en) * 1982-04-22 1984-12-25 Junkosha Company, Ltd. Strip line cable
US4847732A (en) * 1983-09-15 1989-07-11 Mosaic Systems, Inc. Wafer and method of making same
DE3412290A1 (de) * 1984-04-03 1985-10-03 System Kontakt Gesellschaft für elektronische Bauelemente mbH, 7107 Bad Friedrichshall Mehrlagige leiterplatte in multilayer- oder stapeltechnik
US4754371A (en) * 1984-04-27 1988-06-28 Nec Corporation Large scale integrated circuit package
JPS6156493A (ja) * 1984-08-28 1986-03-22 日本電気株式会社 多層回路基板の電源配線構造
JPS61220499A (ja) * 1985-03-27 1986-09-30 株式会社日立製作所 混成多層配線基板
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
US4811082A (en) * 1986-11-12 1989-03-07 International Business Machines Corporation High performance integrated circuit packaging structure
US4855537A (en) * 1987-09-25 1989-08-08 Kabushiki Kaisha Toshiba Wiring substrate having mesh-shaped earth line
US4859806A (en) * 1988-05-17 1989-08-22 Microelectronics And Computer Technology Corporation Discretionary interconnect
US5028983A (en) * 1988-10-28 1991-07-02 International Business Machines Corporation Multilevel integrated circuit packaging structures
US5003273A (en) * 1989-12-04 1991-03-26 Itt Corporation Multilayer printed circuit board with pseudo-coaxial transmission lines
DE9201082U1 (de) * 1992-01-30 1992-03-26 Schroff Gmbh, 75334 Straubenhardt Mehrlagige Rückwand-Busplatine

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59178759A (ja) * 1983-03-29 1984-10-11 Nec Corp マルチチツプパツケ−ジ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0794666A (ja) * 1993-03-01 1995-04-07 Univ Arkansas マルチチップモジュール
JP2001217348A (ja) * 2000-01-31 2001-08-10 Kyocera Corp 多層配線基板
JP2001217345A (ja) * 2000-01-31 2001-08-10 Kyocera Corp 多層配線基板

Also Published As

Publication number Publication date
EP0590324A1 (en) 1994-04-06
JPH084119B2 (ja) 1996-01-17
US5285018A (en) 1994-02-08

Similar Documents

Publication Publication Date Title
JPH06295977A (ja) 電子パッケージにおける電力及び信号の配線
JP3138383B2 (ja) マルチチップモジュール
US5283107A (en) Modular multilayer interwiring structure
CA1143862A (en) High performance semiconductor package assembly
US4328530A (en) Multiple layer, ceramic carrier for high switching speed VLSI chips
US4560962A (en) Multilayered printed circuit board with controlled 100 ohm impedance
US4553111A (en) Printed circuit board maximizing areas for component utilization
US5093708A (en) Multilayer integrated circuit module
US5132613A (en) Low inductance side mount decoupling test structure
US5272600A (en) Electrical interconnect device with interwoven power and ground lines and capacitive vias
US4237522A (en) Chip package with high capacitance, stacked vlsi/power sheets extending through slots in substrate
US5060116A (en) Electronics system with direct write engineering change capability
EP0622847A2 (en) Three dimensional package and architecture for high performance computer
JPH0226393B2 (ja)
WO1987006766A1 (en) Multiple integrated circuit interconnection arrangement
JPH0527985B2 (ja)
KR19990044871A (ko) 비아 형성 방법 및 이에 의한 비아 구조체
JP2001014956A (ja) 集積回路素子接続用ケーブルおよびその製造方法
EP0166289B1 (en) High density module for semiconductor device chips
US7683483B2 (en) Electronic device with connection bumps
US6803649B1 (en) Electronic assembly
JPS5961192A (ja) ３次元的実装構造体
US6888218B2 (en) Embedded capacitor multi-chip modules
JPH07297359A (ja) マルチチップモジュールとマルチチップモジュール用コネクタ
JPH0716100B2 (ja) 多層配線モジュール