JPH0794666A - マルチチップモジュール - Google Patents

マルチチップモジュール

Info

Publication number
JPH0794666A
JPH0794666A JP6054935A JP5493594A JPH0794666A JP H0794666 A JPH0794666 A JP H0794666A JP 6054935 A JP6054935 A JP 6054935A JP 5493594 A JP5493594 A JP 5493594A JP H0794666 A JPH0794666 A JP H0794666A
Authority
JP
Japan
Prior art keywords
conductive
layer
interconnect
chip module
conductive regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6054935A
Other languages
English (en)
Other versions
JP3138383B2 (ja
Inventor
Leonard W Schaper
ダブリユ シエイパー レナード
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Arkansas System
University of Arkansas at Fayetteville
Original Assignee
University of Arkansas System
University of Arkansas at Fayetteville
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Arkansas System, University of Arkansas at Fayetteville filed Critical University of Arkansas System
Publication of JPH0794666A publication Critical patent/JPH0794666A/ja
Application granted granted Critical
Publication of JP3138383B2 publication Critical patent/JP3138383B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】低インダクタンス電力分配および信号相互接続
配線の高配線密度の利点を有し、相互配線数を低減した
相互配線媒体を提供する。 【構成】第一および第二相互接続層を有し、各接続層は
平行導電体を含み、第一及び第二相互接続層の導電体７
２，７４は相互に直交するように配位し、各導電体は各
層上に実質的に組合わさった電力分配平面を形成するよ
うに相互に接続し、その平面は両層に表われる。この相
互配線媒体は、マルチチップモジュ−ルとして有効に使
用できる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般的に集積回路チッ
プ、およびそれの相互接続媒体に関する。特に、本発明
はマルチチップモジュ−ル（ＭＣＭ）として知られてい
る集合体に関し、電力分配および信号相互接続のために
多重のパタ−ン化された金属層を有する基盤上に、非パ
ッケ−ジ集積回路チップを実装あるいは配線可能とした
マルチチップモジュ−ルに関する。
【０００２】
【従来の技術】マルチチップモジュ−ル（ＭＣＭ）は、
一般に、回路構成要素の相互接続のためのパタ−ン化さ
れた導電性領域が形成された基盤、すなわち通常は集積
回路チップから成る。導電性領域は、通常、金属製で、
多重層として形成され、以下、ここでは、金属、あるい
は相互接続層、あるいは単に層と呼称する。
【０００３】マルチチップモジュ−ル（ＭＣＭ）の基盤
が、種々の材料、たとえば、シリコン、セラミック（た
とえばアルミナ）、ガラス、あるいは金属（たとえばア
ルミニウム）などから形成可能なことは良く知られてい
る。また、相互接続層、あるいは層が基盤上に、析出、
スパッタリング、蒸発、スパッタリングとメッキとの組
み合わせ、あるいは他の技術によって形成可能なことも
良く知られている。導電性領域は、選択的メッキのエッ
チングを組み合わせた光学的リソグラフィによって、信
号及び電力分配用導電体にパタ−ン化して設けることが
可能である。多重相互接続層、すなわち層は、介在させ
る適当な絶縁層が得られる限り、形成可能である。
【０００４】層間に介在する絶縁誘電体、すなわち、相
互接続層間に配置された絶縁層に対しては、それが重合
体の場合にはスピニングが、あるいはそれが二酸化シリ
コンのごとき有機物の場合には化学的または物理的蒸気
析出法が、それぞれ適用可能である。光学的リソグラフ
ィおよびウエットあるいはドライエッチング技術によっ
て絶縁層にパタ−ン化して設けられた孔（穴）を通し
て、ひとつの金属層から他の層への相互接続が可能であ
る。
【０００５】マルチチップモジュ−ルの基盤は、複数の
チップに対して相互接続媒体を提供する。これによっ
て、チップ間の信号伝達路の長さが極めて短縮され、例
えば、個々のパッケ−ジ化されたチップが実装され、チ
ップ間の信号伝達時間が遅れるプリント基盤よりも有利
となる。集積信号技術がより早い回路速度を目指して進
歩するのに伴い、この相互接続遅れはシステム性能にと
って主要な制約となり、したがって、相互接続媒体とし
てのマルチチップモジュ−ルの重要性はますます増大し
ている。
【０００６】また、電子システムにとって、マルチチッ
プモジュ−ルおよび非パッケ−ジチップの採用は、はる
かに大きなチップの詰め込み密度を達成して有利であ
り、システムの大きさを減少させる。
【０００７】現在のパッケ−ジおよび相互接続システム
のマルチチップモジュ−ルシステムの欠点は、マルチチ
ップモジュ−ル製造が高コストである点である。製造工
程は集積回路（ＩＣ）の製造工程と同様であり、集積回
路用に設計された製造装置が通常、マルチチップモジュ
−ル製造に使用される。しかし、マルチチップモジュ−
ルの特徴として寸法が集積回路の寸法に較べて極めて大
きいため、一般に古い世代の装置が使用可能である。マ
ルチチップモジュ−ル製造工程は、本質的には連続式で
あり、そのコストは、おおよそ製造に使用した光学的リ
ソグラフィマスクの数に比例する。
【０００８】上記の点にかんがみ、マルチチップモジュ
−ル製造者は、通常、少なくとも４層の金属、すなわち
４層の相互接続層を電力分配および信号相互接続に用い
るため、８個またはそれ以上のマスクを使用する。
【０００９】代表例では、電力用平面、接地平面、Ｘ方
向信号、Ｙ方向信号のそれぞれに、一つの層を割り当て
る。各層に導電性領域、すなわち導電体をパタ−ン化す
るために一つのマスクを使用し、次に、他のマスクを各
層間に介在する誘電体内に次の相互接続層に達する孔を
パタ−ン化するために使用する。マルチチップモジュ−
ルの最上層は、通常、全体の構造を保護する誘電体から
成り、その誘電体にパタ−ン化された下部の導電領域ま
で達する穴を通して、マルチチップモジュ−ルパッケ−
ジのチップ間、および基盤自体との接続を、線結合、半
田盛り上げ、あるいは、他の相互接続手段によって行
う。
【００１０】基盤製造技術のなかには、線結合、あるい
は半田相互接続工程との共存性を図るため、最上層をメ
タライジングするために追加のマスクを必要とするもの
がある。また、ある形態の誘電体コンデンサ−を、大面
積の電力および接地面間の減結合の目的で含めることも
通常のことであり、この誘電体もさらに追加のマスクを
用いてパタ−ン化しなければならない。これらのマスク
の全てが製造を複雑にし、コストに影響する。そして、
製造工程の増加は、製造欠陥のために避けられない歩留
まり損失に影響する。
【００１１】一つのマルチチップモジュ−ルの信号平面
内の最高結合配線密度は、一般に、基盤一平方インチあ
たり配線長さ２０００インチをゆうに越える。しかしな
がら、最高に配線過密の領域を除いて、ほとんどのマル
チチップモジュ−ルの設計では、信号平面の配線可能容
量のごく一部分しか使用していない。
【００１２】一面は電力用、他の一面は接地用の一対の
固体電力分配平面が、半導体チップへ比較的ノイズフリ
−の電力を供給する極めて低インダクタンスの電力分配
システムを形成することは、知られている。また、これ
らの面間で誘電体材料の薄層をサンドイッチすると、非
常に良好な周波数特性を有する離散形減結合コンデンサ
−を構成することも知られている。たとえば、米国特許
第４、６７５、７１７号の開示事項は、参考として、以
下にとりいれてある。さらに、離散形コンデンサ−技術
の進歩は、極めて低い内部インダクタンスを有する減結
合コンデンサ−を生んでいる。これらのコンデンサ−と
一対の電力分配平面と組み合わせて使用することによっ
て、比較的ノイズフリ−の電力分配環境を生み出すこと
も可能である。たとえば、ツマラ等、”強誘電型減結合
コンデンサ−によるセラミックパッケ−ジ”、アイイ−
イ−イ−、強誘電体応用国際シンポジウム、１９９０
年、２８−３０頁を参照されたい。その開示事項は、参
考として、以下にとりいれてある。
【００１３】また、固体電力分配平面に、その電気的特
性にいささかの影響を及ぼすことなしに、孔の列を開け
ることが可能なことも知られている。
【００１４】そのような平面は、通常、マルチチップモ
ジュ−ルにおいて、硬化中の重合体から脱ガスさせる重
合誘電体を被覆層とする場合に用いられる。この結果得
られる構造はメッシュ平面として知られている。
【００１５】さらに、電力および接地の両ポテンシャル
を一つの物理的層に分配させることが、相互組合せと呼
ばれる技術を用いて可能である。相互組合せにおいて
は、電力および接地あるいは信号伝達のため、長い、薄
い導電領域が一層上に設けられる。電力および接地領域
は交互に配列され、一つおきの領域が電力ポテンシャル
あるいは信号を伝達し、その間の領域が接地ポテンシャ
ルを伝達する。しかしながら、この技術において、もし
導電体が長く薄い場合に、ノイズフリ−電力分配に有害
な寄生インダクタンスおよび抵抗が生じる。エイチ、シ
ェトラ−、”受動シリコンキャリア−設計および特
性”、第４０回電子部品及び技術会議、ラスベガス、５
月２０日−２３日、１９９０年、５５９−５６１頁を参
照されたい。
【００１６】
【発明が解決しようとする課題】本発明の目的は、光学
的リソグラフィによる製造技術の特質である相互接続信
号配線の高配線密度と、平行電力および接地平面の特質
である低インダクタンス電力分配を共に保持しながら、
相互接続層の数を減少した相互接続媒体を提供すること
にある。
【００１７】
【課題を解決するための手段】その目的のために、本発
明においてはメッシュ平面と相互組合せの考え方を新規
に結合して、ここで二重オフセットメッシュ平面と呼称
する新規なものを創生した。”二重”という言葉は、電
力用および接地用両用を表す。”オフセット”という言
葉は、二つの異なる相互接続層上における一つの導電性
平面の導電性領域の外観を表す。
【００１８】本発明の一実施例は、電気的相互接続媒体
を提供する。その電気的相互接続媒体は、少なくとも第
一および第二の相互接続層から成り、相互接続層のそれ
ぞれは複数の平行導電性領域から成り、前記第二相互接
続層の導電性領域は、第一相互接続層の導電性領域に対
して直交して配位されており、第一および第二の相互接
続層の導電性領域は、少なくとも二つの導電性平面が本
質的に各相互接続層と相互に組み合わされ、各導電性平
面が両方の相互接続層上に表れるように、また、さら
に、選択された導電性領域は少なくとも一つの信号回路
を形成するように二つの導電性平面から電気的に隔離が
可能なように、電気的に相互に接続されている。
【００１９】また、他の一実施例においては、本発明は
マルチチップモジュ−ルを提供する。そのマルチチップ
モジュ−ルは、基盤、前記基盤上に形成され、複数の平
行導電性領域から成る第一相互接続層、前記第一相互接
続層上に形成された絶縁層、および前記絶縁層上に形成
され、前記第一相互接続層上に形成された導電性領域に
対して直交して配位された複数の平行導電性領域を含む
第二相互接続層から成り、前記第一および第二相互接続
層の導電性領域は、少なくとも二つの異なる導電性平面
が本質的に各相互接続層と相互に組み合わされ、各導電
性平面が両方の相互接続層上に表れるように、また、さ
らに、選択された導電性領域が少なくとも二つの導電性
平面から電気的に絶縁が可能なように電気的に相互に接
続されている。 さらに他の一実施例においては、本発
明はマルチチップモジュ−ルを提供する。そのマルチチ
ップモジュ−ルは、絶縁上部表面を有する基盤、前記基
盤上に搭載された第一および第二相互接続層、その各相
互接続層は複数の平行導電性領域から成り、第二相互接
続層の導電性領域は第一相互接続層の導電性領域に対し
て直交して配位されており、前記第一および第二相互接
続層の導電性領域は、少なくとも二つの導電性平面が与
えられるように、さらに、導電性平面は各相互接続層上
に実質的に相互に組み合わされ、さらに各導電性平面が
各相互接続層上に表れるように相互に接続しており、電
気的構成要素に電源、接地、信号伝達線を接続するパッ
ド、および前記パッド上に実装された複数の電気的構成
要素から成る。以下に説明するごとく、シングルオフセ
ットメッシュ平面においては、全てのＸ方向導電体は第
一金属層上に搭載され、全てのＹ方向導電体は第二金属
層上に搭載される。これらの導電体が重なる各点におい
て、二つの金属層を分離している誘電体を貫通する伝導
孔によって、これらの導電体は相互接続される。これら
の導電体は、このようにして一つの導電平面を形成す
る。両金属層の第一平面の各導電領域間に反対の極性を
有する導電領域を組合せ、同様に重なる部分を孔で連結
して二つのオフセットメッシュ平面を形成することによ
って、他の平面を、この構造のなかに取り込むことが可
能である。このようにして、二つの金属層は、ある与え
られた金属層に存在する全ての導電領域（すなわち、導
電体）が同じ方向に走るという決定的に重要な位相的特
徴を備えた電気的に等価な二つのメッシュ平面を含有す
ることが可能となる。
【００２０】これらの特徴によって、信号導電体を電力
および接地導電体の織物内に、有効に織り込むことが可
能となる。設計過程において、一つの信号路を２点間に
設ける必要が生じたとき、設計者は信号路に含まれるべ
きＸおよびＹ導電体を決定することが可能で、その後
に、金属層上の信号路設定に必要な電力および／あるい
は接地導電体を絶縁する。もちろん、この過程は計算機
援用設計（ＣＡＤ）システムを用いて自動化が可能であ
る。
【００２１】ある与えられた領域において、二重オフセ
ットメッシュ平面の電力分配能力が損なわれるなど、多
くの電力分配導電体が劣化することを防止するために、
設計規則を設けることが可能である。また、信号配線が
比較的散在するため、電力分配および信号の相互接続機
能を、僅かに二つの金属層に有効に搭載することが可能
である。
【００２２】上記およびその他の本発明の特徴は、さら
に詳細に以下に述べる好適な実施例および付属する図面
の説明から明らかになる。
【００２３】
【実施例】すでに述べたごとく、本発明は僅かに二つの
金属層を必要とする半導体チップの相互接続のための構
造、あるいは媒体を提供するものである。そのような構
造の開発について、以下に述べる。
【００２４】図１に、従来技術による４層の金属層を有
するマルチチップモジュ−ル相互接続媒体の断面図を示
す。図示したごとく、基盤１０の上に接地平面層１１、
電力分配平面層１３、および二つの信号層１５、１７が
形成され、種々の絶縁層１２、１４、１６によって分離
される。
【００２５】基盤１０は、たとえば、厚さ約５００ミク
ロンのシリコンで作成可能である。四つの金属層１１、
１３、１５、１７は、基盤上に形成される。図示されて
いないが、半導体性シリコン層１０と第一の金属層１１
を絶縁するため、厚さ約１ミクロンの二酸化シリコン層
が基盤１０の表面に塗布される。代表的な層１１は、連
続する接地平面であり、厚さ約２ミクロンに析出したス
パッタ−アルミニウム製である。
【００２６】接地平面１１と電力分配平面１３は、二酸
化シリコン１２の厚さ約１ミクロンの薄層によって分離
される。この二酸化シリコン層は、化学的蒸発析出法に
よって塗布可能であり、電力平面１３および接地平面１
１間の絶縁体および誘電コンデンサ−として機能する。
光学的リソグラフィ−技術は、接地平面への接続が必要
な個所に孔を設けるために使用される。代表的な孔は直
径５００ミクロンのオ−ダ−で、側壁には、その後行わ
れる金属析出操作の際、金属が側壁を好適に覆い、接地
平面１１と信頼性良く接続するように傾斜を付する。
【００２７】電力分配層１３は、層１１と同様に塗布さ
れ、厚さも同様に約２ミクロンで、アルミニウム製であ
る。この電力分配層１３の絶縁領域２５は、接地平面と
の接続に用いられるものであるが、光学的リソグラフィ
−とウエット化学エッチングによって形成される。
【００２８】誘電層１４は、厚さ５ミクロンの二酸化シ
リコンの層で構成される。この層の孔は、電力層１３と
接地層１１を連結するために用いられる。
【００２９】金属信号層１５は、誘電層１４の上に塗布
される。Ｘ方向の信号導電体２７は、接地接続領域２４
及び電力接続領域２６と共に、この層内に設けられる。
【００３０】誘電層１６は、二つの信号層１５、１７を
分離し、電力層１３と接地層１１との接続と共に、Ｘお
よびＹ信号導電体セグメント間を相互接続するための多
くの孔が設けられる。この層１６に設けられる信号孔の
代表的なものは、電力孔よりも小さく、直径約１０−２
０ミクロンである。
【００３１】金属信号層１７は、たとえば、配線結合な
どでチップを接続するために用いられる全ての金属パッ
ドと同様に、Ｙ方向信号導電体を形成するために設けら
れる。代表的な接地パッド２０を、電力パッド２１、二
つの相互接続信号パッド２２、２３と共に図示した。マ
ルチチップモジュ−ルは、下に重なる層を腐食あるいは
機械的損傷から保護する誘電層１８を塗布し、パタ−ン
化することによって完成する。層１８は、厚さ約１０ミ
クロンである。
【００３２】上記の従来技術によるマルチチップモジュ
−ルに関する説明は、従来の４層構造の製造に要求され
る複雑さとコストを示すためのものである。
【００３３】図２に、標準形のメッシュ平面３０を示
す。そのメッシュ平面は、メッシュ設計に依存する金属
不在割合に比例するシ−ト抵抗の増加を除いては、電気
的、機能的に固体平面と等価である。この種類のメッシ
ュ平面は、一般に、介在する誘電体が重合体であって、
硬化中にガスを発生するマルチチップモジュ−ル上部に
使用される。水平方向（Ｘ）導電部材３４、３５、３
６、３７は、垂直方向（Ｙ）導電部材３０、３１、３
２、３３と接続する。
【００３４】しかしながら、図２に示す構造は、２レベ
ルマルチチップモジュ−ルの構築には使用できない。な
ぜならば、メッシュ上に導入されたいかなる絶縁信号導
電体は、切断しないまでも、著しく、導電部材間の接続
を減少させるからである。
【００３５】図３に、良く知られた１層の電力と接地が
相互に組合わさった分配構造を示す。この構造におい
て、接地路は導電領域、すなわち導電体４１によって与
えられ、電力路は導電領域４２によって与えられる。こ
れらの種々の導電体によって、モヂュ−ル上のいづれの
点にも電力が分配可能となり、電力および接地導電体上
に含まれるパッドによってチップとの接続が可能とな
る。シェトラ−の文献に関連して記述したが、この構造
はすでにマルチチップモジュ−ルの構築に使用されてい
るが、長くて薄い導電体の寄生的抵抗およびインダクタ
ンスの故に、電気的分配特性が一般用途には好ましくな
い特性となっている。
【００３６】図４には、オフセットメッシュ平面５０
Ａ、あるいはその一部分を示した。導電領域５０、５
１、５２、５３の代表的なものは、厚さ２ミクロン、幅
１５ミクロン、中心間距離５０ミクロンである。全て、
これらは、薄膜マルチチップモジュ−ルの利点を有する
モヂュ−ルの代表的な寸法である。しかし、本発明は種
々の相互接続媒体に一般的に応用が可能であり、したが
って上記の寸法は一例を示す目的だけである。これらの
導電領域５０、５１、５２、５３は、第一の物理的金属
層上に搭載されている。
【００３７】導電領域５４、５５、５６、５７は、同様
な寸法であるが、第二の物理的金属層上に搭載されてい
る。導電体が相互に重なり合う全ての場所で、導電体同
士は孔によって接続される。たとえば孔５８の代表的な
ものは、第一および第二金属層を分離している厚さ５ミ
クロンの誘電層を貫通する直径１０ミクロンの孔であ
る。これらの孔は低アスペクト比を有するため、メシュ
内にほとんど寄生インダクタンスおよび抵抗をもたらさ
ず、それ以外の点では図２に示すメッシュ平面と電気的
には等価である。
【００３８】図２および図４のメッシュ平面の重要な位
相的相違は、図４に示すメッシュ平面の各層上の長い導
電体部分は、非常に多くの配線を撤去しない限りにおい
て、そのメッシュ全体の電気的特性を破壊することなし
に、除去可能な点である。たとえば、導電体５１、５
３、５５、５７を一つおきに、すなわち導電体５１、５
５を除去すると、ラインピッチは５０ミクロンから１０
０ミクロンに代わるが、依然としてオフセットメッシュ
平面である。寄生抵抗およびインダクタンスは２倍にな
るが、平面分配構造という本質は保持される。
【００３９】上記の特徴によって、設計段階において、
計算機援用設計（ＣＡＤ）システム内で、比較的散在す
る信号導電体を包含する場所を提供するため、電力分配
導電体（すなっわち電力および接地平面の導電体）の一
部分を除去することが可能である。メッシュピッチが、
電気的に、信号立上り時間の１／１０以下の伝達時間を
保持する限り、伝達線に対する影響を考慮する必要はな
く、本質的に、メッシュは電気的には固体の平面とみな
すことができる。また、そのかわりに、高性能電力分配
システムが不要な場合には、導電体をさらに大きな均等
ピッチで設置することも可能であり、信号路の場所をと
るため導電体の一部分を除去する必要もない。
【００４０】図５には、本発明の特徴の実施例である二
重オフセットメッシュ平面構造を示す。図示した構成に
おいて、二重オフセットメッシュ平面の各導電体を相互
に組み合わせることによって、電力および接地両ポテン
シャルの分配が可能である。図４のオフセットメッシュ
平面の各導電体を１００ミクロンピッチとすることによ
って、上記の組み合わせ導電体のための場所が確保でき
る。
【００４１】図５に示す構造において、導電体６４、６
６は第一金属層にあって接地を伝達し、一方、導電体６
５、６７は電力を伝達する。同様に、導電体６０、６２
は第二金属層にあって接地を伝達し、一方、導電体６
１、６３は電力を伝達する。孔６８のような孔は、各交
点において接地導電体を接続し、孔６９のような孔は電
力導電体を接続する。
【００４２】図５は、極めて小さい二重オフセットメッ
シュ平面か、あるいは二重オフセットメッシュ平面の極
めて小さい一部分の表示である。さらに、図５に示した
構造は、非常に大きく拡大が可能で、図示したパタ−ン
を電力分配システムの全領域まで連続可能である。図４
に示す単一オフセットメッシュ平面の場合、絶縁された
信号導電領域を第一および第二の各金属層の必要個所
に、設計段階で導入することが可能である。
【００４３】図５に関連して述べた電力分配システム
は、本出願人の米国特許第４、６７５、７１７号に記載
のとおり、離散型減結合コンデンサ−の設備を含まない
点が評価できる。その代り、現システムに必要な減結合
コンデンサ−は、離散型減結合コンデンサ−を基盤上に
形成されたパッドに半田付け、あるいは導電形エポキシ
接着剤で接着させることによって供給する。前記のツマ
ラの論文に記述されているように、最近の低インダクタ
ンスコンデンサ−製法の進歩によって、高周波領域まで
低電力分配インピ−ダンスを保持しながら、上記のこと
が実施可能である。
【００４４】図６は本発明の原理を実施したマルチチッ
プモジュ−ル構造の断面を示す。図６において、基盤７
０上にパタ−ン化されていない絶縁層７１を搭載する。
もし基盤７０自体が絶縁材料で構成されている場合に
は、パタ−ン化されていない絶縁層７１を省略すること
が可能である。
【００４５】絶縁層７１の上に第一金属層７２を形成す
る。第一金属層７２は、従来のマルチチップモジュ−ル
基盤形成に用いたものと同様な製造技術によって、パタ
−ン化する。図６に示す断面において、図の面に平行な
導電領域は層７２に搭載する。 誘電絶縁層７３を第一
金属層７２の上に析出させ、層７２を第二金属層７４か
ら絶縁するのに用いる。誘電絶縁層７３には、前述の理
由により、孔７９のような孔を設ける。
【００４６】また、パタ−ン化した第二金属層は、図６
の面に垂直に導電体を搭載し、パッド８０のごときパッ
ドを含み、チップ、受動構成要素、マルチチップモジュ
−ルパッケ−ジ、あるいは他の外的接続物との相互接続
に用いられる。
【００４７】層７４上には、他のもう一つの導電層を析
出させる。層７５は、接続パッドを露出するようにパタ
−ン化するが、しかし、それ以外では基盤を腐食あるい
は機械的損傷から保護する。層７５は、ある状況では省
略可能である。
【００４８】図示されている領域７６は、基盤に半導
体、あるいは他の構成要素を実装するために使用する、
エポキシ樹脂などの型取付け材料である。領域７７は、
型自体である。配線結合７８によって、型７７上の結合
パッドと基盤上の対応する部分とが接続される。
【００４９】図７は、二重オフセットメッシュ平面マル
チチップモジュ−ルの平面図である。図７によって、マ
ルチチップモジュ−ルの基盤とチップ、およびマルチチ
ップモジュ−ルパッケ−ジを接続するためのパッド内の
信号相互接続導電領域が、どのように設けられるかが、
明らかである。
【００５０】同図に示すごとく、接地メッシュは、第一
金属層のＸ導電体、たとえば導電体８２、第二金属層の
Ｙ導電体、たとえば導電体８０、および接地導電体の各
交点にある孔、たとえば孔８４から成る手段によって与
えられる。同様に、電力メッシュも、第一金属層のＸ導
電体、たとえば導電体８３、第二金属層のＹ導電体、た
とえば導電体８１、および接地導電体の各交点にある
孔、たとえば孔８５から成る手段によって与えられる。
【００５１】パッドは、チップあるいは外部との接続の
必要に応じて、二重オフセットメッシュ平面に挿入する
（すなわち、形成する）。配線結合を容易にするため、
全てのパッドは両金属層上において９０ミクロン平方で
あり、その角に４個の孔９２を有する。パッドと電力分
配メッシュとは幅１０ミクロンの保護バンドで分離す
る。
【００５２】絶縁された信号パッド８８は、連続保護バ
ンドとして使用可能である。接地パッド８６を作り出す
ため、パッドと交錯する全ての接地導電体を残留させ
る。電力パッドも、同様に、パッドと交錯する電力導電
体、たとえば導電体８１、８３、のみから構成される。
【００５３】第一金属レベル内のＸ方向信号導電体９
０、および第二金属レベル内のＹ方向信号導電体８９
は、普通の配線工が空いている配線路に線を挿入するの
と同様に、設計システムによって挿入される。そのよう
に挿入された各信号導電体部分は、電力分配メッシュか
ら絶縁のため保護バンドで周囲を取り巻かれる。そし
て、始めと終わりは、他の金属レベル内の直交する部分
に通じる孔９１か、あるいは絶縁された信号パッド８８
のいずれかとする。他の金属平面上の電力分配システム
と信号線を短絡させる他の全ての孔は、ＣＡＤシステム
で除去する。
【００５４】配線路へ配線を割り当てる従来のＣＡＤシ
ステムが用いているものと同様な配線規則が、信号導電
体路割当て過程において除去される電力メッシュ導電体
密度を限定するために使用できる。
【００５５】配線規則によって与えられる細かな配線ピ
ッチの故に、この例では、利用し得る信号配線の数を多
くすることが可能である。もし全ての第三の電力分配配
線を取り除き、信号配線の各一対間の電力および接地対
の配線を残し、基本の配線ピッチを２５ミクロンとする
と、利用出来る信号配線密度は、依然として基盤平方イ
ンチあたり配線６６７インチである。電力分配メッシュ
の第三の線のみを除去するということは極めて保守的で
あり、平方インチあたり１０００本の信号配線密度は、
今日の製造プロセスによれば容易に達成される。
【００５６】上記の原理に従って形成された信号導電体
は、一定のインピ−ダンス環境下に存在するということ
は特記されなければならない。なぜならば、全てのメッ
シュ導電体は交流を基本としており、メッシュ内の孔は
実用上の周波数では信号にとって無視し得るからであ
る。これらの配線の予想される特性インピ−ダンスは、
同じ誘電体寸法に対する細片線、あるいはマイクロ細片
環境のインピ−ダンスよりも高く、誘電層を薄く出来る
という点で好ましい。混線の可能性は、信号線間に介在
させた電力メッシュ導電体の絶縁特性によって、極めて
低い。
【００５７】本発明に関して、ここでは薄膜マルチチッ
プモジュ−ルへの応用を強調したが、本発明の原理は、
さらに、他の相互接続媒体、たとえば、プリント配線
板、セラミックマルチチップモジュ−ル、細線積層マル
チチップモジュ−ル、さらには半導体チップ自体にも応
用可能である。前述した特許請求の範囲は、そのような
他の変更を含めることを意図する。
【００５８】さらに、基盤の一面のみに全ての導電体を
設ける例を述べたが、本発明の原理は、もし二つの導電
層が基盤、ウエファ−、誘電膜、および他の絶縁媒体の
それぞれ反対側の面に形成され、それを通して相互接続
用孔を設けたとしても、同様に応用可能である。
【００５９】上記は本発明の好適な実施例に関するもの
であるが、本発明の原理及び範囲を逸脱することなし
に、当該分野の技術者は多くの変形、代替を考案するで
あろうことは、理解されなければならない。
【００６０】
【発明の効果】本発明によって、平行電力および接地平
面の特質である低インダクタンス電力分配、および光学
的リソグラフィ製造技術の特質である信号相互接続配線
の高配線密度の利点を失うことなしに、相互配線数を低
減した相互配線媒体が提供される。
【図面の簡単な説明】
【図１】従来技術に関わる４層のマルチチップモジュ−
ルの断面図である。
【図２】従来技術に関わるメッシュ平面のＸおよびＹ導
電体を示す平面図である。
【図３】金属層上の組合わさった電力および接地構造を
示す平面図である。
【図４】本発明の原理を実施したオフセットメッシュ平
面を示す平面図である。
【図５】二重オフセットメッシュ平面とするため、図４
に示す平面を二つ組み合わせた面を示す平面図である。
【図６】僅か二層の金属レベルに形成したマルチチップ
モジュ−ルの断面図である。
【図７】電力分配メッシュに織り込まれた信号図形と共
に、電力、接地、および半導体チップを相互接続するた
めに用いられる信号パッドを示すマルチチップモジュ−
ル基盤の平面図である。
【符号の説明】
１０ 基盤 １１ 接地層 １２ 絶縁層 １３ 電力分配層 １５ 信号層 ２０ 接地パッド ２１ 電力パッド ２２ 信号パッド ２４ 接地接続領域 ２６ 電力接続領域 ２７ 信号導電体 ３０ メッシュ平面 ５８ 孔
───────────────────────────────────────────────────── フロントページの続き (72)発明者 レナード ダブリユ シエイパー アメリカ合衆国 アーカンソー州 72703 フエイエツトビル エツジヒルドライブ 1235

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】電気的相互接続媒体において、 少なくとも第一および第二の相互接続層から成り、相互
    接続層のそれぞれは複数の平行導電性領域から成り、前
    記第二相互接続層の導電性領域は、第一相互接続層の導
    電性領域に対して直交して配位されており、 第一および第二の相互接続層の導電性領域は、少なくと
    も二つの導電性平面が本質的に各相互接続層と相互に組
    み合わされ、各導電性平面が両方の相互接続層上に表れ
    るように、また、さらに、選択された導電性領域は少な
    くとも一つの信号回路を形成するように二つの導電性平
    面から電気的に隔離が可能なように、電気的に相互に接
    続されていることを特徴とする電気的相互接続媒体。
  2. 【請求項２】ある与えられた導電性平面の導電性領域
    が、その与えられた導電性平面の導電性領域が相互に重
    なり合う全ての点で相互接続することを特徴とする請求
    項１記載の電気的相互接続媒体。
  3. 【請求項３】第一および第二の相互接続層が絶縁層によ
    って分離され、導電性領域が上記絶縁層を貫通して相互
    接続されていることを特徴とする請求項２記載の電気的
    相互接続媒体。
  4. 【請求項４】第一および第二の相互接続層が絶縁層によ
    って分離されていることを特徴とする請求項１記載の電
    気的相互接続媒体。
  5. 【請求項５】さらに、各導電性平面のためのパッドから
    なり、各パッドは各導電性平面の重なり合う導電性領域
    は相互接続し、他のいかなる導電性平面の相互に組み合
    わされた導電性領域からは絶縁される領域から成ること
    を特徴とする請求項１記載の電気的相互接続媒体。
  6. 【請求項６】さらに、第一層をその上に形成する基盤を
    有することを特徴とする請求項１記載の電気的相互接続
    媒体。
  7. 【請求項７】さらに、前記基盤がその上に前記第一相互
    接続層が形成される絶縁表面を有することを特徴とする
    請求項６記載の電気的相互接続媒体。
  8. 【請求項８】さらに、前記基盤がシリコンから成ること
    を特徴とする請求項６記載の電気的相互接続媒体。
  9. 【請求項９】前記媒体がマルチチップモジュ−ルである
    ことを特徴とする請求項１記載の電気的相互接続媒体。
  10. 【請求項１０】マルチチップモジュ−ルにおいて、 基盤、 前記基盤上に形成され、複数の平行導電性領域から成る
    第一相互接続層、 前記第一相互接続層上に形成された絶縁層、および前記
    絶縁層上に形成され、前記第一相互接続層上に形成され
    た導電性領域に対して直交して配位された複数の平行導
    電性領域を含む第二相互接続層から成り、前記第一およ
    び第二相互接続層の導電性領域は、少なくとも二つの異
    なる導電性平面が本質的に各相互接続層と相互に組み合
    わされ、各導電性平面が両方の相互接続層上に表れるよ
    うに、また、さらに、選択された導電性領域が少なくと
    も二つの導電性平面から電気的に絶縁が可能なように電
    気的に相互に接続されていることを特徴とするマルチチ
    ップモジュ−ル。
  11. 【請求項１１】前記基盤が半導体材料から作成され、基
    盤と第一相互接続層との間に絶縁層を有することを特徴
    とする請求項１０記載のマルチチップモジュ−ル。
  12. 【請求項１２】前記第二相互接続層は、少なくとも二つ
    の導電性平面と外的に連結するパッドを含み、各パッド
    は、与えられた一つの導電性平面の導電性領域と相互接
    続し、他の導電性平面の導電性領域とは絶縁される前記
    第二相互接続層上の領域から成ることを特徴とする請求
    項１０記載のマルチチップモジュ−ル。
  13. 【請求項１３】前記第一および第二相互接続層基盤が、
    絶縁層内にパタ−ン化されて設けられた孔を通して相互
    に接続していることを特徴とする請求項１０記載のマル
    チチップモジュ−ル。
  14. 【請求項１４】与えられた導電性平面の導電性領域が、
    その与えられた導電性平面の導電性領域が相互に重なり
    合う全ての点で相互接続することを特徴とする請求項１
    ０記載のマルチチップモジュ−ル。
  15. 【請求項１５】マルチチップモジュ−ルにおいて、 絶縁表面を有する基盤、 前記基盤上に搭載された第一および第二相互接続層、そ
    の各相互接続層は複数の平行導電性領域から成り、第二
    相互接続層の導電性領域は第一相互接続層の導電性領域
    に対して直交して配位されており、前記第一および第二
    相互接続層の導電性領域は、少なくとも二つの導電性平
    面が与えられるように、さらに、導電性平面は各相互接
    続層上に実質的に相互に組み合わされ、さらに各導電性
    平面が各相互接続層上に表れるように相互に接続してお
    り、 電気的構成要素に電源、接地、信号伝達線を接続するパ
    ッド、および前記パッド上に実装された複数の電気的構
    成要素から成ることを特徴とするマルチチップモジュ−
    ル。
  16. 【請求項１６】さらに前記第二相互接続層上に追加され
    た誘電絶縁層を有し、その追加された誘電絶縁層は孔を
    有し、その孔を通して前記パッドと電気的に接続可能な
    ることを特徴とする請求項１５記載のマルチチップモジ
    ュ−ル。
  17. 【請求項１７】基盤がシリコンから成ることを特徴とす
    る請求項１５記載のマルチチップモジュ−ル。
  18. 【請求項１８】基盤が、シリコン、セラミック、ガラ
    ス、アルミニウムからなるグル−プから選ばれた一つの
    材料から成ることを特徴とする請求項１５記載のマルチ
    チップモジュ−ル。
  19. 【請求項１９】絶縁層が重合体から成ることを特徴とす
    る請求項１６記載のマルチチップモジュ−ル。
  20. 【請求項２０】前記第一および第二相互接続層が、絶縁
    層内にパタ−ン化されて設けられた孔を通して相互に接
    続していることを特徴とする請求項１５記載のマルチチ
    ップモジュ−ル。
  21. 【請求項２１】与えられた導電性平面の導電性領域が、
    その与えられた導電性平面の導電性領域が相互に重なり
    合う全ての点で相互接続することを特徴とする請求項１
    ５記載のマルチチップモジュ−ル。
  22. 【請求項２２】マルチチップモジュ−ルの形成方法にお
    いて、 基盤を供給する工程、 前記基盤上に第一相互接続層を形成する工程、その第一
    相互接続層は複数の平行導電性領域から成る、 第一相互接続層を絶縁層で被覆する工程、 前記絶縁層内に導電性孔パタ−ンを形成する工程、さら
    に前記絶縁層上に第二相互接続層を形成する工程、その
    第二相互接続層は前記第一相互接続層の導電性領域に対
    して直交して配位された複数の導電性領域から成り、前
    記第一および第二相互接続層の導電性領域は、少なくと
    も二つの導電性平面が与えられるように、さらに、導電
    性平面は各相互接続層上で実質的に相互に組み合わさ
    れ、さらに各導電性平面が各相互接続層上に表れるよう
    に相互に接続する、各工程から成ることを特徴とするマ
    ルチチップモジュ−ルの形成方法。
  23. 【請求項２３】さらに、少なくとも一つの導電性領域を
    絶縁する工程、前記マルチチップモジュ−ル内の二点間
    に導電性平面から電気的に絶縁された信号回路を設ける
    工程を含むことを特徴とする請求項２２記載のマルチチ
    ップモジュ−ルの形成方法。
  24. 【請求項２４】さらに、前記第二相互接続層内に、導電
    性平面と外部の構成要素とを結合するための接続パッド
    を少なくとも二つ形成する工程を含むことを特徴とする
    請求項２２記載のマルチチップモジュ−ルの形成方法。
JP06054935A 1993-03-01 1994-03-01 マルチチップモジュール Expired - Fee Related JP3138383B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/024,616 1993-03-01
US08/024,616 US5410107A (en) 1993-03-01 1993-03-01 Multichip module

Publications (2)

Publication Number Publication Date
JPH0794666A true JPH0794666A (ja) 1995-04-07
JP3138383B2 JP3138383B2 (ja) 2001-02-26

Family

ID=21821522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06054935A Expired - Fee Related JP3138383B2 (ja) 1993-03-01 1994-03-01 マルチチップモジュール

Country Status (4)

Country Link
US (5) US5410107A (ja)
EP (2) EP0614220B1 (ja)
JP (1) JP3138383B2 (ja)
DE (1) DE69430829T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483714B1 (en) 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410107A (en) * 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
JPH088393A (ja) * 1994-06-23 1996-01-12 Fujitsu Ltd 半導体装置
WO1996041376A1 (en) * 1995-06-07 1996-12-19 International Business Machines Corporation Mesh planes for multilayer module
US6023408A (en) 1996-04-09 2000-02-08 The Board Of Trustees Of The University Of Arkansas Floating plate capacitor with extremely wide band low impedance
US5789807A (en) * 1996-10-15 1998-08-04 International Business Machines Corporation On-chip power distribution for improved decoupling
US6462976B1 (en) 1997-02-21 2002-10-08 University Of Arkansas Conversion of electrical energy from one form to another, and its management through multichip module structures
US7169272B2 (en) * 1997-04-30 2007-01-30 Board Of Trustees Of The University Of Arkansas Microfabricated recessed disk microelectrodes: characterization in static and convective solutions
US7144486B1 (en) 1997-04-30 2006-12-05 Board Of Trustees Of The University Of Arkansas Multilayer microcavity devices and methods
US6015955A (en) * 1997-06-20 2000-01-18 International Business Machines Corporation Reworkability solution for wirebound chips using high performance capacitor
US6707680B2 (en) 1998-10-22 2004-03-16 Board Of Trustees Of The University Of Arkansas Surface applied passives
CA2289239C (en) * 1998-11-23 2010-07-20 Micro Coating Technologies Formation of thin film capacitors
US6207522B1 (en) * 1998-11-23 2001-03-27 Microcoating Technologies Formation of thin film capacitors
TW430935B (en) * 1999-03-19 2001-04-21 Ind Tech Res Inst Frame type bonding pad structure having a low parasitic capacitance
US6303871B1 (en) * 1999-06-11 2001-10-16 Intel Corporation Degassing hole design for olga trace impedance
JP3562568B2 (ja) * 1999-07-16 2004-09-08 日本電気株式会社 多層配線基板
US6225687B1 (en) * 1999-09-02 2001-05-01 Intel Corporation Chip package with degassing holes
KR100308872B1 (ko) * 2000-02-23 2001-11-03 이상헌 다층 멀티칩 모듈
JP2001284783A (ja) * 2000-03-30 2001-10-12 Shinko Electric Ind Co Ltd 表面実装用基板及び表面実装構造
US6448639B1 (en) * 2000-09-18 2002-09-10 Advanced Semiconductor Engineering, Inc. Substrate having specific pad distribution
US7456028B2 (en) 2000-10-16 2008-11-25 Board Of Trustees Of The University Of Arkansas, N.A. Electrochemical method for detecting water born pathogens
US7348183B2 (en) * 2000-10-16 2008-03-25 Board Of Trustees Of The University Of Arkansas Self-contained microelectrochemical bioassay platforms and methods
US6887714B2 (en) 2000-10-16 2005-05-03 Board Of Trustees Of The University Of Arkansas, N.A. Microvolume immunoabsorbant assays with amplified electrochemical detection
TW483293B (en) * 2000-11-10 2002-04-11 Via Tech Inc Circuit daughter board and circuit board structure for stabilizing power source and strengthening grounding
US6545346B2 (en) * 2001-03-23 2003-04-08 Intel Corporation Integrated circuit package with a capacitor
EP1251530A3 (en) * 2001-04-16 2004-12-29 Shipley Company LLC Dielectric laminate for a capacitor
US6459049B1 (en) * 2001-06-20 2002-10-01 Lsi Logic Corporation High density signal routing
US6686819B2 (en) * 2002-02-01 2004-02-03 Intel Corporation Dual referenced microstrip
US6630628B2 (en) * 2002-02-07 2003-10-07 Agilent Technologies, Inc. High-performance laminate for integrated circuit interconnection
US6734472B2 (en) * 2002-04-25 2004-05-11 Synplicity, Inc. Power and ground shield mesh to remove both capacitive and inductive signal coupling effects of routing in integrated circuit device
US7073154B1 (en) * 2002-05-21 2006-07-04 Altera Corporation Apparatus and methods for interconnect zones and associated cells in integrated circuits
US6800939B2 (en) 2002-05-29 2004-10-05 The Board Of Trustees For The University Of Arkansas Apparatus and method for providing low-loss transmission lines in interconnected mesh plane systems
US7943436B2 (en) * 2002-07-29 2011-05-17 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices
US7739624B2 (en) * 2002-07-29 2010-06-15 Synopsys, Inc. Methods and apparatuses to generate a shielding mesh for integrated circuit devices
US7176383B2 (en) * 2003-12-22 2007-02-13 Endicott Interconnect Technologies, Inc. Printed circuit board with low cross-talk noise
US20040226735A1 (en) * 2003-05-12 2004-11-18 Ping Wu Method and apparatus for integrated noise decoupling
US20040238213A1 (en) * 2003-05-28 2004-12-02 Pitio Walter Michael Uniform impedance printed circuit board
US7138716B2 (en) * 2003-06-27 2006-11-21 Intel Corporation Addition of metal layers with signal reallocation to a microprocessor for increased frequency and lower power
US7096451B2 (en) * 2003-09-09 2006-08-22 International Business Machines Corporation Mesh plane generation and file storage
TW594965B (en) * 2003-09-10 2004-06-21 Goyatek Technology Inc Power supply layout structure of integrated circuit
US7202546B2 (en) * 2003-10-03 2007-04-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated circuit with copper interconnect and top level bonding/interconnect layer
US20050085007A1 (en) * 2003-10-20 2005-04-21 Chuong Vu Joining material stencil and method of use
US20050205292A1 (en) * 2004-03-18 2005-09-22 Etenna Corporation. Circuit and method for broadband switching noise suppression in multilayer printed circuit boards using localized lattice structures
US7741696B2 (en) * 2004-05-13 2010-06-22 St-Ericsson Sa Semiconductor integrated circuit including metal mesh structure
KR100655427B1 (ko) * 2004-07-14 2006-12-08 삼성전자주식회사 용이하게 변경할 수 있는 배선 구조체, 상기 배선구조체의 설계 및 변경 방법
US7262951B2 (en) * 2004-09-27 2007-08-28 Taiwan Semiconductor Manufacturing Co., Ltd. De-coupling capacitors produced by utilizing dummy conductive structures integrated circuits
DE102005012642A1 (de) * 2005-03-18 2006-10-05 Dirks, Christian, Prof. Energiespeicher zur Stützung der Versorgungsspannung einer integrierten Schaltung
KR20080024487A (ko) * 2005-05-31 2008-03-18 롱창 리 전자회로실험판
US7343581B2 (en) * 2005-06-27 2008-03-11 Tela Innovations, Inc. Methods for creating primitive constructed standard cells
US20070033562A1 (en) * 2005-08-05 2007-02-08 International Business Machines Corporation Integrated circuit power distribution layout with sliding grids
US7335536B2 (en) * 2005-09-01 2008-02-26 Texas Instruments Incorporated Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
US20070107932A1 (en) * 2005-11-09 2007-05-17 Jauniskis Linas A Moisture resistant chip package
US7327030B2 (en) * 2005-12-16 2008-02-05 Atmel Corporation Apparatus and method incorporating discrete passive components in an electronic package
US7590968B1 (en) 2006-03-01 2009-09-15 Tela Innovations, Inc. Methods for risk-informed chip layout generation
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US7932545B2 (en) 2006-03-09 2011-04-26 Tela Innovations, Inc. Semiconductor device and associated layouts including gate electrode level region having arrangement of six linear conductive segments with side-to-side spacing less than 360 nanometers
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US9009641B2 (en) 2006-03-09 2015-04-14 Tela Innovations, Inc. Circuits with linear finfet structures
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8225239B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining and utilizing sub-resolution features in linear topology
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US8225261B2 (en) 2006-03-09 2012-07-17 Tela Innovations, Inc. Methods for defining contact grid in dynamic array architecture
US8247846B2 (en) 2006-03-09 2012-08-21 Tela Innovations, Inc. Oversized contacts and vias in semiconductor chip defined by linearly constrained topology
US7908578B2 (en) * 2007-08-02 2011-03-15 Tela Innovations, Inc. Methods for designing semiconductor device with dynamic array section
US8245180B2 (en) 2006-03-09 2012-08-14 Tela Innovations, Inc. Methods for defining and using co-optimized nanopatterns for integrated circuit design and apparatus implementing same
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US7943967B2 (en) 2006-03-09 2011-05-17 Tela Innovations, Inc. Semiconductor device and associated layouts including diffusion contact placement restriction based on relation to linear conductive segments
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US9035359B2 (en) 2006-03-09 2015-05-19 Tela Innovations, Inc. Semiconductor chip including region including linear-shaped conductive structures forming gate electrodes and having electrical connection areas arranged relative to inner region between transistors of different types and associated methods
US7577049B1 (en) 2006-08-08 2009-08-18 Tela Innovations, Inc. Speculative sense enable tuning apparatus and associated methods
US7465882B2 (en) * 2006-12-13 2008-12-16 International Business Machines Corporation Ceramic substrate grid structure for the creation of virtual coax arrangement
US7979829B2 (en) * 2007-02-20 2011-07-12 Tela Innovations, Inc. Integrated circuit cell library with cell-level process compensation technique (PCT) application and associated methods
US8286107B2 (en) 2007-02-20 2012-10-09 Tela Innovations, Inc. Methods and systems for process compensation technique acceleration
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
JP5410664B2 (ja) * 2007-09-04 2014-02-05 寛治 大塚 半導体集積回路パッケージ、プリント配線板、半導体装置および電源供給配線構造
JP2009064909A (ja) * 2007-09-05 2009-03-26 Alps Electric Co Ltd 多層セラミック配線板およびその製造方法
US7834466B2 (en) * 2007-12-17 2010-11-16 Freescale Semiconductor, Inc. Semiconductor die with die pad pattern
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
CN201230402Y (zh) * 2008-07-03 2009-04-29 鸿富锦精密工业（深圳）有限公司 印刷电路板
KR101761530B1 (ko) 2008-07-16 2017-07-25 텔라 이노베이션스, 인코포레이티드 동적 어레이 아키텍쳐에서의 셀 페이징과 배치를 위한 방법 및 그 구현
US9122832B2 (en) 2008-08-01 2015-09-01 Tela Innovations, Inc. Methods for controlling microloading variation in semiconductor wafer layout and fabrication
KR101609597B1 (ko) * 2009-02-16 2016-04-07 삼성디스플레이 주식회사 회로기판 및 이를 갖는 표시패널 어셈블리
US8011950B2 (en) * 2009-02-18 2011-09-06 Cinch Connectors, Inc. Electrical connector
CN101902874A (zh) * 2009-05-27 2010-12-01 鸿富锦精密工业（深圳）有限公司 多层印刷电路板
US8247906B2 (en) * 2009-07-06 2012-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Supplying power to integrated circuits using a grid matrix formed of through-silicon vias
US8288657B2 (en) * 2009-10-12 2012-10-16 International Business Machines Corporation Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US8339803B2 (en) * 2009-12-04 2012-12-25 International Business Machine Corporation High-speed ceramic modules with hybrid referencing scheme for improved performance and reduced cost
US8368226B2 (en) 2009-12-23 2013-02-05 Oracle International Corporation Die power structure
US8269333B2 (en) * 2009-12-23 2012-09-18 Oracle America, Inc. Combined power mesh transition and signal overpass/underpass
JP5634822B2 (ja) * 2010-10-20 2014-12-03 矢崎総業株式会社 電気接続箱
JP5634823B2 (ja) * 2010-10-20 2014-12-03 矢崎総業株式会社 メタルコア基板、それを備えた電気接続箱
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
US8927879B2 (en) 2010-11-22 2015-01-06 International Business Machines Corporation Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures
US8791371B2 (en) 2011-11-28 2014-07-29 International Business Machines Corporation Mesh planes with alternating spaces for multi-layered ceramic packages
JP2013229470A (ja) * 2012-04-26 2013-11-07 Ps4 Luxco S A R L 半導体装置及びそのレイアウト方法
KR20150064445A (ko) * 2013-12-03 2015-06-11 삼성전기주식회사 반도체 패키지용 코어리스 기판 및 그 제조 방법, 이를 이용한 반도체 패키지 제조 방법
USD821337S1 (en) * 2015-01-20 2018-06-26 Modus Test Automation, Llc. Contact field for a printed circuit board
USD821338S1 (en) * 2015-01-20 2018-06-26 Modus Test Automation, Llc. Contact fields for a printed circuit board
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
JP7422542B2 (ja) * 2016-12-15 2024-01-26 サン・ディエゴ・ステート・ユニバーシティ・リサーチ・ファンデーション 局在的配電ネットワーク設計のための重なり合わない電源／グランドプレーン
US11071197B2 (en) 2018-09-21 2021-07-20 International Business Machines Corporation Multilayer ceramic electronic package with modulated mesh topology and alternating rods
JP2022017605A (ja) * 2018-10-25 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器
US10825715B2 (en) 2018-11-08 2020-11-03 Silicon Space Technologies Corporation Structures for improving radiation hardness and eliminating latch-up in integrated circuits
KR102601866B1 (ko) * 2019-01-16 2023-11-15 에스케이하이닉스 주식회사 반도체 장치
US12593738B2 (en) * 2022-03-31 2026-03-31 Texas Instruments Incorporated Flip chip package for semiconductor devices

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61170470A (ja) * 1985-01-18 1986-08-01 陳　森義 揮散速度調整可能な芳香剤等充填袋
JPS63129655A (ja) * 1986-11-12 1988-06-02 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 集積回路実装構造体
JPH0196953A (ja) * 1987-09-25 1989-04-14 Internatl Business Mach Corp <Ibm> 配線構造体
JPH05343601A (ja) * 1992-02-03 1993-12-24 Ncr Internatl Inc 集積回路の接続システム
JPH06295977A (ja) * 1992-10-02 1994-10-21 Internatl Business Mach Corp <Ibm> 電子パッケージにおける電力及び信号の配線

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2870400A (en) 1955-02-11 1959-01-20 Cleveland Patents Inc Tube tester
US3033914A (en) 1960-04-20 1962-05-08 Gen Electric Printed circuit boards
JPS5144871B2 (ja) * 1971-09-25 1976-12-01
DE2611871A1 (de) 1975-03-26 1976-10-07 Honeywell Inf Systems Elektrische schaltungsbaugruppe in mehrschichtbauweise und verfahren zu deren herstellung
US4330684A (en) 1977-12-27 1982-05-18 Hayward C Michael Matrix board
US4522449A (en) 1979-08-07 1985-06-11 Hayward C Michael Matrix board
DE2940593A1 (de) 1979-10-06 1981-04-16 Ibm Deutschland Gmbh, 7000 Stuttgart Mehrlagen-modul mit konstantem wellenwiderstand
US4363930A (en) 1980-02-04 1982-12-14 Amp Incorporated Circuit path conductors in plural planes
JPS6022396A (ja) * 1983-07-19 1985-02-04 日本電気株式会社 回路基板
US4675717A (en) * 1984-10-09 1987-06-23 American Telephone And Telegraph Company, At&T Bell Laboratories Water-scale-integrated assembly
US4703288A (en) 1985-04-03 1987-10-27 American Telephone And Telegraph Company, At&T Bell Laboratories Interconnection lines for wafer-scale-integrated assemblies
JPS6276544A (ja) 1985-09-28 1987-04-08 Fujitsu Ltd 集積回路
US4866507A (en) * 1986-05-19 1989-09-12 International Business Machines Corporation Module for packaging semiconductor integrated circuit chips on a base substrate
JPH0716116B2 (ja) 1986-10-24 1995-02-22 株式会社東芝 電子装置
US4855537A (en) * 1987-09-25 1989-08-08 Kabushiki Kaisha Toshiba Wiring substrate having mesh-shaped earth line
US5165166A (en) * 1987-09-29 1992-11-24 Microelectronics And Computer Technology Corporation Method of making a customizable circuitry
US4956749A (en) * 1987-11-20 1990-09-11 Hewlett-Packard Company Interconnect structure for integrated circuits
US4859806A (en) * 1988-05-17 1989-08-22 Microelectronics And Computer Technology Corporation Discretionary interconnect
US4927983A (en) * 1988-12-16 1990-05-22 International Business Machines Corporation Circuit board
US4899439A (en) * 1989-06-15 1990-02-13 Microelectronics And Computer Technology Corporation Method of fabricating a high density electrical interconnect
JPH0770837B2 (ja) 1992-05-20 1995-07-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層配線を有する電子パッケージ基板及び方法
US5272600A (en) * 1992-09-02 1993-12-21 Microelectronics And Computer Technology Corporation Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5315485A (en) 1992-09-29 1994-05-24 Mcnc Variable size capture pads for multilayer ceramic substrates and connectors therefor
CA2154156C (en) * 1993-02-02 2005-04-26 Edward D. Suski A circuit board arrangement including shielding grids, and constructing thereof
US5410107A (en) * 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
US5585602A (en) 1995-01-09 1996-12-17 Massachusetts Institute Of Technology Structure for providing conductive paths
JP3113153B2 (ja) 1994-07-26 2000-11-27 株式会社東芝 多層配線構造の半導体装置
US5764489A (en) 1996-07-18 1998-06-09 Compaq Computer Corporation Apparatus for controlling the impedance of high speed signals on a printed circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61170470A (ja) * 1985-01-18 1986-08-01 陳　森義 揮散速度調整可能な芳香剤等充填袋
JPS63129655A (ja) * 1986-11-12 1988-06-02 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 集積回路実装構造体
JPH0196953A (ja) * 1987-09-25 1989-04-14 Internatl Business Mach Corp <Ibm> 配線構造体
JPH05343601A (ja) * 1992-02-03 1993-12-24 Ncr Internatl Inc 集積回路の接続システム
JPH06295977A (ja) * 1992-10-02 1994-10-21 Internatl Business Mach Corp <Ibm> 電子パッケージにおける電力及び信号の配線

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6483714B1 (en) 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board

Also Published As

Publication number Publication date
US6388200B2 (en) 2002-05-14
EP1052696A2 (en) 2000-11-15
EP0614220A3 (en) 1995-03-01
EP1052696A3 (en) 2001-05-02
US20010047588A1 (en) 2001-12-06
US6297460B1 (en) 2001-10-02
US5410107A (en) 1995-04-25
EP0614220A2 (en) 1994-09-07
DE69430829D1 (de) 2002-07-25
DE69430829T2 (de) 2002-10-10
US20010013422A1 (en) 2001-08-16
EP0614220B1 (en) 2002-06-19
US6255600B1 (en) 2001-07-03
JP3138383B2 (ja) 2001-02-26

Similar Documents

Publication Publication Date Title
JP3138383B2 (ja) マルチチップモジュール
US12274079B2 (en) Deep trench capacitors embedded in package substrate
US5272600A (en) Electrical interconnect device with interwoven power and ground lines and capacitive vias
US5935687A (en) Three dimensional package and architecture for high performance computer
US6242279B1 (en) High density wire bond BGA
JP3326858B2 (ja) 半導体チップに対する３ｄカプセル封じの方法および装置
US20010001292A1 (en) Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
US5654221A (en) Method for forming semiconductor chip and electronic module with integrated surface interconnects/components
US7078792B2 (en) Universal interconnect die
JPH06181283A (ja) 多チップモジュールのための架橋式プログラミングの方法
JPH022699A (ja) 高密度ハイブリッド集積回路
JP3171172B2 (ja) 混成集積回路
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
US5914533A (en) Multilayer module with thinfilm redistribution area
US7193297B2 (en) Semiconductor device, method for manufacturing the same, circuit substrate and electronic device
JPH09283693A (ja) 高周波半導体装置
JPH05335475A (ja) 回路チップ実装装置
JPH02144938A (ja) 半導体装置
Schaper Multichip module and method of forming same
JPS63155754A (ja) 配線基板
JPS61168936A (ja) 配線
JP2003347495A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees