JPH0629646A - ハイブリッド集積回路 - Google Patents
ハイブリッド集積回路Info
- Publication number
- JPH0629646A JPH0629646A JP4182690A JP18269092A JPH0629646A JP H0629646 A JPH0629646 A JP H0629646A JP 4182690 A JP4182690 A JP 4182690A JP 18269092 A JP18269092 A JP 18269092A JP H0629646 A JPH0629646 A JP H0629646A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film pattern
- integrated circuit
- hybrid integrated
- bonding wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 薄膜パターンを流れる許容電流値を大きくす
る。 【構成】 セラミック基板１の表面には、電気配線用の
薄膜パターン２ａが設けられている。また、薄膜パター
ン２ａ上には、１本のボンディングワイヤ２ｂが、薄膜
パターン２ａの長さ方向に、波状に変形させられること
により、それぞれのボンディングワイヤ２ｂの両端を含
む複数の部分において、薄膜パターン２ａと接触するよ
うに設けられている。
る。 【構成】 セラミック基板１の表面には、電気配線用の
薄膜パターン２ａが設けられている。また、薄膜パター
ン２ａ上には、１本のボンディングワイヤ２ｂが、薄膜
パターン２ａの長さ方向に、波状に変形させられること
により、それぞれのボンディングワイヤ２ｂの両端を含
む複数の部分において、薄膜パターン２ａと接触するよ
うに設けられている。
Description
【０００１】
【産業上の利用分野】本発明は、パワー素子および電子
制御回路を構成するための小信号用電子部品を搭載した
ハイブリッド集積回路（ハイブリッドＩＣ）に関する。
制御回路を構成するための小信号用電子部品を搭載した
ハイブリッド集積回路（ハイブリッドＩＣ）に関する。
【０００２】
【従来の技術】図２は、セラミック基板１の表面に従来
の薄膜パターン２ａが設けられた絶縁基板３の構造断面
図である。この図において、薄膜パターン２ａは、厚さ
数十μｍのアルミまたは金などの金属薄膜によって構成
されている。
の薄膜パターン２ａが設けられた絶縁基板３の構造断面
図である。この図において、薄膜パターン２ａは、厚さ
数十μｍのアルミまたは金などの金属薄膜によって構成
されている。
【０００３】
【発明が解決しようとする課題】ところで、上述した従
来の薄膜パターン２ａにおいては、その厚さが非常に薄
く、電気的抵抗が大きいため、この薄膜パターン２ａが
設けられた基板３にパワー素子等を搭載し、ハイブリッ
ドＩＣを構成した場合、薄膜パターン２ａに十分な電流
を流すことができないという問題があった。この発明
は、上述した事情に鑑みてなされたもので、大電流を流
すことが可能な薄膜パターンを有するハイブリッドＩＣ
を提供することを目的とする。
来の薄膜パターン２ａにおいては、その厚さが非常に薄
く、電気的抵抗が大きいため、この薄膜パターン２ａが
設けられた基板３にパワー素子等を搭載し、ハイブリッ
ドＩＣを構成した場合、薄膜パターン２ａに十分な電流
を流すことができないという問題があった。この発明
は、上述した事情に鑑みてなされたもので、大電流を流
すことが可能な薄膜パターンを有するハイブリッドＩＣ
を提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明は、上述した問題
点を解決するために、誘電体基板の表面に電子部品およ
び電気配線用の薄膜パターンを形成したハイブリッド集
積回路において、該薄膜パターン上に、少なくとも１本
のワイヤが、前記薄膜パターンの長さ方向に、波状に変
形させられることにより、それぞれの前記ワイヤの両端
を含む複数の部分において、前記薄膜パターンと接触す
るように設けられていることを特徴とする。
点を解決するために、誘電体基板の表面に電子部品およ
び電気配線用の薄膜パターンを形成したハイブリッド集
積回路において、該薄膜パターン上に、少なくとも１本
のワイヤが、前記薄膜パターンの長さ方向に、波状に変
形させられることにより、それぞれの前記ワイヤの両端
を含む複数の部分において、前記薄膜パターンと接触す
るように設けられていることを特徴とする。
【０００５】
【作用】上記ハイブリッド集積回路によれば、ワイヤが
複数の部分で薄膜パターンと接触しているため、薄膜パ
ターンの一端に供給された電流は、薄膜パターンの他端
へ向かって、ワイヤと薄膜パターンとを同時に流れる。
これにより、従来より大きな電流を流すことが可能にな
る。
複数の部分で薄膜パターンと接触しているため、薄膜パ
ターンの一端に供給された電流は、薄膜パターンの他端
へ向かって、ワイヤと薄膜パターンとを同時に流れる。
これにより、従来より大きな電流を流すことが可能にな
る。
【０００６】
【実施例】以下、図を参照して、本発明の実施例につい
て説明する。図１は、セラミック基板１の表面に、本発
明の一実施例によるハイブリッド集積回路２が設けられ
た絶縁基板の構造断面図である。この図において、上述
の図２に示す各部と対応する部分には同一の符号を付け
て、その説明を省略する。
て説明する。図１は、セラミック基板１の表面に、本発
明の一実施例によるハイブリッド集積回路２が設けられ
た絶縁基板の構造断面図である。この図において、上述
の図２に示す各部と対応する部分には同一の符号を付け
て、その説明を省略する。
【０００７】図１に示すように、セラミック基板１の表
面には、従来例と同様に、厚さ数十μｍのアルミまたは
金などの金属薄膜による薄膜パターン２ａが設けられて
いる。また、薄膜パターン２ａ上には、薄膜パターン２
ａの長さ方向に沿って、１本のアルミ（Ａｌ＋１％Ｓ
ｉ）のボンディングワイヤ２ｂが取り付けられている。
この場合、ボンディングワイヤ２ｂは、２〜６ｍｍ間隔
で薄膜パターン２ａと接合されている。
面には、従来例と同様に、厚さ数十μｍのアルミまたは
金などの金属薄膜による薄膜パターン２ａが設けられて
いる。また、薄膜パターン２ａ上には、薄膜パターン２
ａの長さ方向に沿って、１本のアルミ（Ａｌ＋１％Ｓ
ｉ）のボンディングワイヤ２ｂが取り付けられている。
この場合、ボンディングワイヤ２ｂは、２〜６ｍｍ間隔
で薄膜パターン２ａと接合されている。
【０００８】ボンディングワイヤ２ｂと薄膜パターン２
ａとを接合させる方法としては、超音波ボンダを用いた
ウェッジボンディングがある。この方法は、加工具とし
てウェッジを用いるものであり、まず、ボンディングワ
イヤ２ｂの端部をウェッジの角で薄膜パターン２ａに押
しつけ、塑性変形をさせて接合させる。次に、ウェッジ
を２〜６ｍｍ移動させ、同様の方法で、ボンディングワ
イヤ２ｂと薄膜パターン２ａとを接合させる。この動作
を薄膜パターン２ａの長さ方向に繰り返し、最後にボン
ディングワイヤ２ｂを切断して、この作業を終了する。
ａとを接合させる方法としては、超音波ボンダを用いた
ウェッジボンディングがある。この方法は、加工具とし
てウェッジを用いるものであり、まず、ボンディングワ
イヤ２ｂの端部をウェッジの角で薄膜パターン２ａに押
しつけ、塑性変形をさせて接合させる。次に、ウェッジ
を２〜６ｍｍ移動させ、同様の方法で、ボンディングワ
イヤ２ｂと薄膜パターン２ａとを接合させる。この動作
を薄膜パターン２ａの長さ方向に繰り返し、最後にボン
ディングワイヤ２ｂを切断して、この作業を終了する。
【０００９】
【発明の効果】以上説明したように、この発明によれ
ば、薄膜パターン上にボンディングワイヤを設けたこと
によって、ボンディングワイヤを含む薄膜パターンの電
気抵抗が小さくなった。そのため、このボンディングワ
イヤ付きの薄膜パターンには、より大きな電流を流すこ
とが可能である。例えば、このボンディングワイヤ付き
の薄膜パターンが設けられた絶縁基板は、数アンペア程
度のスイッチング素子等のパワー素子を搭載したハイブ
リッドＩＣに用いることができる。
ば、薄膜パターン上にボンディングワイヤを設けたこと
によって、ボンディングワイヤを含む薄膜パターンの電
気抵抗が小さくなった。そのため、このボンディングワ
イヤ付きの薄膜パターンには、より大きな電流を流すこ
とが可能である。例えば、このボンディングワイヤ付き
の薄膜パターンが設けられた絶縁基板は、数アンペア程
度のスイッチング素子等のパワー素子を搭載したハイブ
リッドＩＣに用いることができる。
【図１】本発明の一実施例によるハイブリッド集積回路
の構造を示す構造断面図である。
の構造を示す構造断面図である。
【図２】従来の薄膜パターンの構造を示す構造断面図で
ある。
ある。
１ セラミック基板 ２ａ 薄膜パターン ２ｂ ボンディングワイヤ ４ 絶縁基板
Claims (1)
- 【請求項１】 誘電体基板の表面に電子部品および電気
配線用の薄膜パターンを形成したハイブリッド集積回路
において、 該薄膜パターン上に、少なくとも１本のワイヤが、前記
薄膜パターンの長さ方向に、波状に変形させられること
により、それぞれの前記ワイヤの両端を含む複数の部分
において、前記薄膜パターンと接触するように設けられ
ていることを特徴とするハイブリッド集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182690A JPH0629646A (ja) | 1992-07-09 | 1992-07-09 | ハイブリッド集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182690A JPH0629646A (ja) | 1992-07-09 | 1992-07-09 | ハイブリッド集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629646A true JPH0629646A (ja) | 1994-02-04 |
Family
ID=16122735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4182690A Withdrawn JPH0629646A (ja) | 1992-07-09 | 1992-07-09 | ハイブリッド集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629646A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021002132A1 (ja) * | 2019-07-03 | 2021-01-07 | 富士電機株式会社 | 半導体モジュールの回路構造 |
| JPWO2023233936A1 (ja) * | 2022-06-01 | 2023-12-07 |
-
1992
- 1992-07-09 JP JP4182690A patent/JPH0629646A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021002132A1 (ja) * | 2019-07-03 | 2021-01-07 | 富士電機株式会社 | 半導体モジュールの回路構造 |
| CN113228265A (zh) * | 2019-07-03 | 2021-08-06 | 富士电机株式会社 | 半导体组件的电路构造 |
| JPWO2021002132A1 (ja) * | 2019-07-03 | 2021-11-04 | 富士電機株式会社 | 半導体モジュールの回路構造 |
| US11923266B2 (en) | 2019-07-03 | 2024-03-05 | Fuji Electric Co., Ltd. | Semiconductor module circuit structure |
| JPWO2023233936A1 (ja) * | 2022-06-01 | 2023-12-07 | ||
| WO2023233936A1 (ja) * | 2022-06-01 | 2023-12-07 | 富士電機株式会社 | 半導体モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0563020B2 (ja) | ||
| JPH0636852A (ja) | プリント配線板への端子の接続法 | |
| JPH0158864B2 (ja) | ||
| JPH0629646A (ja) | ハイブリッド集積回路 | |
| EP0723293B1 (en) | Semiconductor device with a heat sink and method of producing the heat sink | |
| JP2619159B2 (ja) | 電子装置 | |
| JPH104167A (ja) | 半導体装置 | |
| JPH01220494A (ja) | 多層配線基板 | |
| JPS63284831A (ja) | 混成集積回路の製造方法 | |
| JPH06216505A (ja) | プリント配線板への端子の接続方法 | |
| JPH065769A (ja) | 積層構造のフィルム基材およびこれを用いた電子回路素子搭載用リードフレーム | |
| US7601560B2 (en) | Method for producing an electronic circuit | |
| US20030052416A1 (en) | Thick film circuit connection | |
| JPH07201928A (ja) | フィルムキャリア及び半導体装置 | |
| JP2669478B2 (ja) | プリント配線板への端子の接続法 | |
| JPH06260538A (ja) | 半導体装置 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JPH05283473A (ja) | フィルムキャリア半導体装置とその製造方法 | |
| JPS5847709Y2 (ja) | 樹脂封止形半導体素子 | |
| JP2699284B2 (ja) | 基板の接合方法 | |
| JPS6341054A (ja) | 混成集積回路の接着方法 | |
| JPH07321142A (ja) | 半導体装置及びその製造方法 | |
| JPH06216504A (ja) | プリント配線板への端子の接続方法 | |
| JPH05251620A (ja) | 半導体装置 | |
| JPH05218280A (ja) | リードフレームおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |