JPH0629663A - Method for manufacturing multilayer circuit board - Google Patents

Method for manufacturing multilayer circuit board

Info

Publication number
JPH0629663A
JPH0629663A JP18247892A JP18247892A JPH0629663A JP H0629663 A JPH0629663 A JP H0629663A JP 18247892 A JP18247892 A JP 18247892A JP 18247892 A JP18247892 A JP 18247892A JP H0629663 A JPH0629663 A JP H0629663A
Authority
JP
Japan
Prior art keywords
circuit board
holes
hole
forming
prepreg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18247892A
Other languages
Japanese (ja)
Inventor
Toshiji Shimamoto
敏次 島本
Junichi Ito
順一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP18247892A priority Critical patent/JPH0629663A/en
Publication of JPH0629663A publication Critical patent/JPH0629663A/en
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】バイヤホールを形成後、単位回路基板をプリプ
レグを介して積層し、該多層基板にスルーホールを形成
する際、上記単位回路基板に高精度な配線パターンの形
成を可能とした多層回路基板の製造方法を提供する。 【構成】プリプレグを介して単位回路基板が積層された
多層基板の製造するに際し、両面に導電層2を有し、且
つバイヤホール形成用の貫通孔3を有する絶縁基板1の
プリプレグを介して積層される面に配線パターン6を形
成すると共に、該バイヤホール形成用の貫通孔3に硬化
性導電物質4を充填、硬化させて両面の導電層を電気的
に接続して単位回路基板5を得た後、該単位回路基板5
をプリプレグ7を介して積層し、次いで、該積層体9に
スルーホール用貫通孔8を設け、導電層及びスルーホー
ル用貫通孔にメッキ10を施した後、配線パターン11
を形成するすることを特徴とする多層回路基板の製造方
法である。
(57) [Abstract] [Purpose] After forming a via hole, stacking unit circuit boards through a prepreg and forming a through hole in the multilayer board, formation of a highly accurate wiring pattern on the unit circuit board. Provided is a method for manufacturing a multi-layer circuit board which is made possible. When manufacturing a multi-layer substrate in which unit circuit boards are laminated via prepreg, an insulating substrate 1 having conductive layers 2 on both sides and having through holes 3 for forming a via hole is laminated via a prepreg. The wiring pattern 6 is formed on the surface to be formed, and the through hole 3 for forming the via hole is filled with the curable conductive material 4 and cured to electrically connect the conductive layers on both sides to obtain the unit circuit board 5. After that, the unit circuit board 5
Are laminated via the prepreg 7, then through holes 8 for through holes are provided in the laminated body 9, plating 10 is applied to the conductive layer and the through holes for through holes, and then the wiring pattern 11 is formed.
Is a method of manufacturing a multilayer circuit board.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、多層回路基板の新規な
製造方法に関する。詳しくは、バイヤホールを形成後、
単位回路基板をプリプレグを介して積層し、該多層基板
にスルーホールを形成する際、上記単位回路基板に高精
度な配線パターンの形成を可能とした多層回路基板の製
造方法である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a novel method for manufacturing a multilayer circuit board. For details, after forming the via hole,
A method for manufacturing a multilayer circuit board, which enables formation of a highly accurate wiring pattern on the unit circuit board when the unit circuit boards are laminated via a prepreg and a through hole is formed in the multilayer circuit board.

【0002】[0002]

【従来の技術】従来、バイヤホールを有する単位回路基
板をプリプレグを介して積層することによって形成され
る、所謂インタースティシャルバイアホールを有する多
層回路基板の製造方法として、両面に導電層を有する絶
縁基板にドリリングによりバイヤホール形成用の貫通孔
を設け、該貫通孔に化学メッキ・電気メッキを施した
後、プリプレグを介して積層される面の導電層に配線パ
ターンを形成し、該単位回路基板をプリプレグを介して
積層した後、該積層体にスルーホール用貫通孔を設け、
再度化学メッキ・電気メッキを施し、次に、最外層に配
線パターンを形成することにより一般に製造されてい
る。
2. Description of the Related Art Conventionally, as a method for manufacturing a multi-layer circuit board having so-called interstitial via holes, which is formed by laminating unit circuit boards having via holes via prepregs, insulation having conductive layers on both sides A through hole for forming a via hole is provided on the substrate by drilling, the through hole is subjected to chemical plating / electroplating, and then a wiring pattern is formed on a conductive layer on a surface to be laminated via a prepreg, and the unit circuit board is formed. After laminating through the prepreg, through holes for through holes are provided in the laminated body,
It is generally manufactured by performing chemical plating / electroplating again and then forming a wiring pattern on the outermost layer.

【0003】[0003]

【発明が解決しようとする問題点】ところが、上記方法
によって得られたインタースティシャルバイアホールを
有する多層回路基板は、バイヤホールの形成、スルーホ
ールの形成において化学メッキ・電気メッキを繰り返し
行う必要がある。上記方法において、スルーホール信頼
性を確保するためには、1回のメッキ厚が25μm以上
となり、そのため、何度もメッキ処理が行われる最外層
のメッキ厚は50μmを超え、該層においては、高精度
で配線パターンの形成を行うことが困難となるという問
題を有する。かかる問題を解決するために、1回のメッ
キを通常より薄く行い、パターニングを容易にする方法
も提案されているが、かかる方法で得られた多層回路基
板は、熱衝撃等の環境変化に対し、スルーホールの接続
信頼性に乏しいのが現状である。
However, in the multilayer circuit board having the interstitial via hole obtained by the above method, it is necessary to repeatedly perform chemical plating / electroplating in forming a via hole and forming a through hole. is there. In the above method, in order to ensure the reliability of the through hole, the plating thickness of one time is 25 μm or more, so that the plating thickness of the outermost layer, which is subjected to the plating treatment many times, exceeds 50 μm, and in this layer, There is a problem that it is difficult to form a wiring pattern with high accuracy. In order to solve such a problem, a method has been proposed in which plating is performed one time thinner than usual to facilitate patterning. However, the multilayer circuit board obtained by such a method is resistant to environmental changes such as thermal shock. Currently, the connection reliability of through holes is poor.

【0004】[0004]

【課題を解決するための手段】本発明者らは、上記の問
題に鑑み、最外層のメッキ厚を厚くすること無く信頼性
の高い多層回路基板を製造方法を開発すべく鋭意研究を
重ねた。その結果、貫通孔に硬化性導電物質を充填、硬
化させて電気的に表裏の導電層を接続させた単位基板を
プリプレグを介して積層することにより、多層回路基板
の最外層となる導電層の厚みを増すことなく、該層にお
いても、ファインパターンの形成を容易にすることがで
き、しかも信頼性の高いインタースティシャルバイアホ
ールを有する多層回路基板が形成できることを見い出
し、本発明を完成するに至った。
In view of the above problems, the present inventors have made earnest studies to develop a method for manufacturing a highly reliable multilayer circuit board without increasing the plating thickness of the outermost layer. . As a result, the through holes are filled with a curable conductive material, and the unit boards in which the conductive layers on the front and back sides are electrically connected by curing are laminated through the prepreg, thereby forming the outermost conductive layer of the multilayer circuit board. It was found that a fine pattern can be easily formed in the layer without increasing the thickness and a multilayer circuit board having highly reliable interstitial via holes can be formed, and the present invention is completed. I arrived.

【0005】即ち、本発明は、プリプレグを介して単位
回路基板が積層された多層基板の製造するに際し、両面
に導電層を有し、且つバイヤホール形成用の貫通孔を有
する絶縁基板のプリプレグを介して積層される面に配線
パターンを形成すると共に、該バイヤホール形成用の貫
通孔に硬化性導電物質を充填、硬化させて両面の導電層
を電気的に接続して単位回路基板を得た後、該単位回路
基板をプリプレグを介して積層し、次いで、該積層体に
スルーホール用貫通孔を設け、導電層及びスルーホール
用貫通孔にメッキを施した後、配線パターンを形成する
することを特徴とする多層回路基板の製造方法である。
That is, the present invention provides a prepreg for an insulating substrate having conductive layers on both surfaces and a through hole for forming a via hole when manufacturing a multilayer substrate in which unit circuit boards are laminated via the prepreg. A wiring pattern is formed on the surface to be laminated via, and a through hole for forming the via hole is filled with a curable conductive material and cured to electrically connect the conductive layers on both sides to obtain a unit circuit board. After that, the unit circuit boards are laminated via a prepreg, then through holes for through holes are provided in the laminate, and the conductive layer and the through holes for through holes are plated, and then a wiring pattern is formed. And a method of manufacturing a multilayer circuit board.

【0006】本発明において、単位回路基板の製造に使
用する絶縁基板は特に制限されず、公知の材質、構造を
有するものが制限無く使用される。代表的なものを例示
すれば、紙基材−フェノール樹脂積層基板、紙基材−エ
ポキシ樹脂積層基板、紙基材−ポリエステル樹脂積層基
板、ガラス基材−エポキシ樹脂積層基板、紙基材−テフ
ロン樹脂積層基板、ガラス基材−ポリイミド樹脂積層基
板、ガラス基材−BT(ビスマレイミド−トリアジン)
レジン樹脂積層基板、コンポジット樹脂基板等の合成樹
脂基板や、ポリイミド樹脂、ポリエステル樹脂等のフレ
キシブル基板や、アルミニウム、鉄、ステンレス等の金
属をエポキシ樹脂等で覆って絶縁処理した金属系絶縁基
板、あるいはセラミックス基板等が挙げられる。
In the present invention, the insulating substrate used for manufacturing the unit circuit board is not particularly limited, and those having known materials and structures can be used without limitation. Typical examples are paper base material-phenolic resin laminated board, paper base material-epoxy resin laminated board, paper base material-polyester resin laminated board, glass base material-epoxy resin laminated board, paper base material-Teflon. Resin laminated substrate, glass substrate-polyimide resin laminated substrate, glass substrate-BT (bismaleimide-triazine)
A synthetic resin substrate such as a resin resin laminated substrate or a composite resin substrate, a flexible substrate such as a polyimide resin or a polyester resin, a metal-based insulating substrate obtained by insulating a metal such as aluminum, iron, or stainless with an epoxy resin or the like, or Examples include ceramic substrates.

【0007】本発明において、上記の絶縁基板は両面に
導電層を有する。この導電層の材質は特に制限されな
い。代表的な材質を例示すれば、銅、ニッケル、アルミ
ニウム等が挙げられる。また、上記導電層の厚みについ
ても特に制限されないが、一般には5〜70μmが適当
である。
In the present invention, the insulating substrate has conductive layers on both sides. The material of this conductive layer is not particularly limited. Examples of typical materials include copper, nickel, and aluminum. The thickness of the conductive layer is not particularly limited, but generally 5 to 70 μm is suitable.

【0008】両面に導電層を有する絶縁基板には、先
ず、バイアホール用の貫通孔が設けられる。上記貫通孔
の径は、特に制限されるのものではなく、任意に設定す
ることができる。一般に、上記貫通孔の径は、硬化性導
電物質を充填することが可能な程度の孔径以上、通常
0.2mm以上、好ましくは、0.3〜2mmより選択
すればよい。上記バイヤホール用の貫通孔の形成方法と
しては、ドリリング加工、パンチング加工、レーザー加
工等の通常の回路基板の製造と同様の公知の手段が特に
限定されずに用いられる。
First, a through hole for a via hole is provided in an insulating substrate having conductive layers on both sides. The diameter of the through hole is not particularly limited and can be set arbitrarily. In general, the diameter of the through hole may be selected from a hole diameter that is large enough to fill the curable conductive material, usually 0.2 mm or more, and preferably 0.3 to 2 mm. As a method for forming the through holes for the via holes, known means similar to those for producing a usual circuit board such as drilling, punching, and laser processing are used without particular limitation.

【0009】本発明において、上記貫通孔には、導電性
を有する硬化体を与える硬化性導電物質が充填される。
該硬化性導電物質は、金、銀、銅、ニッケル、鉛、カー
ボン等の導電材料とエポキシ樹脂、フェノール樹脂等の
架橋性の硬化性樹脂とを必要により有機溶剤と共に混合
してペースト状とした公知の硬化性導電物質を使用する
ことができる。これらの硬化性導電物質の中から、配線
パターンの形成のためのエッチングに使用するエッチン
グ液、例えば、塩化第二鉄エッチング液、塩化第二銅エ
ッチング液、過硫酸アンモニウムエッチング液、過硫酸
ナトリウムエッチング液、過硫酸カリウムエッチング
液、過酸化水素/硫酸エッチング液、硫酸アンモニウム
錯イオンを主成分とするアルカリ性エッチング液等のエ
ッチング液により実質的に溶解されない硬化体を与える
ものが好適に使用される。
In the present invention, the through hole is filled with a curable conductive substance which gives a cured product having conductivity.
The curable conductive substance is made into a paste by mixing a conductive material such as gold, silver, copper, nickel, lead and carbon and a crosslinkable curable resin such as an epoxy resin and a phenol resin together with an organic solvent if necessary. Known curable conductive materials can be used. Among these curable conductive materials, an etching solution used for etching for forming a wiring pattern, for example, ferric chloride etching solution, cupric chloride etching solution, ammonium persulfate etching solution, sodium persulfate etching solution Those which give a cured product which is not substantially dissolved by an etching solution such as a potassium persulfate etching solution, a hydrogen peroxide / sulfuric acid etching solution, or an alkaline etching solution containing ammonium sulfate complex ions as a main component are preferably used.

【0010】また、上記硬化性導電物質は、良好なスル
ーホール抵抗を得るために、硬化後の電気抵抗が、1×
10-2Ω・cm以下となるように、導電材料、硬化性樹
脂等の選択、及び使用量を調節することが好ましい。
Further, the above-mentioned curable conductive material has an electric resistance after curing of 1 × in order to obtain good through-hole resistance.
It is preferable to select the conductive material, the curable resin, and the like and adjust the amount used so that it becomes 10 −2 Ω · cm or less.

【0011】上記硬化性導電物質を絶縁基板のバイヤホ
ール形成用の貫通孔への充填は、該硬化性導電物質が該
貫通孔の全空間を満たすように充填すれば良いが、特
に、導電層の両表面より若干、具体的には、0.1mm
以上、好ましくは、0.1〜2mm突出する程度に充填
することが好ましい。
The curable conductive substance may be filled into the through hole for forming the via hole of the insulating substrate so that the curable conductive substance fills the entire space of the through hole. Slightly from both surfaces, specifically 0.1 mm
As described above, it is preferable that the filling amount is 0.1 to 2 mm.

【0012】上記硬化性導電物質の代表的な充填法を例
示すれば、印刷法によって1回或いは複数回の塗布を行
う方法、絶縁基板の表裏両面側から表裏一対のスキージ
で圧入する方法、ロールコーター或いはカーテンコータ
ーによって充填し、余分の塗料をスキージで掻き取る方
法等の手段が好適に用いられる。
Typical methods for filling the above-mentioned curable conductive material are as follows: a method of applying one or more times by a printing method, a method of press-fitting with a pair of front and back squeegees from both sides of the insulating substrate, and a roll. Means such as a method of filling with a coater or a curtain coater and scraping off excess paint with a squeegee is preferably used.

【0013】また、貫通孔に充填された硬化性導電物質
の硬化は、熱風炉、赤外線炉、遠赤外線炉、紫外線硬化
炉、電子線硬化炉等の公知の硬化方法より、硬化性導電
物質の硬化に適するものを適宜選んで硬化させれば良
い。
The curable conductive material filled in the through-hole is cured by a known curing method such as a hot air oven, an infrared oven, a far infrared oven, an ultraviolet curing oven and an electron beam curing oven. What is suitable for curing may be appropriately selected and cured.

【0014】上記単位回路基板の製造において、絶縁基
板の導電層に配線パターンを形成する操作とバイヤホー
ル形成用の貫通孔に硬化性導電物質を充填、硬化する操
作は、いずれの操作を先に行っても良い。
In the manufacturing of the unit circuit board, whichever operation is performed first is the operation of forming a wiring pattern on the conductive layer of the insulating substrate and the operation of filling and hardening the through hole for forming the via hole with the curable conductive material. You can go.

【0015】そのうち、バイヤホール形成用の貫通孔に
硬化性導電物質を充填、硬化する操作に次いで絶縁基板
の導電層に配線パターンを形成する操作を行うことが好
ましい。この場合、硬化性導電物質を硬化後、導電層及
び硬化性導電物質の硬化体によって構成される表面を平
滑に研削し、必要に応じてメッキ層を形成した後、バイ
アホール部分を含む導電層の平滑化された面上に配線パ
ターンを形成することが精度良く該配線パターンを形成
でき好適である。また、上記したように研削後、メッキ
層を形成することにより、バイヤホールの信頼性を向上
できると共に、バイアホール上への表面実装部品の搭載
が可能となり、プリント回路基板の高密度化を図ること
もできる。
Of these, it is preferable to perform an operation of filling a through hole for forming a via hole with a curable conductive material and curing it, and then performing an operation of forming a wiring pattern on the conductive layer of the insulating substrate. In this case, after the curable conductive material is cured, the surface composed of the conductive layer and the cured body of the curable conductive material is ground smoothly, and a plating layer is formed if necessary, and then the conductive layer including the via hole portion is formed. It is preferable that the wiring pattern is formed on the smoothed surface of (1) because the wiring pattern can be formed with high accuracy. Further, by forming the plated layer after grinding as described above, the reliability of the via hole can be improved, and the surface mount component can be mounted on the via hole, thereby increasing the density of the printed circuit board. You can also

【0016】導電層及び硬化性導電物質によって構成さ
れる表面を平滑に研削する方法としては、スラリー研
磨、バフ研磨、スクラブ研磨等の通常の基板製造工程で
用いられる研磨法が好適に用いられる。
As a method for smoothly grinding the surface composed of the conductive layer and the curable conductive material, polishing methods used in ordinary substrate manufacturing processes such as slurry polishing, buff polishing, and scrub polishing are preferably used.

【0017】また、上記平滑化された表面へのメッキ層
の形成方法は、化学メッキを施した後、電気メッキでバ
イホール部分を含む導電層の全面にメッキ層を形成する
のが一般的である。ここで用いられるメッキ層の材質
は、公知の導電性金属が特に制限されずに用いられる
が、一般には、前記導電性を有する硬化体を与える硬化
性導電物質の材質として使用される銅等の導電性金属と
同じ材質を選択するのが好ましい。該メッキ層の厚み
は、特に制限はないが、メッキによるバイアホールの接
続信頼性が向上し、且つファインパターンの形成時に障
害にならない程度の厚みが好ましい。具体的に例示すれ
ば、25μm以下であり、またバイホールの接続信頼性
の向上を考慮すると、5μm以上が好ましい。
In addition, as a method of forming the plating layer on the smoothed surface, it is general that after the chemical plating, the plating layer is formed on the entire surface of the conductive layer including the via hole portion by electroplating. . As the material of the plating layer used here, a known conductive metal is used without particular limitation, but in general, copper or the like used as the material of the curable conductive substance that gives the cured product having the conductivity is used. It is preferable to select the same material as the conductive metal. The thickness of the plating layer is not particularly limited, but is preferably such a thickness that the connection reliability of the via hole by plating is improved and does not hinder the formation of the fine pattern. As a specific example, the thickness is 25 μm or less, and considering the improvement of the connection reliability of the bihole, the thickness is preferably 5 μm or more.

【0018】本発明において、該両面に導電層を有する
絶縁基板のプリプレグを介して積層される面の導電層は
パターニングされる。該パターニングの方法は、エッチ
ングレジストによりエッチングパターンを形成し、エッ
チングを行う方法が一般的である。ここで用いられるエ
ッチングレジストはドライフィルム、レジストインク等
が特に制限なく使用され、パターンのファイン度によっ
て適宜選択して使用すれば良い。また、エッチングレジ
ストパターンはエッチング法によってポジパターン或い
はネガパターンを適宜採用すれば良い。例えば、テンテ
ィング法に代表されるエッチング法ではポジパターン
を、半田剥離法、SES法に代表されるエッチング法で
はネガパターンを採用すれば良い。
In the present invention, the conductive layer on the surface laminated on the prepreg of the insulating substrate having conductive layers on both sides is patterned. The patterning method is generally a method of forming an etching pattern with an etching resist and then performing etching. As the etching resist used here, a dry film, a resist ink or the like is used without particular limitation, and it may be appropriately selected and used depending on the fineness of the pattern. Further, as the etching resist pattern, a positive pattern or a negative pattern may be appropriately adopted by the etching method. For example, a positive pattern may be adopted in the etching method typified by the tenting method, and a negative pattern may be adopted in the etching method typified by the solder peeling method and the SES method.

【0019】本発明において、単位回路基板はプリプレ
グを介して積層される。上記積層は、配線パターンを形
成した面が、プリプレグ側に面するように行われる。
In the present invention, the unit circuit boards are laminated via the prepreg. The lamination is performed so that the surface on which the wiring pattern is formed faces the prepreg side.

【0020】ここで用いられるプリプレグは、多層回路
基板の製造に使用される公知のものが特に制限無く使用
される。一般に、固形もしくは高粘度のエポキシ樹脂等
の樹脂を溶剤で希釈してガラス布等の基材へ含浸させた
後、乾燥工程で溶剤などの揮発分を除去すると共に、あ
る程度反応を進めることにより、べたつきの無いシート
状のものが好適に使用される。また、単位基板の積層
は、一般的なプレス装置を用いて加熱加圧することによ
り行われる。上記積層の温度・圧力は、プリプレグにあ
った温度・圧力を採用すれば良い。通常40〜50kg
/cm2程度の圧力、170〜180℃の温度で行われ
る。また、本発明において、単位基板のスルーホールの
位置を合わせるため、ピンラミネート方式が採用され
る。
As the prepreg used here, known ones used for manufacturing a multilayer circuit board can be used without particular limitation. Generally, a resin such as a solid or high-viscosity epoxy resin is diluted with a solvent and impregnated into a substrate such as glass cloth, and then volatile components such as the solvent are removed in a drying step, and the reaction is advanced to some extent, A non-sticky sheet is preferably used. The unit substrates are stacked by heating and pressing using a general press device. The temperature and pressure for the above-mentioned lamination may be the temperature and pressure suitable for the prepreg. Usually 40-50kg
/ Cm < 2 > pressure and 170-180 degreeC temperature. Further, in the present invention, the pin laminating method is adopted to align the positions of the through holes of the unit substrate.

【0021】単位回路基板を積層した後、該積層体には
スルーホール用貫通孔が設けられ、該貫通孔を含む積層
体の導電層表面にメッキ層が形成され、次いで、該メッ
キ層がパターニングされる。
After stacking the unit circuit boards, through holes for through holes are provided in the laminate, a plating layer is formed on the surface of the conductive layer of the laminate including the through holes, and then the plating layer is patterned. To be done.

【0022】上記貫通孔の形成、メッキ層の形成及びパ
ターニング方法は、単位回路基板の製造において説明し
た一般的な方法が特に制限されずに用いられる。
As the method of forming the through holes, the formation of the plating layer, and the patterning method, the general method described in the manufacture of the unit circuit board is used without particular limitation.

【0023】[0023]

【効果】本発明の方法によれば、バイヤホールを形成
後、単位回路基板をプリプレグを介して積層し、該多層
基板にスルーホールを形成する際、メッキ処理回数を減
少でき、該積層体の最外層のメッキ厚が厚くなり、パタ
ーン形成の際のエッチング精度が低下することを防止す
ることができる。また、形成されたバイヤホールは硬化
性導電物質の硬化体が充填され、スルーホール内のメッ
キ層の厚みも十分に確保することができる。
According to the method of the present invention, after forming the via hole, the unit circuit boards are laminated through the prepreg, and when forming the through hole in the multilayer board, the number of plating treatments can be reduced, and the laminated body It is possible to prevent the plating thickness of the outermost layer from becoming thick and the etching accuracy from decreasing during pattern formation. Further, the formed via hole is filled with a cured body of a curable conductive material, so that the thickness of the plated layer in the through hole can be sufficiently ensured.

【0024】従って、上記単位回路基板に高精度な配線
パターンの形成を可能となり、しかも、バイヤホール及
びスルーホールは、熱衝撃等の環境変化に対して安定で
あるため、信頼性の高い多層回路基板を製造することが
可能である。
Therefore, a highly accurate wiring pattern can be formed on the unit circuit board, and the via hole and the through hole are stable against environmental changes such as thermal shock, so that the multilayer circuit is highly reliable. It is possible to manufacture the substrate.

【0025】また、本発明において、単位回路基板に充
填された硬化性導電物質の硬化体と導電層とより構成さ
れる表面を平滑に研削し、該平滑化された面にメッキを
施した場合には、バイアホールの信頼性の向上を図るこ
とができると共に、単位回路基板間隙の精度を更に向上
させることができ、更に、バイアホール上に表面実装部
品を搭載することのできる多層回路基板が製造できる。
Further, in the present invention, when the surface composed of the cured body of the curable conductive material filled in the unit circuit board and the conductive layer is ground smoothly and the smoothed surface is plated. In addition to improving the reliability of the via hole, it is possible to further improve the accuracy of the unit circuit board gap, and further, to provide a multilayer circuit board on which surface mount components can be mounted on the via hole. Can be manufactured.

【0026】[0026]

【実施例】以下、本発明を具体的に説明するために実施
例を示すが、本発明はこれらの実施例に限定されるもの
ではない。
EXAMPLES Examples will be shown below for specifically explaining the present invention, but the present invention is not limited to these examples.

【0027】実施例1 以下の方法により、導電性を有する硬化体を与える硬化
性ペーストを調製し、プリント回路基板の製造を実施し
た。即ち、平均粒径6.8μm、タップ密度2.99g
/cm3、比表面積4200cm2/gの樹枝状電解銅粉
に、リノール酸を銅粉表面に対し、0.25×10-5
mol/cm2の割合で配合し、窒素雰囲気下で15分
間、乳鉢により予備混合した。このようにして得た前処
理銅粉を、ネオペンチルグリコールグリシジルエーテル
(エポキシ当量=150)/ノボラック型フェノール樹
脂(ヒドロキシ当量=105)=74/26(重量比)
のバインダー100重量部に対し、456重量部添加
し、更に、2−エチル−4−メチルイミダゾールを、バ
インダー100重量部に対し、2.8重量部添加した
後、3本ロールミルで30分間混練して銅ペーストとし
た。
Example 1 A curable paste that gives a cured product having conductivity was prepared by the following method, and a printed circuit board was manufactured. That is, average particle size 6.8 μm, tap density 2.99 g
/ Cm 3 , dendritic electrolytic copper powder having a specific surface area of 4200 cm 2 / g, linoleic acid to the copper powder surface 0.25 × 10 -5 m
The ingredients were mixed at a ratio of mol / cm 2 and premixed in a mortar for 15 minutes under a nitrogen atmosphere. The pretreated copper powder thus obtained was mixed with neopentyl glycol glycidyl ether (epoxy equivalent = 150) / novolac type phenol resin (hydroxy equivalent = 105) = 74/26 (weight ratio).
456 parts by weight to 100 parts by weight of the binder, and 2.8 parts by weight of 2-ethyl-4-methylimidazole to 100 parts by weight of the binder, and then kneaded for 30 minutes with a three-roll mill. As a copper paste.

【0028】図1に示す工程に従って多層回路基板の製
造を実施した。即ち、(a)導電層2を両面に有する絶
縁基板1として、厚さ0.4mmのガラス基材エポキシ
樹脂銅張り積層板を使用して、(b)直径0.3mmφ
の貫通孔3をドリル加工により作成した。(c)該貫通
孔3に硬化性導電物質4として、上記の方法で調製した
銅ペーストをスクリーン印刷法により充填した。該銅ペ
ーストを電気炉にて80℃−60分、180℃−60分
の条件で硬化した。次いで、(d)プリプレグ4を介し
て積層される面の導電層に配線パターン6を形成して単
位回路基板5を得た。次ぎに、(e)該単位基板を厚さ
0.3mmのプリプレグ7を介して、40kg/c
2、170℃の条件で加熱加圧して積層した。(f)
該積層板9に、直径0.6mmφの貫通孔8をドリル加
工により作製した。次ぎに、(g)貫通孔86を含む積
層板全体に化学メッキ、電気メッキを施し、厚さ25μ
mの銅メッキ層10を形成した。その後、(h)該積層
板の最外層の導電層に配線パターン11を形成してイン
タースティシャルバイホールを有する多層回路基板を得
た。
A multilayer circuit board was manufactured according to the process shown in FIG. That is, (a) a 0.4 mm-thick glass base epoxy resin copper-clad laminate is used as the insulating substrate 1 having the conductive layer 2 on both sides, and (b) a diameter of 0.3 mmφ.
The through hole 3 of No. 3 was created by drilling. (C) The through hole 3 was filled with the copper paste prepared by the above method as the curable conductive material 4 by the screen printing method. The copper paste was cured in an electric furnace under the conditions of 80 ° C-60 minutes and 180 ° C-60 minutes. Next, (d) the wiring pattern 6 was formed on the conductive layer on the surface to be laminated via the prepreg 4 to obtain the unit circuit board 5. Next, (e) 40 kg / c of the unit substrate is passed through a prepreg 7 having a thickness of 0.3 mm.
m 2 and 170 degreeC, it heated and pressurized and laminated. (F)
Through holes 8 having a diameter of 0.6 mm were formed in the laminated plate 9 by drilling. Next, (g) chemical plating and electroplating are applied to the entire laminated plate including the through holes 86 to obtain a thickness of 25 μm.
m copper plating layer 10 was formed. Then, (h) a wiring pattern 11 was formed on the outermost conductive layer of the laminated plate to obtain a multilayer circuit board having interstitial by-holes.

【0029】上記最外層の導電層には、線幅100μm
で配線パターンを形成することが可能であった。また、
ホットオイル試験による熱衝撃試験を実施した結果、5
00回以上の耐久性を有していた。
The outermost conductive layer has a line width of 100 μm.
It was possible to form a wiring pattern. Also,
As a result of the thermal shock test by the hot oil test, 5
It had a durability of 00 times or more.

【0030】実施例2 図2に示す工程に従ってプリント回路基板の製造を実施
した。即ち、実施例1の工程(c)までは同様にして硬
化性導電物質を充填、硬化した後、(a)320番及び
600番のバフを順次使用して、硬化した銅ペーストの
硬化体が突出した面を研磨し、該硬化体を含む導電層を
平滑化した。次いで、(b)平滑化された導電層表面
に、化学メッキ、電気メッキを施し、厚さ10μmの銅
メッキ層13を形成した。(c)上記メッキ層を形成し
た導電層のプリプレグを介して積層される面に配線パタ
ーン6を形成して単位回路基板を得た。次いで、(g)
該回路基板を厚さ0.3mmのプリプレグ7を介して、
40kg/cm2、170℃の条件で加熱加圧して積層
した。(d)該積層板9に、直径0.6mmφの貫通孔
8をドリル加工により作製した。次ぎに、(e)該貫通
孔8を含む積層板全体に化学メッキ、電気メッキを施
し、厚さ25μmの銅メッキ層10を形成した。その
後、(j)該メッキ層を形成した最外層の導電層に配線
パターン11を形成しインタースティシャルバイホール
を有する多層回路基板を得た。
Example 2 A printed circuit board was manufactured according to the steps shown in FIG. That is, up to the step (c) of Example 1, after the curable conductive material was filled and cured in the same manner, (a) the 320th and 600th buffs were sequentially used to obtain a cured body of the cured copper paste. The protruding surface was polished to smooth the conductive layer containing the cured body. Next, (b) the smoothed conductive layer surface was subjected to chemical plating and electroplating to form a copper plating layer 13 having a thickness of 10 μm. (C) A wiring pattern 6 was formed on the surface of the conductive layer on which the plated layer was formed, which was laminated via the prepreg, to obtain a unit circuit board. Then (g)
The circuit board through a prepreg 7 having a thickness of 0.3 mm,
The layers were laminated under heat and pressure under the conditions of 40 kg / cm 2 and 170 ° C. (D) A through hole 8 having a diameter of 0.6 mmφ was formed in the laminated plate 9 by drilling. Next, (e) the entire laminated plate including the through hole 8 was subjected to chemical plating and electroplating to form a copper plating layer 10 having a thickness of 25 μm. After that, (j) the wiring pattern 11 was formed on the outermost conductive layer having the plated layer to obtain a multilayer circuit board having interstitial by-holes.

【0031】上記最外層の導電層には、線幅100μm
で配線パターンを形成することが可能であった。また、
ホットオイル試験による熱衝撃試験を実施した結果、5
00回以上の耐久性を有していた。
The outermost conductive layer has a line width of 100 μm.
It was possible to form a wiring pattern. Also,
As a result of the thermal shock test by the hot oil test, 5
It had a durability of 00 times or more.

【図面の簡単な説明】[Brief description of drawings]

【図1】 図1は、本発明の方法の代表的な態様を示す
工程図である。
FIG. 1 is a process drawing showing a typical embodiment of the method of the present invention.

【図2】 図2は、本発明の方法の代表的な態様を示す
工程図である。
FIG. 2 is a process drawing showing a typical embodiment of the method of the present invention.

【符号の説明】[Explanation of symbols]

1 絶縁基板 2 導電層 3 バイアホール形成用の貫通孔 4 硬化性導電物質 5 単位回路基板 6 配線パターン 7 プリプレグ 8 スルーホール形成用の貫通孔 9 積層板 10 メッキ層 11 配線パターン 12 硬化性導電物質の硬化体 13 メッキ層 DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Conductive layer 3 Through hole for forming via hole 4 Curable conductive substance 5 Unit circuit board 6 Wiring pattern 7 Prepreg 8 Through hole for forming through hole 9 Laminated plate 10 Wiring pattern 11 Wiring pattern 12 Curable conductive substance Hardened material 13 Plating layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】プリプレグを介して単位回路基板が積層さ
れた多層基板の製造するに際し、両面に導電層を有し、
且つバイヤホール形成用の貫通孔を有する絶縁基板のプ
リプレグを介して積層される面に配線パターンを形成す
ると共に、該バイヤホール形成用の貫通孔に硬化性導電
物質を充填、硬化させて両面の導電層を電気的に接続し
て単位回路基板を得た後、該単位回路基板をプリプレグ
を介して積層し、次いで、該積層体にスルーホール用貫
通孔を設け、導電層及びスルーホール用貫通孔にメッキ
を施した後、配線パターンを形成するすることを特徴と
する多層回路基板の製造方法。
1. When manufacturing a multi-layer substrate in which unit circuit boards are laminated via a prepreg, conductive layers are provided on both sides,
A wiring pattern is formed on the surface of the insulating substrate having a through hole for forming a via hole to be laminated via the prepreg, and the through hole for forming a via hole is filled with a curable conductive material and cured to form a double-sided surface. After electrically connecting the conductive layers to obtain a unit circuit board, the unit circuit boards are laminated through a prepreg, then through holes for through holes are provided in the laminated body, and the conductive layers and through holes for through holes are formed. A method for manufacturing a multilayer circuit board, comprising forming a wiring pattern after plating the holes.
JP18247892A 1992-07-09 1992-07-09 Method for manufacturing multilayer circuit board Pending JPH0629663A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18247892A JPH0629663A (en) 1992-07-09 1992-07-09 Method for manufacturing multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18247892A JPH0629663A (en) 1992-07-09 1992-07-09 Method for manufacturing multilayer circuit board

Publications (1)

Publication Number Publication Date
JPH0629663A true JPH0629663A (en) 1994-02-04

Family

ID=16118979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18247892A Pending JPH0629663A (en) 1992-07-09 1992-07-09 Method for manufacturing multilayer circuit board

Country Status (1)

Country Link
JP (1) JPH0629663A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194328A (en) * 2006-01-18 2007-08-02 Nec Corp Printed-wiring board and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194328A (en) * 2006-01-18 2007-08-02 Nec Corp Printed-wiring board and semiconductor device

Similar Documents

Publication Publication Date Title
US5243142A (en) Printed wiring board and process for producing the same
JP2020528665A (en) Multilayer circuit board with intervening layers and conductive paste
KR20090068227A (en) Multilayer printed wiring board and its manufacturing method
EP0965997B1 (en) Via-filling conductive paste composition
JPH06318783A (en) Manufacturing method of multilayered circuit substrate
EP1353541A1 (en) Circuit board and production method therefor
JP3431259B2 (en) Manufacturing method of printed wiring board
JPH11298106A (en) Via hole filling type of both-sided printed wiring board and its manufacture
US20210022252A1 (en) Catalytic Laminate with Conductive Traces formed during Lamination
JPH1154938A (en) Multilayer wiring board
JPH0629663A (en) Method for manufacturing multilayer circuit board
JPH06302963A (en) Multilayer circuit board and manufacturing method thereof
JP2616572B2 (en) Method for manufacturing multilayer printed wiring board
JPH0730255A (en) Multilayer circuit board and manufacturing method thereof
JPH06244549A (en) Circuit board manufacturing method
JPH05243728A (en) Circuit board manufacturing method
JP4301152B2 (en) Via hole forming metal clad laminate and through hole forming unclad plate
JPH06232560A (en) Multilayer circuit board and manufacture thereof
JPH05226814A (en) Circuit board manufacturing method
JPH05129781A (en) Manufacture of multilayer circuit board
JP2000252631A (en) Multilayer printed wiring board and method of manufacturing the same
JP2002280742A (en) Multilayer printed wiring board and its manufacturing method
TWI809055B (en) Catalytic laminate with conductive traces formed during lamination
JP2002280741A (en) Multilayer printed wiring board and its manufacturing method
JP2002344103A (en) Multilayered sheet and via hole-filled double-sided board and via hole-filled double-sided printed board using the sheet