JPH0629663A - 多層回路基板の製造方法 - Google Patents

多層回路基板の製造方法

Info

Publication number
JPH0629663A
JPH0629663A JP18247892A JP18247892A JPH0629663A JP H0629663 A JPH0629663 A JP H0629663A JP 18247892 A JP18247892 A JP 18247892A JP 18247892 A JP18247892 A JP 18247892A JP H0629663 A JPH0629663 A JP H0629663A
Authority
JP
Japan
Prior art keywords
circuit board
holes
hole
forming
prepreg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18247892A
Other languages
English (en)
Inventor
Toshiji Shimamoto
敏次 島本
Junichi Ito
順一 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokuyama Corp
Original Assignee
Tokuyama Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokuyama Corp filed Critical Tokuyama Corp
Priority to JP18247892A priority Critical patent/JPH0629663A/ja
Publication of JPH0629663A publication Critical patent/JPH0629663A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【目的】バイヤホールを形成後、単位回路基板をプリプ
レグを介して積層し、該多層基板にスルーホールを形成
する際、上記単位回路基板に高精度な配線パターンの形
成を可能とした多層回路基板の製造方法を提供する。 【構成】プリプレグを介して単位回路基板が積層された
多層基板の製造するに際し、両面に導電層2を有し、且
つバイヤホール形成用の貫通孔3を有する絶縁基板1の
プリプレグを介して積層される面に配線パターン6を形
成すると共に、該バイヤホール形成用の貫通孔3に硬化
性導電物質4を充填、硬化させて両面の導電層を電気的
に接続して単位回路基板5を得た後、該単位回路基板5
をプリプレグ7を介して積層し、次いで、該積層体9に
スルーホール用貫通孔8を設け、導電層及びスルーホー
ル用貫通孔にメッキ10を施した後、配線パターン11
を形成するすることを特徴とする多層回路基板の製造方
法である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、多層回路基板の新規な
製造方法に関する。詳しくは、バイヤホールを形成後、
単位回路基板をプリプレグを介して積層し、該多層基板
にスルーホールを形成する際、上記単位回路基板に高精
度な配線パターンの形成を可能とした多層回路基板の製
造方法である。
【0002】
【従来の技術】従来、バイヤホールを有する単位回路基
板をプリプレグを介して積層することによって形成され
る、所謂インタースティシャルバイアホールを有する多
層回路基板の製造方法として、両面に導電層を有する絶
縁基板にドリリングによりバイヤホール形成用の貫通孔
を設け、該貫通孔に化学メッキ・電気メッキを施した
後、プリプレグを介して積層される面の導電層に配線パ
ターンを形成し、該単位回路基板をプリプレグを介して
積層した後、該積層体にスルーホール用貫通孔を設け、
再度化学メッキ・電気メッキを施し、次に、最外層に配
線パターンを形成することにより一般に製造されてい
る。
【0003】
【発明が解決しようとする問題点】ところが、上記方法
によって得られたインタースティシャルバイアホールを
有する多層回路基板は、バイヤホールの形成、スルーホ
ールの形成において化学メッキ・電気メッキを繰り返し
行う必要がある。上記方法において、スルーホール信頼
性を確保するためには、1回のメッキ厚が25μm以上
となり、そのため、何度もメッキ処理が行われる最外層
のメッキ厚は50μmを超え、該層においては、高精度
で配線パターンの形成を行うことが困難となるという問
題を有する。かかる問題を解決するために、1回のメッ
キを通常より薄く行い、パターニングを容易にする方法
も提案されているが、かかる方法で得られた多層回路基
板は、熱衝撃等の環境変化に対し、スルーホールの接続
信頼性に乏しいのが現状である。
【0004】
【課題を解決するための手段】本発明者らは、上記の問
題に鑑み、最外層のメッキ厚を厚くすること無く信頼性
の高い多層回路基板を製造方法を開発すべく鋭意研究を
重ねた。その結果、貫通孔に硬化性導電物質を充填、硬
化させて電気的に表裏の導電層を接続させた単位基板を
プリプレグを介して積層することにより、多層回路基板
の最外層となる導電層の厚みを増すことなく、該層にお
いても、ファインパターンの形成を容易にすることがで
き、しかも信頼性の高いインタースティシャルバイアホ
ールを有する多層回路基板が形成できることを見い出
し、本発明を完成するに至った。
【0005】即ち、本発明は、プリプレグを介して単位
回路基板が積層された多層基板の製造するに際し、両面
に導電層を有し、且つバイヤホール形成用の貫通孔を有
する絶縁基板のプリプレグを介して積層される面に配線
パターンを形成すると共に、該バイヤホール形成用の貫
通孔に硬化性導電物質を充填、硬化させて両面の導電層
を電気的に接続して単位回路基板を得た後、該単位回路
基板をプリプレグを介して積層し、次いで、該積層体に
スルーホール用貫通孔を設け、導電層及びスルーホール
用貫通孔にメッキを施した後、配線パターンを形成する
することを特徴とする多層回路基板の製造方法である。
【0006】本発明において、単位回路基板の製造に使
用する絶縁基板は特に制限されず、公知の材質、構造を
有するものが制限無く使用される。代表的なものを例示
すれば、紙基材−フェノール樹脂積層基板、紙基材−エ
ポキシ樹脂積層基板、紙基材−ポリエステル樹脂積層基
板、ガラス基材−エポキシ樹脂積層基板、紙基材−テフ
ロン樹脂積層基板、ガラス基材−ポリイミド樹脂積層基
板、ガラス基材−BT(ビスマレイミド−トリアジン)
レジン樹脂積層基板、コンポジット樹脂基板等の合成樹
脂基板や、ポリイミド樹脂、ポリエステル樹脂等のフレ
キシブル基板や、アルミニウム、鉄、ステンレス等の金
属をエポキシ樹脂等で覆って絶縁処理した金属系絶縁基
板、あるいはセラミックス基板等が挙げられる。
【0007】本発明において、上記の絶縁基板は両面に
導電層を有する。この導電層の材質は特に制限されな
い。代表的な材質を例示すれば、銅、ニッケル、アルミ
ニウム等が挙げられる。また、上記導電層の厚みについ
ても特に制限されないが、一般には5〜70μmが適当
である。
【0008】両面に導電層を有する絶縁基板には、先
ず、バイアホール用の貫通孔が設けられる。上記貫通孔
の径は、特に制限されるのものではなく、任意に設定す
ることができる。一般に、上記貫通孔の径は、硬化性導
電物質を充填することが可能な程度の孔径以上、通常
0.2mm以上、好ましくは、0.3〜2mmより選択
すればよい。上記バイヤホール用の貫通孔の形成方法と
しては、ドリリング加工、パンチング加工、レーザー加
工等の通常の回路基板の製造と同様の公知の手段が特に
限定されずに用いられる。
【0009】本発明において、上記貫通孔には、導電性
を有する硬化体を与える硬化性導電物質が充填される。
該硬化性導電物質は、金、銀、銅、ニッケル、鉛、カー
ボン等の導電材料とエポキシ樹脂、フェノール樹脂等の
架橋性の硬化性樹脂とを必要により有機溶剤と共に混合
してペースト状とした公知の硬化性導電物質を使用する
ことができる。これらの硬化性導電物質の中から、配線
パターンの形成のためのエッチングに使用するエッチン
グ液、例えば、塩化第二鉄エッチング液、塩化第二銅エ
ッチング液、過硫酸アンモニウムエッチング液、過硫酸
ナトリウムエッチング液、過硫酸カリウムエッチング
液、過酸化水素/硫酸エッチング液、硫酸アンモニウム
錯イオンを主成分とするアルカリ性エッチング液等のエ
ッチング液により実質的に溶解されない硬化体を与える
ものが好適に使用される。
【0010】また、上記硬化性導電物質は、良好なスル
ーホール抵抗を得るために、硬化後の電気抵抗が、1×
10-2Ω・cm以下となるように、導電材料、硬化性樹
脂等の選択、及び使用量を調節することが好ましい。
【0011】上記硬化性導電物質を絶縁基板のバイヤホ
ール形成用の貫通孔への充填は、該硬化性導電物質が該
貫通孔の全空間を満たすように充填すれば良いが、特
に、導電層の両表面より若干、具体的には、0.1mm
以上、好ましくは、0.1〜2mm突出する程度に充填
することが好ましい。
【0012】上記硬化性導電物質の代表的な充填法を例
示すれば、印刷法によって1回或いは複数回の塗布を行
う方法、絶縁基板の表裏両面側から表裏一対のスキージ
で圧入する方法、ロールコーター或いはカーテンコータ
ーによって充填し、余分の塗料をスキージで掻き取る方
法等の手段が好適に用いられる。
【0013】また、貫通孔に充填された硬化性導電物質
の硬化は、熱風炉、赤外線炉、遠赤外線炉、紫外線硬化
炉、電子線硬化炉等の公知の硬化方法より、硬化性導電
物質の硬化に適するものを適宜選んで硬化させれば良
い。
【0014】上記単位回路基板の製造において、絶縁基
板の導電層に配線パターンを形成する操作とバイヤホー
ル形成用の貫通孔に硬化性導電物質を充填、硬化する操
作は、いずれの操作を先に行っても良い。
【0015】そのうち、バイヤホール形成用の貫通孔に
硬化性導電物質を充填、硬化する操作に次いで絶縁基板
の導電層に配線パターンを形成する操作を行うことが好
ましい。この場合、硬化性導電物質を硬化後、導電層及
び硬化性導電物質の硬化体によって構成される表面を平
滑に研削し、必要に応じてメッキ層を形成した後、バイ
アホール部分を含む導電層の平滑化された面上に配線パ
ターンを形成することが精度良く該配線パターンを形成
でき好適である。また、上記したように研削後、メッキ
層を形成することにより、バイヤホールの信頼性を向上
できると共に、バイアホール上への表面実装部品の搭載
が可能となり、プリント回路基板の高密度化を図ること
もできる。
【0016】導電層及び硬化性導電物質によって構成さ
れる表面を平滑に研削する方法としては、スラリー研
磨、バフ研磨、スクラブ研磨等の通常の基板製造工程で
用いられる研磨法が好適に用いられる。
【0017】また、上記平滑化された表面へのメッキ層
の形成方法は、化学メッキを施した後、電気メッキでバ
イホール部分を含む導電層の全面にメッキ層を形成する
のが一般的である。ここで用いられるメッキ層の材質
は、公知の導電性金属が特に制限されずに用いられる
が、一般には、前記導電性を有する硬化体を与える硬化
性導電物質の材質として使用される銅等の導電性金属と
同じ材質を選択するのが好ましい。該メッキ層の厚み
は、特に制限はないが、メッキによるバイアホールの接
続信頼性が向上し、且つファインパターンの形成時に障
害にならない程度の厚みが好ましい。具体的に例示すれ
ば、25μm以下であり、またバイホールの接続信頼性
の向上を考慮すると、5μm以上が好ましい。
【0018】本発明において、該両面に導電層を有する
絶縁基板のプリプレグを介して積層される面の導電層は
パターニングされる。該パターニングの方法は、エッチ
ングレジストによりエッチングパターンを形成し、エッ
チングを行う方法が一般的である。ここで用いられるエ
ッチングレジストはドライフィルム、レジストインク等
が特に制限なく使用され、パターンのファイン度によっ
て適宜選択して使用すれば良い。また、エッチングレジ
ストパターンはエッチング法によってポジパターン或い
はネガパターンを適宜採用すれば良い。例えば、テンテ
ィング法に代表されるエッチング法ではポジパターン
を、半田剥離法、SES法に代表されるエッチング法で
はネガパターンを採用すれば良い。
【0019】本発明において、単位回路基板はプリプレ
グを介して積層される。上記積層は、配線パターンを形
成した面が、プリプレグ側に面するように行われる。
【0020】ここで用いられるプリプレグは、多層回路
基板の製造に使用される公知のものが特に制限無く使用
される。一般に、固形もしくは高粘度のエポキシ樹脂等
の樹脂を溶剤で希釈してガラス布等の基材へ含浸させた
後、乾燥工程で溶剤などの揮発分を除去すると共に、あ
る程度反応を進めることにより、べたつきの無いシート
状のものが好適に使用される。また、単位基板の積層
は、一般的なプレス装置を用いて加熱加圧することによ
り行われる。上記積層の温度・圧力は、プリプレグにあ
った温度・圧力を採用すれば良い。通常40〜50kg
/cm2程度の圧力、170〜180℃の温度で行われ
る。また、本発明において、単位基板のスルーホールの
位置を合わせるため、ピンラミネート方式が採用され
る。
【0021】単位回路基板を積層した後、該積層体には
スルーホール用貫通孔が設けられ、該貫通孔を含む積層
体の導電層表面にメッキ層が形成され、次いで、該メッ
キ層がパターニングされる。
【0022】上記貫通孔の形成、メッキ層の形成及びパ
ターニング方法は、単位回路基板の製造において説明し
た一般的な方法が特に制限されずに用いられる。
【0023】
【効果】本発明の方法によれば、バイヤホールを形成
後、単位回路基板をプリプレグを介して積層し、該多層
基板にスルーホールを形成する際、メッキ処理回数を減
少でき、該積層体の最外層のメッキ厚が厚くなり、パタ
ーン形成の際のエッチング精度が低下することを防止す
ることができる。また、形成されたバイヤホールは硬化
性導電物質の硬化体が充填され、スルーホール内のメッ
キ層の厚みも十分に確保することができる。
【0024】従って、上記単位回路基板に高精度な配線
パターンの形成を可能となり、しかも、バイヤホール及
びスルーホールは、熱衝撃等の環境変化に対して安定で
あるため、信頼性の高い多層回路基板を製造することが
可能である。
【0025】また、本発明において、単位回路基板に充
填された硬化性導電物質の硬化体と導電層とより構成さ
れる表面を平滑に研削し、該平滑化された面にメッキを
施した場合には、バイアホールの信頼性の向上を図るこ
とができると共に、単位回路基板間隙の精度を更に向上
させることができ、更に、バイアホール上に表面実装部
品を搭載することのできる多層回路基板が製造できる。
【0026】
【実施例】以下、本発明を具体的に説明するために実施
例を示すが、本発明はこれらの実施例に限定されるもの
ではない。
【0027】実施例1 以下の方法により、導電性を有する硬化体を与える硬化
性ペーストを調製し、プリント回路基板の製造を実施し
た。即ち、平均粒径6.8μm、タップ密度2.99g
/cm3、比表面積4200cm2/gの樹枝状電解銅粉
に、リノール酸を銅粉表面に対し、0.25×10-5
mol/cm2の割合で配合し、窒素雰囲気下で15分
間、乳鉢により予備混合した。このようにして得た前処
理銅粉を、ネオペンチルグリコールグリシジルエーテル
(エポキシ当量=150)/ノボラック型フェノール樹
脂(ヒドロキシ当量=105)=74/26(重量比)
のバインダー100重量部に対し、456重量部添加
し、更に、2−エチル−4−メチルイミダゾールを、バ
インダー100重量部に対し、2.8重量部添加した
後、3本ロールミルで30分間混練して銅ペーストとし
た。
【0028】図1に示す工程に従って多層回路基板の製
造を実施した。即ち、(a)導電層2を両面に有する絶
縁基板1として、厚さ0.4mmのガラス基材エポキシ
樹脂銅張り積層板を使用して、(b)直径0.3mmφ
の貫通孔3をドリル加工により作成した。(c)該貫通
孔3に硬化性導電物質4として、上記の方法で調製した
銅ペーストをスクリーン印刷法により充填した。該銅ペ
ーストを電気炉にて80℃−60分、180℃−60分
の条件で硬化した。次いで、(d)プリプレグ4を介し
て積層される面の導電層に配線パターン6を形成して単
位回路基板5を得た。次ぎに、(e)該単位基板を厚さ
0.3mmのプリプレグ7を介して、40kg/c
2、170℃の条件で加熱加圧して積層した。(f)
該積層板9に、直径0.6mmφの貫通孔8をドリル加
工により作製した。次ぎに、(g)貫通孔86を含む積
層板全体に化学メッキ、電気メッキを施し、厚さ25μ
mの銅メッキ層10を形成した。その後、(h)該積層
板の最外層の導電層に配線パターン11を形成してイン
タースティシャルバイホールを有する多層回路基板を得
た。
【0029】上記最外層の導電層には、線幅100μm
で配線パターンを形成することが可能であった。また、
ホットオイル試験による熱衝撃試験を実施した結果、5
00回以上の耐久性を有していた。
【0030】実施例2 図2に示す工程に従ってプリント回路基板の製造を実施
した。即ち、実施例1の工程(c)までは同様にして硬
化性導電物質を充填、硬化した後、(a)320番及び
600番のバフを順次使用して、硬化した銅ペーストの
硬化体が突出した面を研磨し、該硬化体を含む導電層を
平滑化した。次いで、(b)平滑化された導電層表面
に、化学メッキ、電気メッキを施し、厚さ10μmの銅
メッキ層13を形成した。(c)上記メッキ層を形成し
た導電層のプリプレグを介して積層される面に配線パタ
ーン6を形成して単位回路基板を得た。次いで、(g)
該回路基板を厚さ0.3mmのプリプレグ7を介して、
40kg/cm2、170℃の条件で加熱加圧して積層
した。(d)該積層板9に、直径0.6mmφの貫通孔
8をドリル加工により作製した。次ぎに、(e)該貫通
孔8を含む積層板全体に化学メッキ、電気メッキを施
し、厚さ25μmの銅メッキ層10を形成した。その
後、(j)該メッキ層を形成した最外層の導電層に配線
パターン11を形成しインタースティシャルバイホール
を有する多層回路基板を得た。
【0031】上記最外層の導電層には、線幅100μm
で配線パターンを形成することが可能であった。また、
ホットオイル試験による熱衝撃試験を実施した結果、5
00回以上の耐久性を有していた。
【図面の簡単な説明】
【図1】 図1は、本発明の方法の代表的な態様を示す
工程図である。
【図2】 図2は、本発明の方法の代表的な態様を示す
工程図である。
【符号の説明】
1 絶縁基板 2 導電層 3 バイアホール形成用の貫通孔 4 硬化性導電物質 5 単位回路基板 6 配線パターン 7 プリプレグ 8 スルーホール形成用の貫通孔 9 積層板 10 メッキ層 11 配線パターン 12 硬化性導電物質の硬化体 13 メッキ層

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】プリプレグを介して単位回路基板が積層さ
    れた多層基板の製造するに際し、両面に導電層を有し、
    且つバイヤホール形成用の貫通孔を有する絶縁基板のプ
    リプレグを介して積層される面に配線パターンを形成す
    ると共に、該バイヤホール形成用の貫通孔に硬化性導電
    物質を充填、硬化させて両面の導電層を電気的に接続し
    て単位回路基板を得た後、該単位回路基板をプリプレグ
    を介して積層し、次いで、該積層体にスルーホール用貫
    通孔を設け、導電層及びスルーホール用貫通孔にメッキ
    を施した後、配線パターンを形成するすることを特徴と
    する多層回路基板の製造方法。
JP18247892A 1992-07-09 1992-07-09 多層回路基板の製造方法 Pending JPH0629663A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18247892A JPH0629663A (ja) 1992-07-09 1992-07-09 多層回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18247892A JPH0629663A (ja) 1992-07-09 1992-07-09 多層回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0629663A true JPH0629663A (ja) 1994-02-04

Family

ID=16118979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18247892A Pending JPH0629663A (ja) 1992-07-09 1992-07-09 多層回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0629663A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194328A (ja) * 2006-01-18 2007-08-02 Nec Corp プリント配線板及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194328A (ja) * 2006-01-18 2007-08-02 Nec Corp プリント配線板及び半導体装置

Similar Documents

Publication Publication Date Title
US5243142A (en) Printed wiring board and process for producing the same
JP2020528665A (ja) 介在層および導電性ペーストを使用する多層回路基板
KR20090068227A (ko) 다층 프린트 배선판 및 그 제조 방법
EP0965997B1 (en) Via-filling conductive paste composition
JPH06318783A (ja) 多層回路基板の製造方法
EP1353541A1 (en) Circuit board and production method therefor
JP3431259B2 (ja) 印刷配線板の製造方法
JPH11298106A (ja) ビアホール充填型両面プリント配線板およびその製造方法
US20210022252A1 (en) Catalytic Laminate with Conductive Traces formed during Lamination
JPH1154938A (ja) 多層配線基板
JPH0629663A (ja) 多層回路基板の製造方法
JPH06302963A (ja) 多層回路基板及びその製造方法
JP2616572B2 (ja) 多層印刷配線板の製造方法
JPH0730255A (ja) 多層回路基板及びその製造方法
JPH06244549A (ja) 回路基板の製造方法
JPH05243728A (ja) 回路基板の製造方法
JP4301152B2 (ja) バイアホール形成金属張積層板及びスルーホール形成アンクラッド板
JPH06232560A (ja) 多層回路基板及びその製造方法
JPH05226814A (ja) 回路基板の製造方法
JPH05129781A (ja) 多層回路基板の製造方法
JP2000252631A (ja) 多層プリント配線板及びその製造法
JP2002280742A (ja) 多層プリント配線板及びその製造法
TWI809055B (zh) 具有在積層期間形成的導電跡線之催化性積層板
JP2002280741A (ja) 多層プリント配線板とその製造法
JP2002344103A (ja) 多層シート及びそれを用いたビアホール充填型両面基板、ビアホール充填型両面プリント基板