JPH062994U - Inverter circuit - Google Patents

Inverter circuit

Info

Publication number
JPH062994U
JPH062994U JP044464U JP4446492U JPH062994U JP H062994 U JPH062994 U JP H062994U JP 044464 U JP044464 U JP 044464U JP 4446492 U JP4446492 U JP 4446492U JP H062994 U JPH062994 U JP H062994U
Authority
JP
Japan
Prior art keywords
pulse transformer
gate signal
inverter circuit
circuit
power source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP044464U
Other languages
Japanese (ja)
Other versions
JP2583562Y2 (en
Inventor
繁 片瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP1992044464U priority Critical patent/JP2583562Y2/en
Publication of JPH062994U publication Critical patent/JPH062994U/en
Application granted granted Critical
Publication of JP2583562Y2 publication Critical patent/JP2583562Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Power Conversion In General (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 パルストランスによりゲ−ト信号を供給する
フルブリッジ型インバ−タ回路に於いて、ゲ−ト信号消
弧時にパルストランス2次側に発生するフライバック電
圧によりスイッチ素子を誤点弧させることを防止する事
を目的とする。 【構成】 パルストランスのゲ−ト信号が休止期間の
時、フルブリッジインバ−タ電源とは別の電源により構
成されたフォトカプラを通してパルストランスよりのゲ
−ト信号の供給を停止する回路をそなえたインバ−タ回
路。
(57) [Summary] (Modified) [Purpose] In a full-bridge inverter circuit that supplies a gate signal by a pulse transformer, a fly generated on the secondary side of the pulse transformer when the gate signal is extinguished. The purpose is to prevent the switch element from being erroneously ignited by the back voltage. [Constitution] When the gate signal of the pulse transformer is in the idle period, a circuit for stopping the supply of the gate signal from the pulse transformer is provided through a photocoupler composed of a power source different from the full bridge inverter power source. Inverter circuit.

Description

【考案の詳細な説明】[Detailed description of the device]

【0001】[0001]

【考案の属する分野】[Field of Invention]

本考案はインバ−タ回路のスイッチ素子の点弧信号に関するものである。 The present invention relates to an ignition signal of a switch element of an inverter circuit.

【0002】[0002]

【従来の技術】[Prior art]

図1は従来のフルブリッジインバ−タ回路でE1は直流電源、Q1、Q2、Q3、 Q4は半導体スイッチ素子、D1、D2、D3、D4は帰還用ダイオ−ド、Lは リアクトル、Cはコンデンサ、PT1、PT2、PT3、PT4はパルストラン ス、D5、D6、D7、D8はダイオ−ド、R1、R2、R3、R4、R5、R6、R 7、R8、R9、R10、R11、R12は抵抗である。又図のA、B、C、Dは各 パルストランスの1次巻線の入力信号を示す。 FIG. 1 shows a conventional full-bridge inverter circuit. E1 is a DC power source, Q1, Q2, Q3, and Q4 are semiconductor switching elements, D1, D2, D3, and D4 are feedback diodes, L is a reactor, and C is a capacitor. , PT1, PT2, PT3, PT4 are pulse transformers, D5, D6, D7, D8 are diodes, R1, R2, R3, R4, R5, R6, R7, R8, R9, R10, R11, R12 are It is resistance. Also, A, B, C and D in the figure indicate the input signal of the primary winding of each pulse transformer.

【0003】 次に動作について説明する。 直流電圧E1を受電しスイッチ素子Q1とQ4が閉路の時、スイッチ素子Q2、 Q3が開路、スイッチ素子Q2、Q3が閉路のとき、スイッチ素子Q1、Q4は 開路となる様にPWM制御されている。従ってスイッチ素子Q4が閉路でQ1 (2) が閉路の時E1+〓Q1〓C〓L〓Q4〓E1−の経路で電流が流れ、同様にス イッチ素子Q2が閉路でQ3が開路のときE1+〓Q3〓L〓C〓Q2〓E1−の 経路で電流が流れる。Next, the operation will be described. PWM control is performed such that when DC voltage E1 is received and switch elements Q1 and Q4 are closed, switch elements Q2 and Q3 are open, and switch elements Q2 and Q3 are closed, switch elements Q1 and Q4 are open. . Therefore, when the switch element Q4 is closed and Q1 (2) is closed, current flows through the path of E1 + 〓Q1〓C〓L〓Q4〓E1−, and when switch element Q2 is closed and Q3 is open, E1 + 〓 Current flows through the route of Q3〓L〓C〓Q2〓E1-.

【0004】 この様にしてインバ−タ回路にてPWM動作を行ない出力段のリアクトル、 コンデンサCで構成されたフィルタを通して正弦波交流を出力する。In this way, the inverter circuit performs the PWM operation and outputs the sine wave AC through the filter composed of the reactor and the capacitor C in the output stage.

【0005】 しかしながら、この回路構成の時A、B、C、Dそれぞれの信号が停止する 時にそれぞれのパルストランスの2次側で停止信号と同時にフライバック電 圧が発生し、それが点弧信号となり、片方のア−ムが同時に誤点弧してしま う様なことが発生し、最悪スイッチング素子の破壊にいたることがある。However, in the case of this circuit configuration, when the signals of A, B, C, and D are stopped, the flyback voltage is generated at the same time as the stop signal on the secondary side of each pulse transformer, which is the firing signal. As a result, one arm may erroneously fire at the same time, which may lead to the destruction of the switching element in the worst case.

【0006】 図3がその時のスイッチング素子に印加される誤点弧信号である。 図中aの波形が同様に片方のア−ム間でそれぞれのスイッチング素子に印加 されるときに直列のスイッチ素子の同時ONが発生し、最悪はスイッチング 素子の破壊にいたる。FIG. 3 shows a false firing signal applied to the switching element at that time. Similarly, when the waveform of a in the figure is applied to the respective switching elements between one arm, the series switching elements are simultaneously turned on, and at worst, the switching elements are destroyed.

【0007】[0007]

【考案の目的】[The purpose of the device]

本考案は、信号A、B、C、Dの1次側信号が停止するときに2次側で発生 するフライバック電圧を消去することを目的とし、それによってスイッチン グ素子が破壊することを防止することを目的とする。 The present invention aims to eliminate the flyback voltage generated on the secondary side when the primary side signals of the signals A, B, C and D stop, thereby destroying the switching element. The purpose is to prevent.

【0008】[0008]

【実施例】【Example】

図2は本考案の実施例である。 図1と同一記号は同一動作を行なうものとし、それ以外Q5、Q6、Q7、Q8、 Q9はトランジスタ、D9、D10、D11、D12はダイオ−ド、C1、C2、C3、 C4はコンデンサ、R13、R14、R15、R16は抵抗、PC1、PC2、PC3、 PC4はフォトカプラである。E2は制御部の電源である。 (3) FIG. 2 shows an embodiment of the present invention. The same symbols as those in FIG. 1 indicate the same operation. Other than that, Q5, Q6, Q7, Q8 and Q9 are transistors, D9, D10, D11 and D12 are diodes, and C1, C2, C3 and C4 are capacitors and R13. , R14, R15 and R16 are resistors, and PC1, PC2, PC3 and PC4 are photocouplers. E2 is a power source for the control unit. (3)

【0009】 インバ−タ駆動動作については図1と同様であり、PWM動作を行ない出力 段のリアクトルL、コンデンサCで構成されたフィルタを通して正弦波交流 を出力する。The inverter drive operation is the same as in FIG. 1, and PWM operation is performed to output a sine wave AC through a filter composed of the reactor L and the capacitor C in the output stage.

【0010】 また、フォトカプラPC1、PC2、PC3、PC4の2次側のフォトトランジ スタは通常ONしたままとし、トランジスタ2y、Q5、Q6、Q7、Q8はO FFした状態にある。この状態でA、B、C、Dそれぞれのパルストランス の1次側信号が停止するとき、その停止信号をうけ、別電源E2にあるトラ ンジスタQ9がOFFとなる様にし、それによりフォトカプラPC1、PC2、 PC3、PC4の1次側のLEDが消光し、フォトカプラPC1、PC2、PC3、 PC4の2次側のフォトトランジスタがそれぞれ同時にOFFとなり、トラ ンジスタQ5、Q6、Q7、Q8がONして、それぞれのゲ−トにかかるフライ バック電圧を消去することができ、片方のア−ムが同時にONしてしまうよ うなことが防止できる。Further, the phototransistors on the secondary side of the photocouplers PC1, PC2, PC3, and PC4 are normally kept ON, and the transistors 2y, Q5, Q6, Q7, and Q8 are OFF. When the primary side signals of the pulse transformers of A, B, C and D stop in this state, the stop signal is received so that the transistor Q9 in the separate power source E2 is turned off, whereby the photocoupler PC1 , PC2, PC3, PC4 primary side LEDs are extinguished, photocouplers PC1, PC2, PC3, PC4 secondary side phototransistors are simultaneously turned off, and transistors Q5, Q6, Q7, Q8 are turned on. As a result, the flyback voltage applied to each gate can be erased, and it is possible to prevent one arm from turning on at the same time.

【0011】 またトランジスタQ5、Q6、Q7、Q8とフォトカプラPC1、PC2、PC3、 PC4を組合わせることでフォトカプラの駆動電流が多少バラついても、ト ランジスタQ5、Q6、Q7、Q8の増幅によりその影響を最小におさえること ができ、完全な停止信号をゲ−トに与えることができる。Further, by combining the transistors Q5, Q6, Q7, Q8 and the photocouplers PC1, PC2, PC3, PC4, even if the drive current of the photocoupler varies a little, the transistors Q5, Q6, Q7, Q8 amplify Its influence can be minimized and a complete stop signal can be given to the gate.

【0012】 図4は本考案によるスイッチング素子の点弧信号である。 停止時にQ5、Q6、Q7、Q8のトランジスタがONすることでフライバック 電圧による誤点弧信号が除去されており、したがって片方のア−ム間で誤点 弧の信号による同時ONが防止され、スイッチング素子の同時ONによる破 壊が防止される。FIG. 4 is an ignition signal of the switching device according to the present invention. Since the Q5, Q6, Q7, and Q8 transistors are turned on at the time of stoppage, the false firing signal due to the flyback voltage is eliminated, so that the simultaneous firing due to the false firing signal between one arm is prevented, Damage due to simultaneous switching on of switching elements is prevented.

【0013】[0013]

【効果の説明】[Explanation of effect]

(4) 本考案によればフルブリッジ構成のパルストランス駆動型インバ−タで、停 止時に発生する誤点弧信号により片方のア−ムが同時ONして、スイッチン グ素子の破壊が生ずるといったことが防止でき、高信頼度なパルストランス 駆動型インバ−タを提供できる。 (4) According to the present invention, in the pulse transformer drive type inverter of the full bridge configuration, one arm is turned on at the same time by the false firing signal generated at the time of stop, and the switching element is destroyed. It is possible to provide a highly reliable pulse transformer drive type inverter.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来のフルブリッジ型インバ−タ回路。FIG. 1 is a conventional full-bridge inverter circuit.

【図2】本考案のフルブリッジ型インバ−タ回路。FIG. 2 is a full-bridge type inverter circuit of the present invention.

【図3】従来回路のスイッチング素子に印加される点弧
信号。
FIG. 3 is an ignition signal applied to a switching element of a conventional circuit.

【図4】本考案により改善されたスイッチング素子に印
加される点弧信号。
FIG. 4 is an ignition signal applied to a switching device improved by the present invention.

【符号の説明】[Explanation of symbols]

E1、E2 直流電源 Q1、Q2、Q3、Q4 半導体スイッチング素子 Q5、Q6、Q7、Q8 トランジスタ D1、D2、D3、D4 帰還用ダイオ−ド D9、D10、D11、D12 ダイオ−ド R1〜R16 抵抗 C1、C2、C3、C4 コンデンサ PC1、PC2、PC3、PC4 フォトカプラ PT1、PT2、PT3、PT4 パルストランス L リアクトル C 平滑用コンデンサ A、B、C、D パルストランスの入力信号 E1, E2 DC power supply Q1, Q2, Q3, Q4 Semiconductor switching element Q5, Q6, Q7, Q8 Transistor D1, D2, D3, D4 Feedback diode D9, D10, D11, D12 Diode R1 to R16 Resistor C1 , C2, C3, C4 Capacitor PC1, PC2, PC3, PC4 Photocoupler PT1, PT2, PT3, PT4 Pulse transformer L reactor C Smoothing capacitor A, B, C, D Input signal of pulse transformer

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】 フルブリッジインバ−タ回路の電源間に
順方向に直列接続された2個の半導体スイッチ素子のそ
れぞれのゲ−ト回路に各々1組の個別絶縁巻線より成る
パルストランスを用い、該パルストランスのゲ−ト信号
が休止期間の時、前期フルブリッジインバ−タ電源とは
別の電源に印加されるフォトカプラの1次側発光素子が
消光し、該フォトカプラ2次側のトランジスタがOFF
する事により、前記パルストランスの2次側出力を低イ
ンピ−ダンスで短絡し、半導体スイッチ素子へのゲ−ト
信号を停止する回路をそなえたインバ−タ回路。
1. A pulse transformer comprising a pair of individual insulated windings is used for each gate circuit of two semiconductor switching elements connected in series in the forward direction between the power supplies of a full-bridge inverter circuit. During the rest period of the gate signal of the pulse transformer, the light emitting element on the primary side of the photocoupler applied to a power source different from the full bridge inverter power source extinguishes, and the secondary side of the photocoupler is turned off. Transistor is off
By doing so, an inverter circuit having a circuit for short-circuiting the secondary output of the pulse transformer with low impedance and stopping the gate signal to the semiconductor switch element.
JP1992044464U 1992-06-03 1992-06-03 Inverter circuit Expired - Lifetime JP2583562Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1992044464U JP2583562Y2 (en) 1992-06-03 1992-06-03 Inverter circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1992044464U JP2583562Y2 (en) 1992-06-03 1992-06-03 Inverter circuit

Publications (2)

Publication Number Publication Date
JPH062994U true JPH062994U (en) 1994-01-14
JP2583562Y2 JP2583562Y2 (en) 1998-10-22

Family

ID=12692219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1992044464U Expired - Lifetime JP2583562Y2 (en) 1992-06-03 1992-06-03 Inverter circuit

Country Status (1)

Country Link
JP (1) JP2583562Y2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5930560B1 (en) * 2015-01-30 2016-06-08 株式会社京三製作所 High frequency insulated gate driver circuit and gate circuit driving method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5930560B1 (en) * 2015-01-30 2016-06-08 株式会社京三製作所 High frequency insulated gate driver circuit and gate circuit driving method
US10038435B2 (en) 2015-01-30 2018-07-31 Kyosan Electric Mfg. Co., Ltd. High-frequency-isolation gate driver circuit and gate circuit driving method

Also Published As

Publication number Publication date
JP2583562Y2 (en) 1998-10-22

Similar Documents

Publication Publication Date Title
JPS5840919B2 (en) Electric motor operation control device
JP2583562Y2 (en) Inverter circuit
JPH01217494A (en) Light emission operating circuit for light emitting element
KR900001809B1 (en) Base driving circuit of transistor
JPH08140354A (en) Inrush current prevention circuit of stepup active filter
JPH0357118Y2 (en)
JPS61293181A (en) Base driving circuit of transistor
SU853758A1 (en) Two-cycle transistorized inverter
JPS6017958Y2 (en) 2-wire non-contact switch
JPH0140288Y2 (en)
JPH011420A (en) Overcurrent protection circuit
JPH0733438Y2 (en) Switching power supply
JPH01126705A (en) Device for controlling power
JPS61236362A (en) Power source
JP2553784Y2 (en) Overvoltage protection circuit for ringing choke converter
SU838952A1 (en) Stabilized voltage converter
JPH0739351Y2 (en) Inverter oscillator
JP2002313592A (en) Drive circuit for fluorescent lamp and power source protection device
JPS6355893A (en) Discharge lamp dimmer
JPH01126162A (en) Power circuit
JPH0462615B2 (en)
JPH0574192U (en) DC / DC converter
JPH01190261A (en) switching power supply
JPH04298997A (en) Discharge lamp lighting circuit
JPH04196090A (en) Dimmer

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term