JPH0629964A - フレームパルス検出回路 - Google Patents
フレームパルス検出回路Info
- Publication number
- JPH0629964A JPH0629964A JP2412163A JP41216390A JPH0629964A JP H0629964 A JPH0629964 A JP H0629964A JP 2412163 A JP2412163 A JP 2412163A JP 41216390 A JP41216390 A JP 41216390A JP H0629964 A JPH0629964 A JP H0629964A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- violation
- circuit
- falling edge
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 本発明はＩＳＤＮ基本アクセス網終端装置に
おいて受信データからクロック再生する際に必要なフレ
ームパルス立下りエッジを検出するフレームパルス検出
回路に関し、配線構成により起こるＮＴ受信パルス幅の
伸長及び圧縮を考慮して正確にフレームパルス立下りエ
ッジを検出するものである。 【構成】 バイポーラユニポーラ変換回路１によって変
換された正極及び負極のユニポーラ信号を入力してバイ
オレーションパルスを検出するバイオレーションパルス
検出回路２は、多点サンプリング用クロックに基づき該
ユニポーラ信号のパルス幅を計数すると共に、パルス検
出用スレショルドを多種類有し、受信パルス幅の伸長及
び圧縮を考慮して、入力される切替信号Ｓ６及び第２の
マスク生成回路４Ｂから出力される第２のマスク信号に
基づき該計数値を各スレショルドと比較してパルス検出
を行いバイオレーション検出を行うことにより、バイオ
レーションパルスの立下りエッジを正確に検出する。
おいて受信データからクロック再生する際に必要なフレ
ームパルス立下りエッジを検出するフレームパルス検出
回路に関し、配線構成により起こるＮＴ受信パルス幅の
伸長及び圧縮を考慮して正確にフレームパルス立下りエ
ッジを検出するものである。 【構成】 バイポーラユニポーラ変換回路１によって変
換された正極及び負極のユニポーラ信号を入力してバイ
オレーションパルスを検出するバイオレーションパルス
検出回路２は、多点サンプリング用クロックに基づき該
ユニポーラ信号のパルス幅を計数すると共に、パルス検
出用スレショルドを多種類有し、受信パルス幅の伸長及
び圧縮を考慮して、入力される切替信号Ｓ６及び第２の
マスク生成回路４Ｂから出力される第２のマスク信号に
基づき該計数値を各スレショルドと比較してパルス検出
を行いバイオレーション検出を行うことにより、バイオ
レーションパルスの立下りエッジを正確に検出する。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＳＤＮ基本アクセス
網終端装置において受信データからクロック再生する際
に必要なフレームパルス立下りエッジを検出するフレー
ムパルス検出回路に関するものである。
網終端装置において受信データからクロック再生する際
に必要なフレームパルス立下りエッジを検出するフレー
ムパルス検出回路に関するものである。
【０００２】
【従来の技術】図４は例えば「ＩＳＤＮ Ｉシリーズ国
際標準とその技術」（昭和６４年４月１日：電気通信協
会）に掲載されたＩＳＤＮ基本アクセスインタフェース
のフレームパルス立下りエッジ検出方法に基づく回路図
を示したものであり、図において、１は入力されるバイ
ポーラ信号を正極及び負極のユニポーラ信号に変換する
バイポーラユニポーラ変換回路、２は多点サンプリング
用クロックに基づきパルスの有無を識別し、上記正極及
び負極ユニポーラ信号のバイオレーションパルス立下り
エッジを検出する正極及び負極のバイオレーションパル
ス検出回路、３は検出エッジを切り替える切替回路、４
は判定したフレームパルス立下りエッジから所定ビット
幅のマスクを生成するマスク生成回路、５は２入力ＡＮ
Ｄゲート、６はＡＮＤゲート出力により出力信号をトグ
ルするトグルフリップフロップである。
際標準とその技術」（昭和６４年４月１日：電気通信協
会）に掲載されたＩＳＤＮ基本アクセスインタフェース
のフレームパルス立下りエッジ検出方法に基づく回路図
を示したものであり、図において、１は入力されるバイ
ポーラ信号を正極及び負極のユニポーラ信号に変換する
バイポーラユニポーラ変換回路、２は多点サンプリング
用クロックに基づきパルスの有無を識別し、上記正極及
び負極ユニポーラ信号のバイオレーションパルス立下り
エッジを検出する正極及び負極のバイオレーションパル
ス検出回路、３は検出エッジを切り替える切替回路、４
は判定したフレームパルス立下りエッジから所定ビット
幅のマスクを生成するマスク生成回路、５は２入力ＡＮ
Ｄゲート、６はＡＮＤゲート出力により出力信号をトグ
ルするトグルフリップフロップである。
【０００３】また、図５は上記バイオレーションパルス
検出回路２の詳細構成を示したもので、図において、２
１Ａ，２１Ｂは正極及び負極のパルス幅カウンタ、２２
Ａ，２２Ｂは第１のスレショルドレベルを持つ第１の数
値比較回路、２３Ａ，２３Ｂは第２のスレショルドレベ
ルを持つ第２の数値比較回路、２７Ａ，２７Ｂは正極及
び負極のバイオレーション検出回路である。
検出回路２の詳細構成を示したもので、図において、２
１Ａ，２１Ｂは正極及び負極のパルス幅カウンタ、２２
Ａ，２２Ｂは第１のスレショルドレベルを持つ第１の数
値比較回路、２３Ａ，２３Ｂは第２のスレショルドレベ
ルを持つ第２の数値比較回路、２７Ａ，２７Ｂは正極及
び負極のバイオレーション検出回路である。
【０００４】次に、動作について説明する。先ず、図６
はＩＳＤＮ基本アクセスインタフェースのフレーム構成
を示すもので、簡単のため、Ｂ１，Ｂ２，Ｄチャネルは
すべて“１”としている。そして、網終端装置受信フレ
ームにおいて、フレームパルス（フレームの先頭を示す
フレームビット、以下Ｆパルスと称す）と補助フレーム
パルス（補助フレームビットで、オプションとしてＱビ
ットになる。以下ＦＡパルスと称す）の区別は符号バイ
オレーション（前パルスと同極にパルスが存在する）を
利用している。フレーム中のＢ１，Ｂ２，Ｄの各チャネ
ルがａｌｌ“１”であるため、Ｆパルスは同極の１つ前
に位置する直流平衡ビット（以下、Ｌパルスと称す）と
でバイオレーションを起こす。また、そのＦパルス後１
３ビット以内に別の極にバイオレーションを起こす規則
がある。図中ではＬとＦＡでバイオレーションを起こし
ている。さらに、正負の極を誤って接続して正常に動作
しなければならないようになっている。
はＩＳＤＮ基本アクセスインタフェースのフレーム構成
を示すもので、簡単のため、Ｂ１，Ｂ２，Ｄチャネルは
すべて“１”としている。そして、網終端装置受信フレ
ームにおいて、フレームパルス（フレームの先頭を示す
フレームビット、以下Ｆパルスと称す）と補助フレーム
パルス（補助フレームビットで、オプションとしてＱビ
ットになる。以下ＦＡパルスと称す）の区別は符号バイ
オレーション（前パルスと同極にパルスが存在する）を
利用している。フレーム中のＢ１，Ｂ２，Ｄの各チャネ
ルがａｌｌ“１”であるため、Ｆパルスは同極の１つ前
に位置する直流平衡ビット（以下、Ｌパルスと称す）と
でバイオレーションを起こす。また、そのＦパルス後１
３ビット以内に別の極にバイオレーションを起こす規則
がある。図中ではＬとＦＡでバイオレーションを起こし
ている。さらに、正負の極を誤って接続して正常に動作
しなければならないようになっている。
【０００５】上述した図４の構成に係る動作について図
６を参照して説明すると、図４において、バイポーラユ
ニポーラ変換回路１に入力するバイポーラ信号が極性を
誤って接続されている場合、バイオレーションパルス検
出回路２から出力される正極及び負極のバイオレーショ
ンパルス立下りエッジＳ２ａ，Ｓ２ｂは切替回路３によ
り誤判別フレームパルス立下りエッジＳ３ａを出力して
いる。しかしながら、マスク生成回路４は上記誤判断フ
レームパルス立下りエッジから１３ビット幅のマスクＳ
４を生成し、誤判別のＦＡパルス立下りエッジＳ３ｂと
ＡＮＤゲート５により位相比較を行い、Ｆパルス後、１
３ビット以内のバイオレーション検出を行う。１３ビッ
ト以外にバイオレーションを検出すると、そのＡＮＤゲ
ート５の出力Ｓ５に基づきトグルフリップフロップ６の
出力Ｓ６を反転させ正極及び負極のバイオレーションパ
ルス立下りエッジＳ２ａ，Ｓ２ｂを切り替えて正常なフ
レームパルス立下りエッジＳ３ａを出力する。
６を参照して説明すると、図４において、バイポーラユ
ニポーラ変換回路１に入力するバイポーラ信号が極性を
誤って接続されている場合、バイオレーションパルス検
出回路２から出力される正極及び負極のバイオレーショ
ンパルス立下りエッジＳ２ａ，Ｓ２ｂは切替回路３によ
り誤判別フレームパルス立下りエッジＳ３ａを出力して
いる。しかしながら、マスク生成回路４は上記誤判断フ
レームパルス立下りエッジから１３ビット幅のマスクＳ
４を生成し、誤判別のＦＡパルス立下りエッジＳ３ｂと
ＡＮＤゲート５により位相比較を行い、Ｆパルス後、１
３ビット以内のバイオレーション検出を行う。１３ビッ
ト以外にバイオレーションを検出すると、そのＡＮＤゲ
ート５の出力Ｓ５に基づきトグルフリップフロップ６の
出力Ｓ６を反転させ正極及び負極のバイオレーションパ
ルス立下りエッジＳ２ａ，Ｓ２ｂを切り替えて正常なフ
レームパルス立下りエッジＳ３ａを出力する。
【０００６】ここで、図５の構成を有する上記バイオレ
ーションパルス検出回路２の動作を図７と図８に基づい
て説明する。正極及び負極パルス入力端子には、レシー
バからのバイポーラユニポーラ変換された正極及び負極
パルスＳ１ａ，Ｓ１ｂが入力される。そのパルスを多点
サンプリング用クロックを用い、パルス幅カウンタ２１
Ａ，２１Ｂで計数し、計数値が第１と第２の数値比較回
路２２Ａと２２Ｂ、２３Ａと２３Ｂに設定された各スレ
ショルドレベルを超えると、正極及び負極の各パルス検
出信号Ｓ２２ａとＳ２２ｂ、及びＳ２２ａとＳ２２ｂを
出力する。これは、パルス１個の場合と、連続２個の場
合の検出である。これらのパルス検出により、正極及び
負極のバイオレーションの立下りエッジＳ２ａ，Ｓ２ｂ
をそれぞれ別に検出している。
ーションパルス検出回路２の動作を図７と図８に基づい
て説明する。正極及び負極パルス入力端子には、レシー
バからのバイポーラユニポーラ変換された正極及び負極
パルスＳ１ａ，Ｓ１ｂが入力される。そのパルスを多点
サンプリング用クロックを用い、パルス幅カウンタ２１
Ａ，２１Ｂで計数し、計数値が第１と第２の数値比較回
路２２Ａと２２Ｂ、２３Ａと２３Ｂに設定された各スレ
ショルドレベルを超えると、正極及び負極の各パルス検
出信号Ｓ２２ａとＳ２２ｂ、及びＳ２２ａとＳ２２ｂを
出力する。これは、パルス１個の場合と、連続２個の場
合の検出である。これらのパルス検出により、正極及び
負極のバイオレーションの立下りエッジＳ２ａ，Ｓ２ｂ
をそれぞれ別に検出している。
【０００７】
【発明が解決しようとする課題】従来のフレームパルス
検出回路は以上のような回路構成となっているため、基
本アクセスインタフェースが設定している配線構成のう
ち短距離受動バスを適用し同時に複数の端末が接続され
ているような場合には、ＮＴの受信パルスの任意ビット
にパルス幅の伸長及び圧縮が起こる。すなわち、バス接
続された複数の端末が同時にデータを送出した場合、受
信データは、端末間のデータの遅延のため、１ビットの
デューティが変化する。その際フレームパルスを誤検出
する。先頭頁にあるこのような場合には１ビット幅のパ
ルスにも拘らず、２ビットのパルスが連続したバイオレ
ーションと誤認識し、バイオレーション検出回路が誤動
作するため、正確なフレームパルス立下りエッジを検出
できず、後段に接続されるＤＰＬＬ（ディジタル位相同
期発振回路）を誤動させてしまうという問題点があっ
た。また、特開昭６３−２０３０３１号及び特開昭６０
−１４４０４６号公報にフレームパルスの検出技術につ
いて開示されているが、これら先行技術においては、Ｎ
Ｔ受信パルス幅の伸長及び圧縮を考慮したバイオレーシ
ョンパルスの検出技術については何ら開示されていな
い。
検出回路は以上のような回路構成となっているため、基
本アクセスインタフェースが設定している配線構成のう
ち短距離受動バスを適用し同時に複数の端末が接続され
ているような場合には、ＮＴの受信パルスの任意ビット
にパルス幅の伸長及び圧縮が起こる。すなわち、バス接
続された複数の端末が同時にデータを送出した場合、受
信データは、端末間のデータの遅延のため、１ビットの
デューティが変化する。その際フレームパルスを誤検出
する。先頭頁にあるこのような場合には１ビット幅のパ
ルスにも拘らず、２ビットのパルスが連続したバイオレ
ーションと誤認識し、バイオレーション検出回路が誤動
作するため、正確なフレームパルス立下りエッジを検出
できず、後段に接続されるＤＰＬＬ（ディジタル位相同
期発振回路）を誤動させてしまうという問題点があっ
た。また、特開昭６３−２０３０３１号及び特開昭６０
−１４４０４６号公報にフレームパルスの検出技術につ
いて開示されているが、これら先行技術においては、Ｎ
Ｔ受信パルス幅の伸長及び圧縮を考慮したバイオレーシ
ョンパルスの検出技術については何ら開示されていな
い。
【０００８】本発明は、上記の問題点を解消するために
なされたもので、配線構成により起こるＮＴ受信パルス
幅の伸長及び圧縮を考慮して正確にフレームパルス立下
りエッジを検出することができるフレームパルス検出回
路を提供することを目的とする。
なされたもので、配線構成により起こるＮＴ受信パルス
幅の伸長及び圧縮を考慮して正確にフレームパルス立下
りエッジを検出することができるフレームパルス検出回
路を提供することを目的とする。
【０００９】
【課題を解決するための手段】上記目的を達成するため
に、本発明に係るフレームパルス検出回路は、バイポー
ラ信号を正極及び負極のユニポーラ信号に変換するバイ
ポーラユニポーラ変換回路と、多点サンプリングにより
正極及び負極のユニポーラ信号のパルス幅を計数すると
共に、パルス検出用スレショルドを複数有し受信パルス
幅の伸長及び圧縮を考慮して入力される切替信号より及
び第２のマスク信号に基づくバイオレーションパルスを
切り替えバイオレーションパルスの立下りエッジを検出
するバイオレーションパルス検出回路と、正極及び負極
の検出エッジを切り替える切替回路と、判定したフレー
ムパルス立下りエッジから１３ビット幅の第１のマスク
信号を生成する第１マスク生成回路と、判定したフレー
ムパルス立下りエッジから１５ビット幅の第２のマスク
信号を生成する第２のマスク生成回路と、フレームパル
スとは反対の極のバイオレーションパルスと上記第１の
マスク生成回路で生成されたマスク信号との位相を比較
する２入力ＡＮＤゲートと、ＡＮＤゲートの出力により
トグルし切替信号を送出するトグルフリップフロップと
を備えたものである。
に、本発明に係るフレームパルス検出回路は、バイポー
ラ信号を正極及び負極のユニポーラ信号に変換するバイ
ポーラユニポーラ変換回路と、多点サンプリングにより
正極及び負極のユニポーラ信号のパルス幅を計数すると
共に、パルス検出用スレショルドを複数有し受信パルス
幅の伸長及び圧縮を考慮して入力される切替信号より及
び第２のマスク信号に基づくバイオレーションパルスを
切り替えバイオレーションパルスの立下りエッジを検出
するバイオレーションパルス検出回路と、正極及び負極
の検出エッジを切り替える切替回路と、判定したフレー
ムパルス立下りエッジから１３ビット幅の第１のマスク
信号を生成する第１マスク生成回路と、判定したフレー
ムパルス立下りエッジから１５ビット幅の第２のマスク
信号を生成する第２のマスク生成回路と、フレームパル
スとは反対の極のバイオレーションパルスと上記第１の
マスク生成回路で生成されたマスク信号との位相を比較
する２入力ＡＮＤゲートと、ＡＮＤゲートの出力により
トグルし切替信号を送出するトグルフリップフロップと
を備えたものである。
【００１０】
【作用】本発明におけるフレームパルス検出回路は、受
信パルスのパルス幅の伸長及び圧縮を考慮して、バイオ
レーションパルス検出回路において、パルス検出用スレ
ショルドを多種類設定し増やすことで、正確にバイオレ
ーションパルスを切り替え、フレームパルス立下りエッ
ジ検出を行う。
信パルスのパルス幅の伸長及び圧縮を考慮して、バイオ
レーションパルス検出回路において、パルス検出用スレ
ショルドを多種類設定し増やすことで、正確にバイオレ
ーションパルスを切り替え、フレームパルス立下りエッ
ジ検出を行う。
【００１１】
【実施例】以下、本発明の一実施例を図について説明す
る。図４と同一部分は同一符号を付して示す図１におい
て、マスク生成回路としては、第１と第２のマスク生成
回路４Ａと４Ｂでなり、第１のマスク生成回路４Ａは判
定したフレームパルス立下りエッジから１３ビット幅
（１９２ＫＨｚ）のマスク信号を生成し、また、第２の
マスク生成回路４Ｂは同様に１５ビット幅のマスク信号
を生成するようになっている。
る。図４と同一部分は同一符号を付して示す図１におい
て、マスク生成回路としては、第１と第２のマスク生成
回路４Ａと４Ｂでなり、第１のマスク生成回路４Ａは判
定したフレームパルス立下りエッジから１３ビット幅
（１９２ＫＨｚ）のマスク信号を生成し、また、第２の
マスク生成回路４Ｂは同様に１５ビット幅のマスク信号
を生成するようになっている。
【００１２】また、バイオレーションパルス検出回路２
としては、後述する図２に示すように、配線構成により
起こるＮＴ受信パルス幅の伸長及び圧縮を考慮し、従来
のバイオレーションパルス検出回路が持つパルス検出用
の数値比較回路を２種類から３種類に増やすことで１ビ
ットのデューティの変化に対し適切にデータを認識し正
確なフレームパルス立下りエッジ検出を行うようになさ
れている。
としては、後述する図２に示すように、配線構成により
起こるＮＴ受信パルス幅の伸長及び圧縮を考慮し、従来
のバイオレーションパルス検出回路が持つパルス検出用
の数値比較回路を２種類から３種類に増やすことで１ビ
ットのデューティの変化に対し適切にデータを認識し正
確なフレームパルス立下りエッジ検出を行うようになさ
れている。
【００１３】次に本実施例における動作を図３に示す各
部出力のタイミングチャートを参照して説明する。バイ
ポーラ信号入力端子から入力されたＮＴ受信フレーム
は、バイポーラユニポーラ変換回路１により正極及び負
極のユニポーラ信号Ｓ１ａ，Ｓ１ｂとして出力される。
バイオレーションパルス検出回路２では、多点サンプリ
ング用クロックに基づきパルス認識を行い正極及び負極
で起こったバイオレーションを検出し、そのバイオレー
ションパルスの立下りエッジＳ２ａ，Ｓ２ｂを出力す
る。切替回路３により、フレームパルス立下りエッジＳ
３ａと、それとは別の極のバイオレーションパルス立下
りエッジＳ３ｂを選択する。第１のマスク生成回路４Ａ
はフレームパルス立下りエッジＳ３ａから１３ビット幅
のマスクＳ４Ａを生成し、フレームパルスとは別の極に
検出したバイオレーションパルス立下りエッジＳ３ｂと
の位相を２ＡＮＤゲート５により比較し、バイオレーシ
ョン位相がフレームの規則を違反した時、トグルフリッ
プフロップ６にトリガをかけ、切替信号Ｓ６により切替
回路３を切り替える。第２のマスク生成回路４Ｂはフレ
ームパルス立下りエッジＳ３ａから１５ビット幅のマス
クＳ４ｂを生成し、切替信号Ｓ６と同時にバイオレーシ
ョンパルス検出回路２に送出する。
部出力のタイミングチャートを参照して説明する。バイ
ポーラ信号入力端子から入力されたＮＴ受信フレーム
は、バイポーラユニポーラ変換回路１により正極及び負
極のユニポーラ信号Ｓ１ａ，Ｓ１ｂとして出力される。
バイオレーションパルス検出回路２では、多点サンプリ
ング用クロックに基づきパルス認識を行い正極及び負極
で起こったバイオレーションを検出し、そのバイオレー
ションパルスの立下りエッジＳ２ａ，Ｓ２ｂを出力す
る。切替回路３により、フレームパルス立下りエッジＳ
３ａと、それとは別の極のバイオレーションパルス立下
りエッジＳ３ｂを選択する。第１のマスク生成回路４Ａ
はフレームパルス立下りエッジＳ３ａから１３ビット幅
のマスクＳ４Ａを生成し、フレームパルスとは別の極に
検出したバイオレーションパルス立下りエッジＳ３ｂと
の位相を２ＡＮＤゲート５により比較し、バイオレーシ
ョン位相がフレームの規則を違反した時、トグルフリッ
プフロップ６にトリガをかけ、切替信号Ｓ６により切替
回路３を切り替える。第２のマスク生成回路４Ｂはフレ
ームパルス立下りエッジＳ３ａから１５ビット幅のマス
クＳ４ｂを生成し、切替信号Ｓ６と同時にバイオレーシ
ョンパルス検出回路２に送出する。
【００１４】ここで、上記バイオレーションパルス検出
回路２は、図２に示すように、正極及び負極のパルスＳ
１ａ，Ｓ１ｂをパルス幅カウンタ２１Ａ，２１Ｂで計数
し、第１の数値比較回路２２Ａ，２２Ｂ、第２の数値比
較回路２３Ａ，２３Ｂ、第３の数値比較回路２４Ａ，２
４Ｂで計数値を各スレショルドと比較しながら、第１の
パルス検出信号Ｓ２２ａ，Ｓ２２ｂ、第２のパルス検出
信号Ｓ２３ａ，Ｓ２３ｂ、第３のパルス検出信号Ｓ２４
ａ，Ｓ２４ｂを出力する。
回路２は、図２に示すように、正極及び負極のパルスＳ
１ａ，Ｓ１ｂをパルス幅カウンタ２１Ａ，２１Ｂで計数
し、第１の数値比較回路２２Ａ，２２Ｂ、第２の数値比
較回路２３Ａ，２３Ｂ、第３の数値比較回路２４Ａ，２
４Ｂで計数値を各スレショルドと比較しながら、第１の
パルス検出信号Ｓ２２ａ，Ｓ２２ｂ、第２のパルス検出
信号Ｓ２３ａ，Ｓ２３ｂ、第３のパルス検出信号Ｓ２４
ａ，Ｓ２４ｂを出力する。
【００１５】この時、第２の数値比較回路２３Ａ，２３
Ｂ及び第３の数値比較回路２４Ａ，２４Ｂは、フレーム
パルス立下りから生成される第１の切替信号Ｓ６及び第
２の切替信号Ｓ４ｂの入力に基づき制御回路２５により
作られる正極及び負極制御信号Ｓ２５ａ，Ｓ２６ａに基
づいて選択動作するセレクタ２６Ａ，２６Ｂでどちらか
一方が選ばれる。
Ｂ及び第３の数値比較回路２４Ａ，２４Ｂは、フレーム
パルス立下りから生成される第１の切替信号Ｓ６及び第
２の切替信号Ｓ４ｂの入力に基づき制御回路２５により
作られる正極及び負極制御信号Ｓ２５ａ，Ｓ２６ａに基
づいて選択動作するセレクタ２６Ａ，２６Ｂでどちらか
一方が選ばれる。
【００１６】以上から、第１の数値比較回路２２Ａ，２
２Ｂによるパルス１個検出と、セレクタ２６Ａ，２６Ｂ
で選ばれるパルス２個連続検出により、バイオレーショ
ン検出回路２７Ａ，２７Ｂによるバイオレーション検出
が行われる。それぞれのパルス検出については、図３に
示すように、各数値比較回路に設定されるスレショルド
を例えば第１のスレショルドを１．７μＳ、第２のスレ
ショルドを９．３μＳ、第３のスレショルドを７．２μ
Ｓと設定している。また、第２のスレショルドと第３の
スレショルドの制御信号Ｓ２５ａ，Ｓ２５ｂは、検出フ
レームパルスと同極については、フレームパルス立下り
から１５ビット幅についてはフレーム構成上２ビット連
続はないため、第２のスレショルドを、それ以降はフレ
ームパルス誤認識に対応できるように第３のスレショル
ドを選択する。フレームパルスとは別の極については、
パルス幅の圧縮によるバイオレーションパルスは存在し
ないため、常に第２のスレショルドを選択する。
２Ｂによるパルス１個検出と、セレクタ２６Ａ，２６Ｂ
で選ばれるパルス２個連続検出により、バイオレーショ
ン検出回路２７Ａ，２７Ｂによるバイオレーション検出
が行われる。それぞれのパルス検出については、図３に
示すように、各数値比較回路に設定されるスレショルド
を例えば第１のスレショルドを１．７μＳ、第２のスレ
ショルドを９．３μＳ、第３のスレショルドを７．２μ
Ｓと設定している。また、第２のスレショルドと第３の
スレショルドの制御信号Ｓ２５ａ，Ｓ２５ｂは、検出フ
レームパルスと同極については、フレームパルス立下り
から１５ビット幅についてはフレーム構成上２ビット連
続はないため、第２のスレショルドを、それ以降はフレ
ームパルス誤認識に対応できるように第３のスレショル
ドを選択する。フレームパルスとは別の極については、
パルス幅の圧縮によるバイオレーションパルスは存在し
ないため、常に第２のスレショルドを選択する。
【００１７】以上の動作により、誤ってバイオレーショ
ンパルスを検出することなく、正確にフレームパルス立
下りエッジを検出する。
ンパルスを検出することなく、正確にフレームパルス立
下りエッジを検出する。
【００１８】なお、上記実施例ではＩＳＤＮ基本アクセ
ス網終端装置のフレームパルスを基準とした受信クロッ
ク再生に必要なフレームパルス立下りエッジ検出につい
て示したが、各スレショルドの設定値を配線構成に合わ
せ多少変更させても良い。
ス網終端装置のフレームパルスを基準とした受信クロッ
ク再生に必要なフレームパルス立下りエッジ検出につい
て示したが、各スレショルドの設定値を配線構成に合わ
せ多少変更させても良い。
【００１９】
【発明の効果】以上のように、本発明によれば、配線構
成により起こるＮＴ受信パルス幅の伸長及び圧縮を考慮
してパルス検出用スレショルドを多種類設定し増やすこ
とで、正確にバイオレーションパルスを切り替え、フレ
ームパルス立下りエッジ検出を行うのでＩＳＤＮ基本ア
クセスインタフェースの配線構成に無関係に適用でき、
正確なフレームビット立下りエッジを検出する効果があ
る。
成により起こるＮＴ受信パルス幅の伸長及び圧縮を考慮
してパルス検出用スレショルドを多種類設定し増やすこ
とで、正確にバイオレーションパルスを切り替え、フレ
ームパルス立下りエッジ検出を行うのでＩＳＤＮ基本ア
クセスインタフェースの配線構成に無関係に適用でき、
正確なフレームビット立下りエッジを検出する効果があ
る。
【図１】本発明の一実施例によるフレームパルス検出回
路の回路図である。
路の回路図である。
【図２】図１のバイオレーションパルス検出回路２の内
部構成図である。
部構成図である。
【図３】図１及び図２の動作を説明するタイミングチャ
ートである。
ートである。
【図４】従来のフレームパルス検出回路の回路図であ
る。
る。
【図５】図４のバイオレーションパルス検出回路２の内
部構成図である。
部構成図である。
【図６】図４の動作を説明するタイミングチャートであ
る。
る。
【図７】図５の動作を説明するタイミングチャートであ
る。
る。
【図８】図７に比較して図５の動作を説明するタイミン
グチャートである。
グチャートである。
１ バイポーラユニポーラ変換回路 ２ バイオレーションパルス検出回路 ３ 切替回路 ４Ａ 第１のマスク生成回路 ４Ｂ 第２のマスク生成回路 ５ ２入力ＡＮＤゲート ６ トグルフリップフロップ ２１Ａ 第１の数値比較回路 ２２Ａ 第１の数値比較回路 ２２Ｂ 第１の数値比較回路 ２３Ａ 第２の数値比較回路 ２３Ｂ 第２の数値比較回路 ２４Ａ 第３の数値比較回路 ２４Ｂ 第３の数値比較回路
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成３年８月２８日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】また、図５は上記バイオレーションパルス
検出回路２の詳細構成を示したもので、図において、２
１Ａ，２１Ｂは正極及び負極のパルス幅カウンタ、２２
Ａ，２３Ａは第１のスレショルドレベルを持つ第１の数
値比較回路、２２Ｂ，２３Ｂは第２のスレショルドレベ
ルを持つ第２の数値比較回路、２７Ａ，２７Ｂは正極及
び負極のバイオレーション検出回路である。
検出回路２の詳細構成を示したもので、図において、２
１Ａ，２１Ｂは正極及び負極のパルス幅カウンタ、２２
Ａ，２３Ａは第１のスレショルドレベルを持つ第１の数
値比較回路、２２Ｂ，２３Ｂは第２のスレショルドレベ
ルを持つ第２の数値比較回路、２７Ａ，２７Ｂは正極及
び負極のバイオレーション検出回路である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００６
【補正方法】変更
【補正内容】
【０００６】ここで、図５の構成を有する上記バイオレ
ーションパルス検出回路２の動作を図７と図８に基づい
て説明する。正極及び負極パルス入力端子には、レシー
バからのバイポーラユニポーラ変換された正極及び負極
パルスＳ１ａ，Ｓ１ｂが入力される。そのパルスを多点
サンプリング用クロックを用い、パルス幅カウンタ２１
Ａ，２１Ｂで計数し、計数値が第１と第２の数値比較回
路２２Ａと２２Ｂ、２３Ａと２３Ｂに設定された各スレ
ショルドレベルを超えると、正極及び負極の各パルス検
出信号Ｓ２２ａとＳ２３ａ、及びＳ２２ｂとＳ２３ｂを
出力する。これは、パルス１個の場合と、連続２個の場
合の検出である。これらのパルス検出により、正極及び
負極のバイオレーションの立下りエッジＳ２ａ，Ｓ２ｂ
をそれぞれ別に検出している。
ーションパルス検出回路２の動作を図７と図８に基づい
て説明する。正極及び負極パルス入力端子には、レシー
バからのバイポーラユニポーラ変換された正極及び負極
パルスＳ１ａ，Ｓ１ｂが入力される。そのパルスを多点
サンプリング用クロックを用い、パルス幅カウンタ２１
Ａ，２１Ｂで計数し、計数値が第１と第２の数値比較回
路２２Ａと２２Ｂ、２３Ａと２３Ｂに設定された各スレ
ショルドレベルを超えると、正極及び負極の各パルス検
出信号Ｓ２２ａとＳ２３ａ、及びＳ２２ｂとＳ２３ｂを
出力する。これは、パルス１個の場合と、連続２個の場
合の検出である。これらのパルス検出により、正極及び
負極のバイオレーションの立下りエッジＳ２ａ，Ｓ２ｂ
をそれぞれ別に検出している。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】次に本実施例における動作を図３に示す各
部出力のタイミングチャートを参照して説明する。バイ
ポーラ信号入力端子から入力されたＮＴ受信フレーム
は、バイポーラユニポーラ変換回路１により正極及び負
極のユニポーラ信号Ｓ１ａ，Ｓ１ｂとして出力される。
バイオレーションパルス検出回路２では、多点サンプリ
ング用クロックに基づきパルス認識を行い正極及び負極
で起こったバイオレーションを検出し、そのバイオレー
ションパルスの立下りエッジＳ２ａ，Ｓ２ｂを出力す
る。切替回路３により、フレームパルス立下りエッジＳ
３ａと、それとは別の極のバイオレーションパルス立下
りエッジＳ３ｂを選択する。第１のマスク生成回路４Ａ
はフレームパルス立下りエッジＳ３ａから１３ビット幅
のマスクＳ４ａを生成し、フレームパルスとは別の極に
検出したバイオレーションパルス立下りエッジＳ３ｂと
の位相を２入力ＡＮＤゲート５により比較し、バイオレ
ーション位相がフレームの規則を違反した時、トグルフ
リップフロップ６にトリガをかけ、切替信号Ｓ６により
切替回路３を切り替える。第２のマスク生成回路４Ｂは
フレームパルス立下りエッジＳ３ａから１５ビット幅の
マスクＳ４ｂを生成し、切替信号Ｓ６と同時にバイオレ
ーションパルス検出回路２に送出する。
部出力のタイミングチャートを参照して説明する。バイ
ポーラ信号入力端子から入力されたＮＴ受信フレーム
は、バイポーラユニポーラ変換回路１により正極及び負
極のユニポーラ信号Ｓ１ａ，Ｓ１ｂとして出力される。
バイオレーションパルス検出回路２では、多点サンプリ
ング用クロックに基づきパルス認識を行い正極及び負極
で起こったバイオレーションを検出し、そのバイオレー
ションパルスの立下りエッジＳ２ａ，Ｓ２ｂを出力す
る。切替回路３により、フレームパルス立下りエッジＳ
３ａと、それとは別の極のバイオレーションパルス立下
りエッジＳ３ｂを選択する。第１のマスク生成回路４Ａ
はフレームパルス立下りエッジＳ３ａから１３ビット幅
のマスクＳ４ａを生成し、フレームパルスとは別の極に
検出したバイオレーションパルス立下りエッジＳ３ｂと
の位相を２入力ＡＮＤゲート５により比較し、バイオレ
ーション位相がフレームの規則を違反した時、トグルフ
リップフロップ６にトリガをかけ、切替信号Ｓ６により
切替回路３を切り替える。第２のマスク生成回路４Ｂは
フレームパルス立下りエッジＳ３ａから１５ビット幅の
マスクＳ４ｂを生成し、切替信号Ｓ６と同時にバイオレ
ーションパルス検出回路２に送出する。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】この時、第２の数値比較回路２３Ａ，２３
Ｂ及び第３の数値比較回路２４Ａ，２４Ｂは、フレーム
パルス立下りから生成される第１の切替信号Ｓ６及び第
２の切替信号Ｓ４ｂの入力に基づき制御回路２５により
作られる正極及び負極制御信号Ｓ２５ａ，Ｓ２５ａに基
づいて選択動作するセレクタ２６Ａ，２６Ｂでどちらか
一方が選ばれる。
Ｂ及び第３の数値比較回路２４Ａ，２４Ｂは、フレーム
パルス立下りから生成される第１の切替信号Ｓ６及び第
２の切替信号Ｓ４ｂの入力に基づき制御回路２５により
作られる正極及び負極制御信号Ｓ２５ａ，Ｓ２５ａに基
づいて選択動作するセレクタ２６Ａ，２６Ｂでどちらか
一方が選ばれる。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １ バイポーラユニポーラ変換回路 ２ バイオレーションパルス検出回路 ３ 切替回路 ４Ａ 第１のマスク生成回路 ４Ｂ 第２のマスク生成回路 ５ ２入力ＡＮＤゲート ６ トグルフリップフロップ ２１Ａ パルス幅カウンタ ２１Ｂ パルス幅カウンタ ２２Ａ 第１の数値比較回路 ２２Ｂ 第１の数値比較回路 ２３Ａ 第２の数値比較回路 ２３Ｂ 第２の数値比較回路 ２４Ａ 第３の数値比較回路 ２４Ｂ 第３の数値比較回路
Claims (1)
- 【請求項１】 バイポーラ信号を正極及び負極のユニポ
ーラ信号に変換するバイポーラユニポーラ変換回路と、
多点サンプリングにより正極及び負極のユニポーラ信号
のパルス幅を計数すると共に、パルス検出用スレショル
ドを複数有し受信パルス幅の伸長及び圧縮を考慮して入
力される切替信号より及び第２のマスク信号に基づくバ
イオレーションパルスを切り替えバイオレーションパル
スの立下りエッジを検出するバイオレーションパルス検
出回路と、正極及び負極の検出エッジを切り替える切替
回路と、判定したフレームパルス立下りエッジから１３
ビット幅の第１のマスク信号を生成する第１マスク生成
回路と、判定したフレームパルス立下りエッジから１５
ビット幅の第２のマスク信号を生成する第２のマスク生
成回路と、フレームパルスとは反対の極のバイオレーシ
ョンパルスと上記第１のマスク生成回路で生成されたマ
スク信号との位相を比較する２入力ＡＮＤゲートと、Ａ
ＮＤゲートの出力によりトグルし切替信号を送出するト
グルフリップフロップとを備えたフレームパルス検出回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2412163A JPH0629964A (ja) | 1990-12-19 | 1990-12-19 | フレームパルス検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2412163A JPH0629964A (ja) | 1990-12-19 | 1990-12-19 | フレームパルス検出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629964A true JPH0629964A (ja) | 1994-02-04 |
Family
ID=18521037
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2412163A Pending JPH0629964A (ja) | 1990-12-19 | 1990-12-19 | フレームパルス検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629964A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2707921A1 (fr) * | 1993-07-22 | 1995-01-27 | Seiko Instr Inc | Structure de tête thermique pour une imprimante. |
| FR2730666A1 (fr) * | 1995-02-22 | 1996-08-23 | Axiohm | Tete d'imprimante thermique a plaquette support etroite |
-
1990
- 1990-12-19 JP JP2412163A patent/JPH0629964A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2707921A1 (fr) * | 1993-07-22 | 1995-01-27 | Seiko Instr Inc | Structure de tête thermique pour une imprimante. |
| FR2730666A1 (fr) * | 1995-02-22 | 1996-08-23 | Axiohm | Tete d'imprimante thermique a plaquette support etroite |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3597539A (en) | Frame synchronization system | |
| JPS6068787A (ja) | フレ−ミングコ−ド検出回路 | |
| US6675326B1 (en) | Method and apparatus for detecting a data receiving error | |
| EP0205552A1 (en) | Clock recovery circuit | |
| EP0499397A2 (en) | Digital communications systems | |
| JPH0629964A (ja) | フレームパルス検出回路 | |
| CN106571813B (zh) | 全新设计的边沿式高阻型数字鉴相器 | |
| US8719674B2 (en) | Communication apparatus | |
| US6714148B1 (en) | Digital protective relay | |
| WO1999025066A1 (en) | Phase lock loop for synchronous reference clocks | |
| US4972443A (en) | Method and arrangement for generating a correction signal for a digital clock recovery means | |
| US5905755A (en) | Method and circuit for data regeneration of a data stream | |
| JPH0124386B2 (ja) | ||
| US6307904B1 (en) | Clock recovery circuit | |
| JP2731570B2 (ja) | リンガ電圧検出回路 | |
| JPS6268348A (ja) | Ｃｍｉコ−ド受信装置 | |
| EP1519504A1 (en) | Method and device implementing a serial SDH aligner | |
| JPH03286640A (ja) | フレームパルス検出回路 | |
| JPH07107071A (ja) | 制御信号処理回路 | |
| CA1338042C (en) | Adaptive timing | |
| KR930007721B1 (ko) | Nrz/cmi(ii) 부호 변환장치 | |
| JPH0399540A (ja) | 同期用クロック回路 | |
| JPH07113897B2 (ja) | 多数決演算回路 | |
| JP3927037B2 (ja) | クロック生成方法及びクロック生成装置 | |
| JP2972452B2 (ja) | 受信データ識別回路 |