JPH06302564A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH06302564A JPH06302564A JP8445293A JP8445293A JPH06302564A JP H06302564 A JPH06302564 A JP H06302564A JP 8445293 A JP8445293 A JP 8445293A JP 8445293 A JP8445293 A JP 8445293A JP H06302564 A JPH06302564 A JP H06302564A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- fluorine
- silicon substrate
- conductive film
- photoresist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に、シリコン基板と該シリコン基板の上に形成
される導伝膜とのコンタクトのためのコンタクトホール
を形成する際に生じるコンタクトリークを低減すること
ができる半導体装置の製造方法に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a contact leak that occurs when a contact hole is formed for contact between a silicon substrate and a conductive film formed on the silicon substrate. The present invention relates to a method for manufacturing a semiconductor device that can reduce
【0002】[0002]
【従来の技術】以下、従来の半導体装置の製造方法につ
いて説明する。2. Description of the Related Art A conventional method of manufacturing a semiconductor device will be described below.
【0003】図2は、従来の半導体装置の製造方法の各
製造工程を示す断面模式図であり、同図において、1は
シリコン基板、2はシリコン基板1上に形成された絶縁
膜、3は絶縁膜2上に形成されたフォトレジストパター
ン、4は絶縁膜2にコンタクトホールを形成した後に形
成された導伝膜である。FIG. 2 is a schematic sectional view showing each manufacturing step of a conventional semiconductor device manufacturing method. In FIG. 2, 1 is a silicon substrate, 2 is an insulating film formed on the silicon substrate 1, and 3 is an insulating film. Photoresist patterns 4 formed on the insulating film 2 are conductive films formed after forming contact holes in the insulating film 2.
【0004】まず、図2(a)に示すように、シリコン
基板1上に絶縁膜2を形成した後、該絶縁膜2の上に絶
縁膜形成工程と連続してフォトレジストを塗布する。そ
の後、該フォトレジストをパターニングして絶縁膜2上
にフォトレジストパターン3を形成する。First, as shown in FIG. 2A, after forming an insulating film 2 on a silicon substrate 1, a photoresist is applied on the insulating film 2 in a continuous process of forming an insulating film. Then, the photoresist is patterned to form a photoresist pattern 3 on the insulating film 2.
【0005】次に、図2(b)に示すように、絶縁膜2
に対してフォトレジストパターン3をマスクとするフッ
素系の反応ガスを用いたドライエッチングを施すことに
よって絶縁膜2にコンタクトホールを形成する。Next, as shown in FIG. 2B, the insulating film 2
On the other hand, a contact hole is formed in the insulating film 2 by performing dry etching using a fluorine-based reaction gas with the photoresist pattern 3 as a mask.
【0006】次に、図2(c)に示すように、フォトレ
ジストパターン3を除去した後、絶縁膜2の上にスパッ
タ法によって導伝膜4を形成する。しかる後、導伝膜4
に対して熱処理を行なうことにより導伝膜4をアロイ化
する。Next, as shown in FIG. 2C, after removing the photoresist pattern 3, a conductive film 4 is formed on the insulating film 2 by a sputtering method. After that, the conductive film 4
The conductive film 4 is alloyed by performing heat treatment on.
【0007】[0007]
【発明が解決しようとする課題】しかしながら、上記の
ような構成では、ドライエッチングにより絶縁膜2にコ
ンタクトホールを形成する際に、絶縁膜2の膜厚のばら
つきに起因するエッチ残りを除去するためにオーバーエ
ッチを長時間化する必要がある。そして、この長時間化
されたオーバーエッチのダメージによって、導電膜4と
シリコン基板1との間のアロイスパイクの形成が促進さ
れ、コンタクトリークが増加するという問題がある。However, in the above configuration, when the contact hole is formed in the insulating film 2 by dry etching, the etching residue caused by the variation in the film thickness of the insulating film 2 is removed. Therefore, it is necessary to extend the overetching time. The damage caused by the overetching for a long time promotes the formation of alloy spikes between the conductive film 4 and the silicon substrate 1, resulting in a problem that contact leak increases.
【0008】本発明は、上記従来の問題を解決するもの
で、コンタクトホールにおける導伝膜とシリコン基板の
間のコンタクトリークを低減することのできる半導体装
置の製造方法を提供することを目的とする。The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of reducing a contact leak between a conductive film and a silicon substrate in a contact hole. .
【0009】[0009]
【課題を解決するための手段】上記の目的を達成するた
め、本発明は、絶縁膜におけるコンタクトホールを形成
する部分に予めフッ素を注入しておくことにより、絶縁
膜に対するフッ素系ガスを用いたドライエッチングを促
進するものである。In order to achieve the above object, the present invention uses a fluorine-based gas for the insulating film by previously injecting fluorine into a portion of the insulating film where a contact hole is formed. It promotes dry etching.
【0010】具体的に本発明が講じた解決手段は、シリ
コン基板上に絶縁膜を形成する工程と、上記絶縁膜上に
フォトレジストパターンを形成する工程と、上記絶縁膜
に上記フォトレジストパターンをマスクとして該絶縁膜
中に飛程が存在する条件下でフッ素を注入する工程と、
上記絶縁膜に上記フォトレジストパターンをマスクとし
てフッ素系ガスを用いたドライエッチングを施すことに
より該絶縁膜にコンタクトホールを形成する工程と、上
記フォトレジストパターンを除去した後、上記絶縁膜上
に導伝膜を形成する工程と、上記導伝膜を熱処理するこ
とにより該導伝膜をアロイ化する工程とを備える構成で
ある。Specifically, the solution means taken by the present invention is to form an insulating film on a silicon substrate, to form a photoresist pattern on the insulating film, and to form the photoresist pattern on the insulating film. A step of injecting fluorine as a mask under the condition that a range exists in the insulating film,
A step of forming a contact hole in the insulating film by performing dry etching using a fluorine-based gas on the insulating film using the photoresist pattern as a mask; and after removing the photoresist pattern, conducting on the insulating film. This is a configuration including a step of forming a conductive film and a step of heat-treating the conductive film to alloy the conductive film.
【0011】[0011]
【作用】上記の構成により、絶縁膜におけるコンタクト
ホールを形成する部分には予めフッ素が注入されている
ため、フッ素系ガスを用いたドライエッチングにより絶
縁膜にコンタクトホールを形成する際のエッチレートが
向上するので、エッチ残りを除去するのに必要なオーバ
ーエッチの時間を短時間化できる。このため、オーバー
エッチに起因するシリコン基板の表面に生じる荒れが、
従来の半導体装置の製造方法よりも低減される。With the above structure, since the portion of the insulating film where the contact hole is formed is previously filled with fluorine, the etching rate when the contact hole is formed in the insulating film by dry etching using a fluorine-based gas is improved. Since it is improved, the over-etching time required to remove the etching residue can be shortened. Therefore, the roughness caused on the surface of the silicon substrate due to overetching is
This is reduced as compared with the conventional semiconductor device manufacturing method.
【0012】また、絶縁膜に注入したフッ素のうちシリ
コン基板に到達したものは、導伝膜形成後の熱処理によ
ってシリコン基板と導伝膜の界面にパイルアップし、界
面を電気的に不活性化する。Of the fluorine injected into the insulating film, the fluorine that reaches the silicon substrate is piled up at the interface between the silicon substrate and the conductive film by heat treatment after the conductive film is formed, and the interface is electrically inactivated. To do.
【0013】従って、本実施例によれば、コンタクトホ
ールを形成する際のドライエッチングによるシリコン基
板のダメージを低減でき、該ダメージに起因する導電膜
とシリコン基板の間のアロイスパイクの形成を抑制でき
るので、コンタクトリークを低減することができる。Therefore, according to this embodiment, damage to the silicon substrate due to dry etching when forming the contact hole can be reduced, and formation of alloy spikes between the conductive film and the silicon substrate due to the damage can be suppressed. Therefore, contact leak can be reduced.
【0014】[0014]
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
【0015】図1は、本発明の一実施例に係る半導体装
置の製造方法の各製造工程を示す断面模式図である。FIG. 1 is a schematic sectional view showing each manufacturing step of a method of manufacturing a semiconductor device according to an embodiment of the present invention.
【0016】同図において、1はシリコン基板、2はシ
リコン基板1上に形成された絶縁膜、3は絶縁膜2上に
形成されたフォトレジストパターン、4は絶縁膜にコン
タクトホールを形成した後に形成された導伝膜、5はフ
ォトレジストパターン3をマスクとして絶縁膜2に注入
されるフッ素である。In the figure, 1 is a silicon substrate, 2 is an insulating film formed on the silicon substrate 1, 3 is a photoresist pattern formed on the insulating film 2, and 4 is a contact hole formed in the insulating film. The formed conductive film 5 is fluorine injected into the insulating film 2 using the photoresist pattern 3 as a mask.
【0017】まず、図1(a)に示すように、半導体シ
リコン基板1上に厚さ100nmの絶縁膜2を形成した
後、該絶縁膜形成工程に連続して絶縁膜2上にフォトレ
ジストを塗布する。その後、このフォトレジストをパタ
ーニングしフォトレジストパターン3を形成する。First, as shown in FIG. 1A, after an insulating film 2 having a thickness of 100 nm is formed on a semiconductor silicon substrate 1, a photoresist is formed on the insulating film 2 continuously in the insulating film forming step. Apply. Then, this photoresist is patterned to form a photoresist pattern 3.
【0018】しかる後、このフォトレジストパターン3
をマスクとし、イオン注入装置を用いて、加速エネルギ
ー10〜40keV、ドーズ量1×1015cm-2の条件
でフッ素5を注入する。この加速エネルギーでのフッ素
5の飛程は16〜67nmなので、絶縁膜2中に飛程が
存在する。この場合、加速エネルギーを10keV以上
にすることによって、注入したフッ素5が絶縁膜2の表
面近傍に集中することなく、絶縁膜2の下部にまでフッ
素注入の効果を導入できる。また、加速エネルギーを4
0keV以下にすることによって、フッ素注入による半
導体シリコン基板1へのダメージを抑制できる。Then, the photoresist pattern 3 is formed.
Is used as a mask, and fluorine 5 is implanted under the conditions of an acceleration energy of 10 to 40 keV and a dose amount of 1 × 10 15 cm −2 using an ion implantation device. Since the range of fluorine 5 with this acceleration energy is 16 to 67 nm, a range exists in the insulating film 2. In this case, by setting the acceleration energy to 10 keV or more, it is possible to introduce the effect of fluorine implantation into the lower portion of the insulating film 2 without the implanted fluorine 5 being concentrated near the surface of the insulating film 2. Also, the acceleration energy is 4
By setting it to 0 keV or less, damage to the semiconductor silicon substrate 1 due to fluorine implantation can be suppressed.
【0019】次に、図1(b)に示すように、絶縁膜2
にフォトレジストパターン3をマスクとしフッ素系ガス
を用いたドライエッチングを施すことにより、絶縁膜2
に2μm四方のコンタクトホールを形成する。Next, as shown in FIG. 1B, the insulating film 2
By using the photoresist pattern 3 as a mask and performing dry etching using a fluorine-based gas, the insulating film 2
A 2 μm square contact hole is formed in the substrate.
【0020】次に、図1(c)に示すように、フォトレ
ジストパターン3を除去した後、絶縁膜2の上にスパッ
タ法によって厚さ100nmを有し、アルミニウム(以
下、Alと略する。)/シリコン(以下、Siと略す
る。)、Al/Si/銅(以下、Cuと略する。)、タ
ングステン(以下、Wと略する。)、Cuなどからなる
配線用の導伝膜4を形成する。Next, as shown in FIG. 1 (c), after removing the photoresist pattern 3, the insulating film 2 has a thickness of 100 nm formed by sputtering and is made of aluminum (hereinafter abbreviated as Al). ) / Silicon (hereinafter abbreviated as Si), Al / Si / copper (hereinafter abbreviated as Cu), tungsten (hereinafter abbreviated as W), and Cu conductive film 4 for wiring. To form.
【0021】しかる後、水素雰囲気中において350〜
450℃の温度下で30分間の熱処理を行なうことによ
り導伝膜4をアロイ化する。Then, in a hydrogen atmosphere, 350-
By conducting a heat treatment for 30 minutes at a temperature of 450 ° C., the conductive film 4 is alloyed.
【0022】尚、本実施例において用いられたフッ素5
の加速エネルギー及びドーズ量は、絶縁膜2の膜厚10
0nmによって決められたものであり、絶縁膜2の膜厚
によってフッ素5の加速エネルギー及びドーズ量は変化
する。Fluorine 5 used in this embodiment was used.
The acceleration energy and the dose amount of the
It is determined by 0 nm, and the acceleration energy and dose amount of fluorine 5 change depending on the film thickness of the insulating film 2.
【0023】以下、上記のように構成された本実施例の
半導体装置の製造方法の作用を説明する。The operation of the method of manufacturing the semiconductor device of this embodiment having the above structure will be described below.
【0024】フッ素系ガスを用いた絶縁膜2に対するド
ライエッチングは、絶縁膜2の表面にフッ素系イオンが
入射してSi−F結合が形成され、該Si−F結合が揮
発性のSiF4 となることによって進行する。従って、
コンタクトホールを形成するためのフッ素ガスによるド
ライエッチングの前に絶縁膜2におけるエッチングされ
る部分にフッ素5を注入することによって、絶縁膜2に
おけるフッ素5が注入された部分にSi−F結合が形成
されるので、該フッ素5が注入された部分のエッチレー
トが増加する。In dry etching of the insulating film 2 using a fluorine-based gas, fluorine-based ions are incident on the surface of the insulating film 2 to form Si-F bonds, and the Si-F bonds are converted to volatile SiF 4 . It progresses by becoming. Therefore,
By injecting fluorine 5 into the etched portion of the insulating film 2 before dry etching with fluorine gas for forming the contact hole, a Si—F bond is formed in the portion of the insulating film 2 into which the fluorine 5 is injected. Therefore, the etching rate of the portion into which the fluorine 5 is injected increases.
【0025】フッ素5を注入する条件として上記の条件
を採用する場合には、絶縁膜2のエッチレートは従来の
2倍に増加するので、エッチ残りを除去するのに必要な
オーバーエッチの時間を短時間化できる。このため、オ
ーバーエッチに起因するシリコン基板1の表面に生じる
荒れが、従来の半導体装置の製造方法よりも低減でき
る。When the above conditions are adopted as the conditions for implanting the fluorine 5, the etching rate of the insulating film 2 is doubled as compared with the conventional one, so that the overetching time required to remove the etching residue is increased. It can be shortened. Therefore, the roughness caused on the surface of the silicon substrate 1 due to overetching can be reduced as compared with the conventional semiconductor device manufacturing method.
【0026】尚、上記実施例においては、絶縁膜2中に
飛程がくる条件でフッ素5の加速エネルギーを設定した
が、いくらかのフッ素5はシリコン基板1に到達する。
しかしながら、シリコン基板1に到達したフッ素5は、
導伝膜4を形成した後の熱処理によって、シリコン基板
1と導伝膜4の界面にパイルアップし、界面を電気的に
不活性化する。In the above embodiment, the acceleration energy of the fluorine 5 is set under the condition that the range is in the insulating film 2, but some fluorine 5 reaches the silicon substrate 1.
However, the fluorine 5 reaching the silicon substrate 1 is
By heat treatment after forming the conductive film 4, the interface between the silicon substrate 1 and the conductive film 4 is piled up to electrically inactivate the interface.
【0027】このため、本実施例によれば、コンタクト
ホールを形成する際のドライエッチングのダメージを低
減し、ダメージに起因する導電膜4とシリコン基板1の
間のアロイスパイクの形成を抑制できるので、コンタク
トリークを低減することができる。Therefore, according to this embodiment, it is possible to reduce the damage of dry etching when forming the contact hole and to suppress the formation of alloy spikes between the conductive film 4 and the silicon substrate 1 due to the damage. Therefore, contact leak can be reduced.
【0028】[0028]
【発明の効果】以上説明したように、本発明に係る半導
体装置の製造方法によると、コンタクトホールを形成す
るためのフッ素系ガスを用いたドライエッチング工程の
前に、絶縁膜におけるエッチングされる部分にフッ素を
注入するため、フッ素系ガスを用いたドライエッチング
工程の際のエッチレートが向上するので、エッチ残りを
除去するのに必要なオーバーエッチの時間を短時間化で
き、これにより、オーバーエッチに起因するシリコン基
板の表面に生じる荒れが、従来の半導体装置の製造方法
よりも低減される。As described above, according to the method of manufacturing a semiconductor device of the present invention, the portion of the insulating film to be etched before the dry etching step using the fluorine-based gas for forming the contact hole. Since fluorine is injected into the substrate, the etching rate during the dry etching process using a fluorine-based gas is improved, so the overetching time required to remove the etching residue can be shortened. Roughness caused on the surface of the silicon substrate due to is reduced as compared with the conventional semiconductor device manufacturing method.
【0029】このため、本発明によると、シリコン基板
と該シリコン基板上に形成された導伝膜とのコンタクト
リークを低減することができる優れた半導体装置の製造
方法を実現できる。Therefore, according to the present invention, it is possible to realize an excellent method for manufacturing a semiconductor device capable of reducing the contact leak between the silicon substrate and the conductive film formed on the silicon substrate.
【図1】(a),(b),(c)は本発明の一実施例に
係る半導体装置の製造方法の各製造工程を示す断面模式
図である。1A, 1B, and 1C are schematic sectional views showing respective manufacturing steps of a method for manufacturing a semiconductor device according to an embodiment of the present invention.
【図2】(a),(b),(c)は従来の半導体装置の
製造方法の各製造工程を示す断面模式図である。2A, 2B, and 2C are schematic cross-sectional views showing respective manufacturing steps of a conventional method for manufacturing a semiconductor device.
1 シリコン基板 2 絶縁膜 3 フォトレジストパターン 4 導伝膜 5 フッ素 1 Silicon substrate 2 Insulating film 3 Photoresist pattern 4 Conductive film 5 Fluorine
Claims (1)
と、上記絶縁膜上にフォトレジストパターンを形成する
工程と、上記絶縁膜に上記フォトレジストパターンをマ
スクとして該絶縁膜中に飛程が存在する条件下でフッ素
を注入する工程と、上記絶縁膜に上記フォトレジストパ
ターンをマスクとしてフッ素系ガスを用いたドライエッ
チングを施すことにより該絶縁膜にコンタクトホールを
形成する工程と、上記フォトレジストパターンを除去し
た後、上記絶縁膜上に導伝膜を形成する工程と、上記導
伝膜を熱処理することにより該導伝膜をアロイ化する工
程とを備えたことを特徴とする半導体装置の製造方法。1. A step of forming an insulating film on a silicon substrate, a step of forming a photoresist pattern on the insulating film, and a step in the insulating film using the photoresist pattern as a mask. A step of injecting fluorine under existing conditions; a step of forming a contact hole in the insulating film by performing dry etching using a fluorine-based gas on the insulating film using the photoresist pattern as a mask; A semiconductor device comprising: a step of forming a conductive film on the insulating film after removing the pattern; and a step of alloying the conductive film by heat-treating the conductive film. Production method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8445293A JPH06302564A (en) | 1993-04-12 | 1993-04-12 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8445293A JPH06302564A (en) | 1993-04-12 | 1993-04-12 | Manufacture of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302564A true JPH06302564A (en) | 1994-10-28 |
Family
ID=13831018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8445293A Withdrawn JPH06302564A (en) | 1993-04-12 | 1993-04-12 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302564A (en) |
-
1993
- 1993-04-12 JP JP8445293A patent/JPH06302564A/en not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0722145B2 (en) | Method for manufacturing semiconductor device | |
| JP2994128B2 (en) | Method for manufacturing semiconductor device | |
| JPS6359251B2 (en) | ||
| US6004729A (en) | Methods of improving photoresist adhesion for integrated circuit fabrication | |
| US4662986A (en) | Planarization method and technique for isolating semiconductor islands | |
| JPS6252950B2 (en) | ||
| JP3897071B2 (en) | Manufacturing method of semiconductor device | |
| JPH06302564A (en) | Manufacture of semiconductor device | |
| JPS628512B2 (en) | ||
| JPH07135247A (en) | Manufacture of semiconductor device | |
| KR100282425B1 (en) | Method for fabricating of capacitor | |
| KR100333365B1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100315526B1 (en) | Metal wiring formation method of semiconductor device | |
| JPS59150421A (en) | Manufacture of semiconductor device | |
| JPH0878414A (en) | Semiconductor device and its manufacture | |
| JP2561384B2 (en) | Method for manufacturing semiconductor device | |
| JPH079893B2 (en) | Method for manufacturing semiconductor device | |
| JP3096177B2 (en) | Method for manufacturing semiconductor device | |
| JPH01225350A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH0472630A (en) | Manufacture of semiconductor device | |
| KR100252769B1 (en) | Method for forming conductive layer in semiconductor device | |
| KR100241538B1 (en) | Via hole formation method of semiconductor device | |
| KR100195245B1 (en) | Method for forming a contact of a semiconductor device | |
| JP2630616B2 (en) | Method for manufacturing semiconductor device | |
| JPH0448644A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |