JPH06302719A - 多層構造のｉｃ基板 - Google Patents
多層構造のｉｃ基板Info
- Publication number
- JPH06302719A JPH06302719A JP8828193A JP8828193A JPH06302719A JP H06302719 A JPH06302719 A JP H06302719A JP 8828193 A JP8828193 A JP 8828193A JP 8828193 A JP8828193 A JP 8828193A JP H06302719 A JPH06302719 A JP H06302719A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- substrate
- pins
- package
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 安定した電源が供給できる多層構造のＩＣ基
板を提供することを目的とする。 【構成】 電源用基板穴６０H1〜６０H4と同じ行もしく
は隣接する行の少なくとも電源用基板穴６０H1〜６０H4
より外側の列には基板穴６０を設けないようにしてい
る。従って、電源層の電源供給通路が確保され、ＩＣに
安定した電源を供給することができる。
板を提供することを目的とする。 【構成】 電源用基板穴６０H1〜６０H4と同じ行もしく
は隣接する行の少なくとも電源用基板穴６０H1〜６０H4
より外側の列には基板穴６０を設けないようにしてい
る。従って、電源層の電源供給通路が確保され、ＩＣに
安定した電源を供給することができる。
Description
【０００１】
【産業上の利用分野】この発明は、ＩＣ基板に関し、特
に多層構造のＩＣ基板に関するものである。
に多層構造のＩＣ基板に関するものである。
【０００２】
【従来の技術】一般に、ＩＣチップはセラミックなどの
パッケージに収められ、ＩＣ回路の入出力はピンによっ
て取り出される。
パッケージに収められ、ＩＣ回路の入出力はピンによっ
て取り出される。
【０００３】最近、ＣＰＵなど入出力を多数必要とする
場合には、ＩＣ自体の大きさに対して最も多くの入出力
ピンを配置することができるＰＧＡパッケージ（PIN-GR
ID-ARRAY-PACKAGE）が多く用いられている。
場合には、ＩＣ自体の大きさに対して最も多くの入出力
ピンを配置することができるＰＧＡパッケージ（PIN-GR
ID-ARRAY-PACKAGE）が多く用いられている。
【０００４】図１６に、ＰＧＡパッケージ２およびＰＧ
Ａパッケージ２が実装される多層構造のＩＣ基板４の状
態を示す。図１６Ａに示すように、ＰＧＡパッケージ２
は、入出力のためのピン（電源用のピン，信号用のピ
ン）１２がＩＣチップ３を取り囲むように複数列設けら
れている。
Ａパッケージ２が実装される多層構造のＩＣ基板４の状
態を示す。図１６Ａに示すように、ＰＧＡパッケージ２
は、入出力のためのピン（電源用のピン，信号用のピ
ン）１２がＩＣチップ３を取り囲むように複数列設けら
れている。
【０００５】一方、図１６Ｂに示すように、ＩＣ基板４
には、ＩＣチップ３が配置される中央部４Sを除いて、
入出力のためのピン１２に対応して基板穴１４が形成さ
れている。ＩＣ基板４の基板穴１４にＰＧＡパッケージ
２の入出力ピン１２が差し込まれると、ＩＣ基板４上で
ＩＣ回路が形成される。
には、ＩＣチップ３が配置される中央部４Sを除いて、
入出力のためのピン１２に対応して基板穴１４が形成さ
れている。ＩＣ基板４の基板穴１４にＰＧＡパッケージ
２の入出力ピン１２が差し込まれると、ＩＣ基板４上で
ＩＣ回路が形成される。
【０００６】図１６Ｃに、ＩＣ基板４の概略断面図を示
す。このＩＣ基板４は、配線層６，電源層８，グランド
層１０などの導電パターン層が絶縁層２０をはさんだ多
層構造（この例では４層）になっている。ＩＣ基板中央
部５に配置されるＩＣチップ３への電源の供給およびグ
ランドの接続は、基板内層の電源層８およびグランド層
１０を用いて行なわれる。例えば、電源用のピン１２P
が電源用のピンの基板穴１４Hに差し込まれることによ
り、電源用のピン１２Pと電源層８とが接続されてＩＣ
チップ３に電源が供給される。この場合、電源用のピン
の基板穴１４Hは、ＩＣチップ３までの距離を短くして
安定した電源の供給を図るなどの理由から、ＩＣチップ
３が配置される中央部５付近に設けられている（図１６
Ｂ参照）。
す。このＩＣ基板４は、配線層６，電源層８，グランド
層１０などの導電パターン層が絶縁層２０をはさんだ多
層構造（この例では４層）になっている。ＩＣ基板中央
部５に配置されるＩＣチップ３への電源の供給およびグ
ランドの接続は、基板内層の電源層８およびグランド層
１０を用いて行なわれる。例えば、電源用のピン１２P
が電源用のピンの基板穴１４Hに差し込まれることによ
り、電源用のピン１２Pと電源層８とが接続されてＩＣ
チップ３に電源が供給される。この場合、電源用のピン
の基板穴１４Hは、ＩＣチップ３までの距離を短くして
安定した電源の供給を図るなどの理由から、ＩＣチップ
３が配置される中央部５付近に設けられている（図１６
Ｂ参照）。
【０００７】従来、このような多層構造のＩＣ基板４を
用いて、ＰＧＡパッケージ２のＩＣ回路が形成されてい
た。
用いて、ＰＧＡパッケージ２のＩＣ回路が形成されてい
た。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
多層構造のＩＣ基板においては次のような問題点があっ
た。
多層構造のＩＣ基板においては次のような問題点があっ
た。
【０００９】図１６Ｂに示すように、ＩＣ基板４の基板
穴１４は、多数の入出力のためのピン１２に対応して高
密度に設けられており、さらに、各導電パターン層と入
出力のためのピン１２との接触を避けるためにクリアラ
ンス１５が設けられている。また、図１７に示すＩＣ基
板４の電源層８において、基板穴１４に加えて、信号線
を基板４の表から裏，裏から表と引き回すためのバイヤ
ホール１６が多数設けられている。さらに、電源用のピ
ンの基板穴１４Hには、ハンダ接続用のサーマルカップ
リング１８なども設けられている。従って、図１７のよ
うに、電源層８において、ＩＣ基板４の外部から電源用
のピンの基板穴１４Hに至るまでの電源電流ＩSの通る通
路が狭くなる。
穴１４は、多数の入出力のためのピン１２に対応して高
密度に設けられており、さらに、各導電パターン層と入
出力のためのピン１２との接触を避けるためにクリアラ
ンス１５が設けられている。また、図１７に示すＩＣ基
板４の電源層８において、基板穴１４に加えて、信号線
を基板４の表から裏，裏から表と引き回すためのバイヤ
ホール１６が多数設けられている。さらに、電源用のピ
ンの基板穴１４Hには、ハンダ接続用のサーマルカップ
リング１８なども設けられている。従って、図１７のよ
うに、電源層８において、ＩＣ基板４の外部から電源用
のピンの基板穴１４Hに至るまでの電源電流ＩSの通る通
路が狭くなる。
【００１０】この通路が狭いと、大電力が必要とされる
ときに、ＩＣチップ３への供給電圧が下がるためＩＣが
誤動作するという問題があった。すなわち、安定した電
源を供給することが困難であるという問題があった。
ときに、ＩＣチップ３への供給電圧が下がるためＩＣが
誤動作するという問題があった。すなわち、安定した電
源を供給することが困難であるという問題があった。
【００１１】この発明は上記問題を解決し、安定した電
源が供給できる多層構造のＩＣ基板を提供することを目
的とする。
源が供給できる多層構造のＩＣ基板を提供することを目
的とする。
【００１２】
【課題を解決するための手段】請求項１の多層構造のＩ
Ｃ基板は、ＩＣの入出力ピンが挿入される基板穴が中央
部を取り囲むように複数列設けられ、かつ、電源用基板
穴が最内列に設けられる基板であって、基板穴に前記入
出力ピンが挿入されて複数層に形成された導電パターン
層と選択的に接続されるＩＣ基板において、電源用基板
穴と同じ行もしくは隣接する行の少なくとも電源用基板
穴より外側の列には基板穴を設けないこと、を特徴とし
ている。
Ｃ基板は、ＩＣの入出力ピンが挿入される基板穴が中央
部を取り囲むように複数列設けられ、かつ、電源用基板
穴が最内列に設けられる基板であって、基板穴に前記入
出力ピンが挿入されて複数層に形成された導電パターン
層と選択的に接続されるＩＣ基板において、電源用基板
穴と同じ行もしくは隣接する行の少なくとも電源用基板
穴より外側の列には基板穴を設けないこと、を特徴とし
ている。
【００１３】請求項２のＩＣパッケージは、入出力のた
めのピンがＩＣチップを取り囲むように複数列設けら
れ、かつ、電源用のピンが最内列に設けられるＩＣパッ
ケージにおいて、前記電源用のピンと同じ行もしくは隣
接する行の少なくとも電源用のピンより外側の列には前
記入出力のためのピンを設けないこと、を特徴としてい
る。
めのピンがＩＣチップを取り囲むように複数列設けら
れ、かつ、電源用のピンが最内列に設けられるＩＣパッ
ケージにおいて、前記電源用のピンと同じ行もしくは隣
接する行の少なくとも電源用のピンより外側の列には前
記入出力のためのピンを設けないこと、を特徴としてい
る。
【００１４】
【作用】請求項１の多層構造のＩＣ基板においては、電
源用基板穴と同じ行もしくは隣接する行の少なくとも電
源用基板穴より外側の列には基板穴を設けないようにし
ている。従って、電源層の電源供給通路が確保され、Ｉ
Ｃに安定した電源を供給することができる。
源用基板穴と同じ行もしくは隣接する行の少なくとも電
源用基板穴より外側の列には基板穴を設けないようにし
ている。従って、電源層の電源供給通路が確保され、Ｉ
Ｃに安定した電源を供給することができる。
【００１５】請求項２のＩＣパッケージにおいては、電
源用のピンと同じ行もしくは隣接する行の少なくとも電
源用のピンより外側の列には前記入出力のためのピンを
設けないようにしている。従って、電源用のピンを請求
項１の多層構造のＩＣ基板の電源用基板穴に挿入するこ
とにより電源供給通路が確保され、ＩＣに安定した電源
を供給することができる。
源用のピンと同じ行もしくは隣接する行の少なくとも電
源用のピンより外側の列には前記入出力のためのピンを
設けないようにしている。従って、電源用のピンを請求
項１の多層構造のＩＣ基板の電源用基板穴に挿入するこ
とにより電源供給通路が確保され、ＩＣに安定した電源
を供給することができる。
【００１６】
【実施例】図４に、この発明の一実施例によるＩＣパッ
ケージ３０を示す。ＩＣパッケージ３０は、入出力のた
めのピン４０がＩＣチップ３を取り囲むように複数列設
けられている。この実施例では、入出力のためのピン４
０が図示１０１，１０３のように並んでいる状態を
「列」と呼び、図示１０１を第１列、図示１０３を第２
列としている。この「列」に対して垂直方向に並んでい
る状態を「行」と呼んでいる（図示１０２）。なお、図
示１０４のように、ＩＣチップ３の頂角部から放射状に
並んでいる状態のものも「行」としている。なお、電源
用のピン４０Pはこの第１列に設けられており、この例
では、電源用のピン４０Pは４本（４０P1，４０P2，４
０P3，４０P4）設けられている。
ケージ３０を示す。ＩＣパッケージ３０は、入出力のた
めのピン４０がＩＣチップ３を取り囲むように複数列設
けられている。この実施例では、入出力のためのピン４
０が図示１０１，１０３のように並んでいる状態を
「列」と呼び、図示１０１を第１列、図示１０３を第２
列としている。この「列」に対して垂直方向に並んでい
る状態を「行」と呼んでいる（図示１０２）。なお、図
示１０４のように、ＩＣチップ３の頂角部から放射状に
並んでいる状態のものも「行」としている。なお、電源
用のピン４０Pはこの第１列に設けられており、この例
では、電源用のピン４０Pは４本（４０P1，４０P2，４
０P3，４０P4）設けられている。
【００１７】この電源用のピン４０Pに隣接する行につ
いては、入出力のためのピン４０が設けられておらず、
この部分はスペースＳ1，Ｓ2，Ｓ3，Ｓ4となっている。
これは、後述するＩＣチップ３への電源安定供給のため
である。なお、他の実施例として図５に示すように、同
じ行の電源用のピン４０P1〜４０P4より外側の列にスペ
ースＳ１1〜Ｓ１4を設けるようなＩＣパッケージ３２で
もよい。
いては、入出力のためのピン４０が設けられておらず、
この部分はスペースＳ1，Ｓ2，Ｓ3，Ｓ4となっている。
これは、後述するＩＣチップ３への電源安定供給のため
である。なお、他の実施例として図５に示すように、同
じ行の電源用のピン４０P1〜４０P4より外側の列にスペ
ースＳ１1〜Ｓ１4を設けるようなＩＣパッケージ３２で
もよい。
【００１８】図１に、この発明の一実施例による多層構
造のＩＣ基板５０を示す。ＩＣ基板５０の基板穴６０
は、ＩＣパッケージ３０のＩＣチップ３が配置される中
央部５１を除いて、入出力のためのピン４０が挿入され
る基板穴６０が中央部５１を取り囲むように複数列設け
られている。
造のＩＣ基板５０を示す。ＩＣ基板５０の基板穴６０
は、ＩＣパッケージ３０のＩＣチップ３が配置される中
央部５１を除いて、入出力のためのピン４０が挿入され
る基板穴６０が中央部５１を取り囲むように複数列設け
られている。
【００１９】この実施例では、基板穴６０が図示２０
１，２０３のように並んでいる状態を「列」と呼び、図
示２０１を第１列、図示２０３を第２列としている。ま
た、「列」に対して垂直方向に並んでいる状態を「行」
と呼んでいる（図示２０２）。なお、図示２０４のよう
に、ＩＣチップ３が配置される中央部５１の頂角部から
放射状に並んでいる状態のものも「行」と呼んでいる。
なお、電源用のピンの基板穴６０Hは、第１列に設けら
れている。
１，２０３のように並んでいる状態を「列」と呼び、図
示２０１を第１列、図示２０３を第２列としている。ま
た、「列」に対して垂直方向に並んでいる状態を「行」
と呼んでいる（図示２０２）。なお、図示２０４のよう
に、ＩＣチップ３が配置される中央部５１の頂角部から
放射状に並んでいる状態のものも「行」と呼んでいる。
なお、電源用のピンの基板穴６０Hは、第１列に設けら
れている。
【００２０】この多層構造のＩＣ基板５０は、上記のＩ
Ｃパッケージ３０に対応して実装される。従って、電源
用のピンの基板穴６０Hに隣接する行には基板穴６０が
設けられておらず、基板穴６０のない通路Ｗが形成され
る。この例では、４か所に基板穴６０のない通路Ｗ1，
Ｗ2，Ｗ3，Ｗ4が設けられている。
Ｃパッケージ３０に対応して実装される。従って、電源
用のピンの基板穴６０Hに隣接する行には基板穴６０が
設けられておらず、基板穴６０のない通路Ｗが形成され
る。この例では、４か所に基板穴６０のない通路Ｗ1，
Ｗ2，Ｗ3，Ｗ4が設けられている。
【００２１】図２Ｂに、多層構造のＩＣ基板５０の概略
断面図を示す。このＩＣ基板５０は、配線層６，電源層
８，グランド層１０などの導電パターン層が絶縁層２０
をはさんだ多層構造（この例では４層）になっている。
例えば、電源用のピン４０P1が電源用のピンの基板穴６
０H1に挿入されると、電源用のピン４０P1と電源層８と
が接続されてＩＣチップ３に電源が供給される。
断面図を示す。このＩＣ基板５０は、配線層６，電源層
８，グランド層１０などの導電パターン層が絶縁層２０
をはさんだ多層構造（この例では４層）になっている。
例えば、電源用のピン４０P1が電源用のピンの基板穴６
０H1に挿入されると、電源用のピン４０P1と電源層８と
が接続されてＩＣチップ３に電源が供給される。
【００２２】図２Ａに、ＩＣ基板５０の電源層８の状態
を示す。この図のように、電源用のピンの基板穴６０H1
に隣接する電源層８の通路Ｗ1には基板穴６０が設けら
れていない。従って、ＩＣ基板５０の外部から電源用の
ピンの基板穴６０Hに至るまで、電源電流ＩSは広い通路
Ｗ1を通るため、ＩＣチップ３に安定した電源が供給さ
れる。これにより、従来例のように、電源電流ＩSが通
る通路が狭いことにより、大電力が必要とされるとき
に、ＩＣチップ３への供給電圧が下がってＩＣが誤動作
するという問題が解消することになる。
を示す。この図のように、電源用のピンの基板穴６０H1
に隣接する電源層８の通路Ｗ1には基板穴６０が設けら
れていない。従って、ＩＣ基板５０の外部から電源用の
ピンの基板穴６０Hに至るまで、電源電流ＩSは広い通路
Ｗ1を通るため、ＩＣチップ３に安定した電源が供給さ
れる。これにより、従来例のように、電源電流ＩSが通
る通路が狭いことにより、大電力が必要とされるとき
に、ＩＣチップ３への供給電圧が下がってＩＣが誤動作
するという問題が解消することになる。
【００２３】なお、図３Ａに示すＩＣ基板５２のよう
に、複数行（例えば２行）基板穴６０を設けずさらに幅
の広い通路Ｗ52にしてもよい。また、図３Ｂに示すＩＣ
基板５４のように、同じ行の電源用のピンの基板穴６０
Hより外側の列に通路Ｗ54が形成されるようにしてもよ
い。
に、複数行（例えば２行）基板穴６０を設けずさらに幅
の広い通路Ｗ52にしてもよい。また、図３Ｂに示すＩＣ
基板５４のように、同じ行の電源用のピンの基板穴６０
Hより外側の列に通路Ｗ54が形成されるようにしてもよ
い。
【００２４】なお、この実施例では、通路Ｗを４か所設
けているが、１〜３か所でもよい。
けているが、１〜３か所でもよい。
【００２５】ここで、この多層構造のＩＣ基板に用いら
れるＩＣパッケージの例を以下に示す。図６〜図９に、
複数行（例えば２行）に幅を広げたスペースをそれぞれ
１〜４か所設けたＩＣパッケージを示す。また、図１０
〜図１３に、ＩＣチップの頂角部から放射状にスペース
をそれぞれ１〜４か所設けたＩＣパッケージを示す。さ
らに、図１４，図１５に、幅の広いスペースを１箇所設
けたＩＣパッケージを示す。
れるＩＣパッケージの例を以下に示す。図６〜図９に、
複数行（例えば２行）に幅を広げたスペースをそれぞれ
１〜４か所設けたＩＣパッケージを示す。また、図１０
〜図１３に、ＩＣチップの頂角部から放射状にスペース
をそれぞれ１〜４か所設けたＩＣパッケージを示す。さ
らに、図１４，図１５に、幅の広いスペースを１箇所設
けたＩＣパッケージを示す。
【００２６】
【発明の効果】請求項１の多層構造のＩＣ基板において
は、電源用基板穴と同じ行もしくは隣接する行の少なく
とも電源用基板穴より外側の列には基板穴を設けないよ
うにしている。従って、電源層の電源供給通路が確保さ
れ、ＩＣに安定した電源を供給することができる。これ
により、安定した電源を供給する多層構造のＩＣ基板を
提供することができる。
は、電源用基板穴と同じ行もしくは隣接する行の少なく
とも電源用基板穴より外側の列には基板穴を設けないよ
うにしている。従って、電源層の電源供給通路が確保さ
れ、ＩＣに安定した電源を供給することができる。これ
により、安定した電源を供給する多層構造のＩＣ基板を
提供することができる。
【００２７】請求項２のＩＣパッケージにおいては、電
源用のピンと同じ行もしくは隣接する行の少なくとも電
源用のピンより外側の列には前記入出力のためのピンを
設けないようにしている。従って、電源用のピンを請求
項１の多層構造のＩＣ基板の電源用基板穴に挿入するこ
とにより電源供給通路が確保され、ＩＣに安定した電源
を供給することができる。
源用のピンと同じ行もしくは隣接する行の少なくとも電
源用のピンより外側の列には前記入出力のためのピンを
設けないようにしている。従って、電源用のピンを請求
項１の多層構造のＩＣ基板の電源用基板穴に挿入するこ
とにより電源供給通路が確保され、ＩＣに安定した電源
を供給することができる。
【図１】この発明の一実施例による多層構造のＩＣ基板
を示す図である。
を示す図である。
【図２】上記の多層構造のＩＣ基板の概略断面図を示
す。
す。
【図３】他の実施例による多層構造のＩＣ基板を示す図
である。
である。
【図４】この発明の一実施例によるＩＣパッケージを示
す図である。
す図である。
【図５】他の実施例によるＩＣパッケージを示す図であ
る。
る。
【図６】他の実施例によるＩＣパッケージを示す図であ
る。
る。
【図７】他の実施例によるＩＣパッケージを示す図であ
る。
る。
【図８】他の実施例によるＩＣパッケージを示す図であ
る。
る。
【図９】他の実施例によるＩＣパッケージを示す図であ
る。
る。
【図１０】他の実施例によるＩＣパッケージを示す図で
ある。
ある。
【図１１】他の実施例によるＩＣパッケージを示す図で
ある。
ある。
【図１２】他の実施例によるＩＣパッケージを示す図で
ある。
ある。
【図１３】他の実施例によるＩＣパッケージを示す図で
ある。
ある。
【図１４】他の実施例によるＩＣパッケージを示す図で
ある。
ある。
【図１５】他の実施例によるＩＣパッケージを示す図で
ある。
ある。
【図１６】従来のＩＣパッケージ及び多層構造のＩＣ基
板を示す図である。
板を示す図である。
【図１７】多層構造のＩＣ基板の電源層を示す図であ
る。
る。
５０・・・ＩＣ基板 ５１・・・ＩＣ基板の中央部（ＩＣチップ） ６０・・・入出力ピン用の基板穴 ６０H1〜６０H4・・・電源ピン用の基板穴 Ｗ1〜Ｗ4・・・通路
Claims (2)
- 【請求項１】ＩＣの入出力ピンが挿入される基板穴が中
央部を取り囲むように複数列設けられ、かつ、電源用基
板穴が最内列に設けられる基板であって、基板穴に前記
入出力ピンが挿入されて複数層に形成された導電パター
ン層と選択的に接続されるＩＣ基板において、 電源用基板穴と同じ行もしくは隣接する行の少なくとも
電源用基板穴より外側の列には基板穴を設けないこと、 を特徴とする多層構造のＩＣ基板。 - 【請求項２】入出力のためのピンがＩＣチップを取り囲
むように複数列設けられ、かつ、電源用のピンが最内列
に設けられるＩＣパッケージにおいて、 前記電源用のピンと同じ行もしくは隣接する行の少なく
とも電源用のピンより外側の列には前記入出力のための
ピンを設けないこと、 を特徴とするＩＣパッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8828193A JPH06302719A (ja) | 1993-04-15 | 1993-04-15 | 多層構造のｉｃ基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8828193A JPH06302719A (ja) | 1993-04-15 | 1993-04-15 | 多層構造のｉｃ基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302719A true JPH06302719A (ja) | 1994-10-28 |
Family
ID=13938524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8828193A Pending JPH06302719A (ja) | 1993-04-15 | 1993-04-15 | 多層構造のｉｃ基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302719A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734545B1 (en) | 1995-11-29 | 2004-05-11 | Hitachi, Ltd. | BGA type semiconductor device and electronic equipment using the same |
-
1993
- 1993-04-15 JP JP8828193A patent/JPH06302719A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6734545B1 (en) | 1995-11-29 | 2004-05-11 | Hitachi, Ltd. | BGA type semiconductor device and electronic equipment using the same |
| US7164194B2 (en) | 1995-11-29 | 2007-01-16 | Renesas Technology Corp. | BGA type semiconductor device and electronic equipment using the same |
| US7291909B2 (en) | 1995-11-29 | 2007-11-06 | Renesas Technology Corp. | BGA type semiconductor device and electronic equipment using the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5994766A (en) | Flip chip circuit arrangement with redistribution layer that minimizes crosstalk | |
| CN1951161B (zh) | 区域阵列零件的共用通路退耦 | |
| US5903050A (en) | Semiconductor package having capacitive extension spokes and method for making the same | |
| US7199308B2 (en) | Multi-layered printed wiring board | |
| JPH11135711A (ja) | スタックモジュール用インターポーザとスタックモジュール | |
| JPH047599B2 (ja) | ||
| JP3417808B2 (ja) | Ｌｓｉパッケージの配線構造 | |
| JPS63245952A (ja) | マルチチップモジュ−ル構造体 | |
| CN1913747B (zh) | 利用微通孔的行/列在bga互连栅格上建立pcb布线通道(微通孔通道) | |
| JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
| JPH029472B2 (ja) | ||
| US7405473B1 (en) | Techniques for optimizing electrical performance and layout efficiency in connectors with via placement and routing | |
| US11764151B2 (en) | Connection of several circuits of an electronic chip | |
| US6862192B2 (en) | Wiring layout of auxiliary wiring package and printed circuit wiring board | |
| US20050040539A1 (en) | Flip chip die bond pads, die bond pad placement and routing optimization | |
| JP2001144205A (ja) | 多端子素子及びプリント配線板 | |
| JPH0239101B2 (ja) | ||
| JPH06302719A (ja) | 多層構造のｉｃ基板 | |
| US7439767B2 (en) | Semiconductor integrated circuit and construction using densely integrated cells | |
| US6013924A (en) | Semiconductor integrated circuit and method for making wiring layout of semiconductor integrated circuit | |
| US20040188815A1 (en) | Circuit substrate and electronic equipment | |
| US6971081B2 (en) | Routing for reducing impedance distortions | |
| US8125087B2 (en) | High-density flip-chip interconnect | |
| JP3535213B2 (ja) | 半導体装置 | |
| JP2541643B2 (ja) | 両面実装用多層プリント配線基板 |