JPH06302760A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06302760A JPH06302760A JP5085923A JP8592393A JPH06302760A JP H06302760 A JPH06302760 A JP H06302760A JP 5085923 A JP5085923 A JP 5085923A JP 8592393 A JP8592393 A JP 8592393A JP H06302760 A JPH06302760 A JP H06302760A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- substrate
- semiconductor element
- semiconductor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の雑音対策の１つであるパスコン
デンサという実装部品として必要だったパスコンデンサ
部品を削減、低コスト化を図る。 【構成】 本発明によると半導体素子２をフリップチッ
プで実装したセラミック基板１を本体とした半導体装置
の基板内部に、グランド層と電源層からなる容量発生領
域を形成することで、１つの半導体素子２に対し１つの
パスコンデンサを持たせることができ、雑音対策として
有効な半導体装置が可能となる。そのため、実装部品と
して必要だったパスコンデンサ部品を削減できる。
デンサという実装部品として必要だったパスコンデンサ
部品を削減、低コスト化を図る。 【構成】 本発明によると半導体素子２をフリップチッ
プで実装したセラミック基板１を本体とした半導体装置
の基板内部に、グランド層と電源層からなる容量発生領
域を形成することで、１つの半導体素子２に対し１つの
パスコンデンサを持たせることができ、雑音対策として
有効な半導体装置が可能となる。そのため、実装部品と
して必要だったパスコンデンサ部品を削減できる。
Description
【０００１】
【産業上の利用分野】本発明はフリップチップで半導体
素子を実装する基板内及び表面に容量発生領域（パスコ
ンデンサ）を持つ半導体装置に関するものである。
素子を実装する基板内及び表面に容量発生領域（パスコ
ンデンサ）を持つ半導体装置に関するものである。
【０００２】
【従来の技術】現在、製造されている回路基板内では様
々な雑音が発生している。この雑音は回路動作に悪影響
を及ぼし、回路の誤動作を起こす要因となっている。そ
こで回路設計者は回路設計時に基板内雑音防止対策の１
つとして半導体装置の近傍にパスコンデンサを挿入した
回路を作成する。このパスコンデンサというものは半導
体装置のグランド電位部と電源電位部との間に挿入され
るコンデンサで、前記コンデンサを使用することで基板
内雑音の防止に対して大変有効である。そのため、一般
的によく利用される方法となっている。前記コンデンサ
の実装部品のタイプは挿入部品、面実装部品などがあ
り、種類としてはセラミックコンデンサ、タンタル電解
コンデンサなどがある。
々な雑音が発生している。この雑音は回路動作に悪影響
を及ぼし、回路の誤動作を起こす要因となっている。そ
こで回路設計者は回路設計時に基板内雑音防止対策の１
つとして半導体装置の近傍にパスコンデンサを挿入した
回路を作成する。このパスコンデンサというものは半導
体装置のグランド電位部と電源電位部との間に挿入され
るコンデンサで、前記コンデンサを使用することで基板
内雑音の防止に対して大変有効である。そのため、一般
的によく利用される方法となっている。前記コンデンサ
の実装部品のタイプは挿入部品、面実装部品などがあ
り、種類としてはセラミックコンデンサ、タンタル電解
コンデンサなどがある。
【０００３】
【発明が解決しようとする課題】しかしながら、以下に
示すような問題が明らかとなった。回路の中では様々な
雑音が発生する。その雑音が回路に悪影響を及ぼし、回
路の誤動作を生じさせる原因の１つとなっている。その
ため回路設計する場合、雑音を抑えるため様々な対策を
とっている。その１つのとして複数個の半導体のグラン
ド線と電源線との間にパスコンデンサを挿入して幅射雑
音を抑えるという方法がある。この方法は非常に有効な
方法で一般的によく使われている。前記の対策方法は数
個の半導体装置に対し１つのパスコンデンサを接続する
方法である。
示すような問題が明らかとなった。回路の中では様々な
雑音が発生する。その雑音が回路に悪影響を及ぼし、回
路の誤動作を生じさせる原因の１つとなっている。その
ため回路設計する場合、雑音を抑えるため様々な対策を
とっている。その１つのとして複数個の半導体のグラン
ド線と電源線との間にパスコンデンサを挿入して幅射雑
音を抑えるという方法がある。この方法は非常に有効な
方法で一般的によく使われている。前記の対策方法は数
個の半導体装置に対し１つのパスコンデンサを接続する
方法である。
【０００４】ここで問題となるのは半導体装置が多数個
になった場合、パスコンデンサが多数個必要になるとい
うことである。そのため回路動作に関係ない部品が多く
なり、部品コストがかかってしまうことになる。またパ
スコンデンサという実装部品が増えるので、基板内に余
分な実装領域が必要になってしまう。そのため基板面積
を大きくする必要性もでてきてしまい、基板コストもか
かってしまう。
になった場合、パスコンデンサが多数個必要になるとい
うことである。そのため回路動作に関係ない部品が多く
なり、部品コストがかかってしまうことになる。またパ
スコンデンサという実装部品が増えるので、基板内に余
分な実装領域が必要になってしまう。そのため基板面積
を大きくする必要性もでてきてしまい、基板コストもか
かってしまう。
【０００５】
【課題を解決するための手段】本発明は上記課題を解決
するために、半導体素子を実装したセラミック多層回路
基板をパッケージ本体とした半導体装置の基板内部及び
表面にパスコンデンサを有し、高誘電率の誘電体ペース
ト層をグランド電位の導体ペースト層と電源電位の導体
ペースト層とで挟むように重ねて印刷し、基板の内部及
び表面に容量発生領域を形成したことを特徴とする。こ
の半導体装置のグランド電位と電源電位の導体層で容量
発生領域を形成するものである。
するために、半導体素子を実装したセラミック多層回路
基板をパッケージ本体とした半導体装置の基板内部及び
表面にパスコンデンサを有し、高誘電率の誘電体ペース
ト層をグランド電位の導体ペースト層と電源電位の導体
ペースト層とで挟むように重ねて印刷し、基板の内部及
び表面に容量発生領域を形成したことを特徴とする。こ
の半導体装置のグランド電位と電源電位の導体層で容量
発生領域を形成するものである。
【０００６】
【作用】本発明によると雑音対策に有効なパスコンデン
サをパッケージ内に内蔵した半導体装置を使用すること
により、マザー基板上にパスコンデンサを実装する必要
がなくなり、プリント回路基板作製時にコンデンサ部品
を減らすことができ、部品のコストを削減できる。ま
た、部品の実装面積が縮小できマザー基板を小さく作製
できる。
サをパッケージ内に内蔵した半導体装置を使用すること
により、マザー基板上にパスコンデンサを実装する必要
がなくなり、プリント回路基板作製時にコンデンサ部品
を減らすことができ、部品のコストを削減できる。ま
た、部品の実装面積が縮小できマザー基板を小さく作製
できる。
【０００７】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。図１は本発明の一実施例におけるセ
ラミック多層基板を本体とする半導体装置の斜視図、図
２は図１の断面図（ａ）と各層における透視平面図
（ｂ），（ｃ），（ｄ）を示す。図３は本発明の一実施
例におけるセラミック多層基板を本体とする半導体装置
の斜視図である。図１、図２および図３において、１は
セラミック基板、２は半導体素子、３は誘電体ペースト
部、４は導体ペースト部、５は外部接続端子、６はビ
ア、７は配線パターンである。
しながら説明する。図１は本発明の一実施例におけるセ
ラミック多層基板を本体とする半導体装置の斜視図、図
２は図１の断面図（ａ）と各層における透視平面図
（ｂ），（ｃ），（ｄ）を示す。図３は本発明の一実施
例におけるセラミック多層基板を本体とする半導体装置
の斜視図である。図１、図２および図３において、１は
セラミック基板、２は半導体素子、３は誘電体ペースト
部、４は導体ペースト部、５は外部接続端子、６はビ
ア、７は配線パターンである。
【０００８】上記構成において基板内部に導体ペースト
と絶縁体ペーストとの印刷積層により容量発生領域が形
成される。また、配線はビア孔を経由して基板裏面のグ
リッド状の接続端子に至る。
と絶縁体ペーストとの印刷積層により容量発生領域が形
成される。また、配線はビア孔を経由して基板裏面のグ
リッド状の接続端子に至る。
【０００９】（実施例１）基板形成用素材として、汎用
のセラミックグリーンシートを使用した。導体ペースト
は、ＣｕＯ粉末（平均粒径３μｍ）に接着強度を得るた
めのガラスフリット（日本電気硝子社製 ＬＳ−０８０
３ガラス粉末、平均粒径３μｍ）を２．５ｗｔ％加えた
ものを無機成分とし、有機バインダであるエチルセルロ
ースをターピネオールに溶かしたビヒクルを加えて、３
段ロールにより適度な粘度になるように混合して作製し
た。誘電体ペーストは誘電体組成がＰｂ1.0Ｃａ
0.01（Ｍｇ1 /3Ｎｂ2/3）0.8Ｔｉ0.125（Ｎｉ1/2Ｗ1/2）
0.075Ｏ3.01となるように配合し、前記配合済み粉末に
有機バインダとしてポリビニルブチラール、可塑剤とし
てヂ−ｎ−ブチルフタレートを加えて、３段ロールによ
り適度な粘度になるように混合して作製した。
のセラミックグリーンシートを使用した。導体ペースト
は、ＣｕＯ粉末（平均粒径３μｍ）に接着強度を得るた
めのガラスフリット（日本電気硝子社製 ＬＳ−０８０
３ガラス粉末、平均粒径３μｍ）を２．５ｗｔ％加えた
ものを無機成分とし、有機バインダであるエチルセルロ
ースをターピネオールに溶かしたビヒクルを加えて、３
段ロールにより適度な粘度になるように混合して作製し
た。誘電体ペーストは誘電体組成がＰｂ1.0Ｃａ
0.01（Ｍｇ1 /3Ｎｂ2/3）0.8Ｔｉ0.125（Ｎｉ1/2Ｗ1/2）
0.075Ｏ3.01となるように配合し、前記配合済み粉末に
有機バインダとしてポリビニルブチラール、可塑剤とし
てヂ−ｎ−ブチルフタレートを加えて、３段ロールによ
り適度な粘度になるように混合して作製した。
【００１０】まず、前記グリーンシートにビア孔をあ
け、前記ビア孔を前記導体ペーストでグリーンシートの
下から吸引しながらスクリーン印刷で埋めた。前記ビア
孔埋め後のグリーンシートにコンデンサとすべく、導体
ペーストでスクリーン印刷し、空気中で乾燥した後、高
誘電率の誘電体ペーストを重ねてスクリーン印刷し、空
気中で乾燥した。次に再び導体ペーストで重ねてスクリ
ーン印刷し、空気中で乾燥してコンデンサ用グリーンシ
ートを得た。また配線パターンを前記ビア孔埋め後のグ
リーンシートに、半導体素子のグランド端子と電源端子
のパッドとコンデンサ部が電気的に接続するように導体
ペーストでスクリーン印刷して配線用のグリーンシート
を得た。また、外部接続用端子をグリッド状に配置した
パターンを導体ペーストでスクリーン印刷して外部接続
用パターンのグリーンシートを得た。た。前記コンデン
サ形成用のグリーンシート、配線パターン形成用のグリ
ーンシートと外部接続用パターンのグリーンシートを積
層し、熱圧着を行い積層体を得た。
け、前記ビア孔を前記導体ペーストでグリーンシートの
下から吸引しながらスクリーン印刷で埋めた。前記ビア
孔埋め後のグリーンシートにコンデンサとすべく、導体
ペーストでスクリーン印刷し、空気中で乾燥した後、高
誘電率の誘電体ペーストを重ねてスクリーン印刷し、空
気中で乾燥した。次に再び導体ペーストで重ねてスクリ
ーン印刷し、空気中で乾燥してコンデンサ用グリーンシ
ートを得た。また配線パターンを前記ビア孔埋め後のグ
リーンシートに、半導体素子のグランド端子と電源端子
のパッドとコンデンサ部が電気的に接続するように導体
ペーストでスクリーン印刷して配線用のグリーンシート
を得た。また、外部接続用端子をグリッド状に配置した
パターンを導体ペーストでスクリーン印刷して外部接続
用パターンのグリーンシートを得た。た。前記コンデン
サ形成用のグリーンシート、配線パターン形成用のグリ
ーンシートと外部接続用パターンのグリーンシートを積
層し、熱圧着を行い積層体を得た。
【００１１】次に前記積層体を空気中、６００℃の温度
で脱バインダを行なった。その後前記積層体を水素ガス
１００％雰囲気中で２００℃ー５時間で還元した。この
時のＣｕ層をＸ線回折により分析したところ１００％Ｃ
ｕであることを確認した。最後に純窒素中９００℃のメ
ッシュベルト炉で焼成した。
で脱バインダを行なった。その後前記積層体を水素ガス
１００％雰囲気中で２００℃ー５時間で還元した。この
時のＣｕ層をＸ線回折により分析したところ１００％Ｃ
ｕであることを確認した。最後に純窒素中９００℃のメ
ッシュベルト炉で焼成した。
【００１２】前記焼結済みセラミック基板上に半導体素
子をフリップチップで実装した。セラミック基板面積は
２０ｍｍ×２０ｍｍとし、コンデンサ形成部の面積は１
７ｍｍ×１７ｍｍ、コンデンサ部の誘電率８０００（１
ＭＨｚ，２５℃）、ｔａｎδ（％）＜０．７、絶縁体厚
み０．０３ｍｍとした。
子をフリップチップで実装した。セラミック基板面積は
２０ｍｍ×２０ｍｍとし、コンデンサ形成部の面積は１
７ｍｍ×１７ｍｍ、コンデンサ部の誘電率８０００（１
ＭＨｚ，２５℃）、ｔａｎδ（％）＜０．７、絶縁体厚
み０．０３ｍｍとした。
【００１３】その結果、グランド電位層と電源電位層の
間に約０．４μＦの容量を持たせることができた。よっ
て０．４μＦの容量をもつコンデンサ内蔵の半導体装置
の作製が可能となった。前記半導体装置により基板内で
発生する雑音に対処できた。
間に約０．４μＦの容量を持たせることができた。よっ
て０．４μＦの容量をもつコンデンサ内蔵の半導体装置
の作製が可能となった。前記半導体装置により基板内で
発生する雑音に対処できた。
【００１４】（実施例２）基板形成用素材として、汎用
のセラミックグリーンシートを使用した。
のセラミックグリーンシートを使用した。
【００１５】導体ペーストは、ＣｕＯ粉末（平均粒径３
μｍ）に接着強度を得るためのガラスフリット（日本電
気硝子社製 ＬＳ−０８０３ガラス粉末、平均粒径３μ
ｍ）を２．５ｗｔ％加えたものを無機成分とし、有機バ
インダであるエチルセルロースをターピネオールに溶か
したビヒクルを加えて、３段ロールにより適度な粘度に
なるように混合したものを用いた。
μｍ）に接着強度を得るためのガラスフリット（日本電
気硝子社製 ＬＳ−０８０３ガラス粉末、平均粒径３μ
ｍ）を２．５ｗｔ％加えたものを無機成分とし、有機バ
インダであるエチルセルロースをターピネオールに溶か
したビヒクルを加えて、３段ロールにより適度な粘度に
なるように混合したものを用いた。
【００１６】またＣｕペーストとしてＱＰ−１５３（デ
ュポン社製）を使用した。誘電体ペーストとしては誘電
体組成が{Pb1.0Ca0.01(Mg1/3Nb2/3)0.8Ti0.125(Ni1/2Ｗ
1/2)0.075O3.01}にPbO2を１５mol％添加したものを混練
し、前記混練済み粉末にテルピネオールにエチルセルロ
ース５％を溶解した有機ビヒクルを加えて、３段ロール
により適度な粘度になるように混合して作製した。
ュポン社製）を使用した。誘電体ペーストとしては誘電
体組成が{Pb1.0Ca0.01(Mg1/3Nb2/3)0.8Ti0.125(Ni1/2Ｗ
1/2)0.075O3.01}にPbO2を１５mol％添加したものを混練
し、前記混練済み粉末にテルピネオールにエチルセルロ
ース５％を溶解した有機ビヒクルを加えて、３段ロール
により適度な粘度になるように混合して作製した。
【００１７】まず、前記グリーンシートにビア孔をあ
け、前記ビア孔を前記導体ペーストでグリーンシートの
下から吸引しながらスクリーン印刷で埋めた。前記ビア
孔埋め後のグリーンシートに、配線パターンを導体ペー
ストでスクリーン印刷して配線用グリーンシートを得
た。また、外部接続用端子をグリッド状に配置したパタ
ーンを導体ペーストでスクリーン印刷して、外部接続用
パターンのグリーンシートを得た。前記配線パターン形
成済みグリーンシートと外部接続用パターンのグリーン
シートを所望枚数積層し、熱圧着を行い積層体を得た。
け、前記ビア孔を前記導体ペーストでグリーンシートの
下から吸引しながらスクリーン印刷で埋めた。前記ビア
孔埋め後のグリーンシートに、配線パターンを導体ペー
ストでスクリーン印刷して配線用グリーンシートを得
た。また、外部接続用端子をグリッド状に配置したパタ
ーンを導体ペーストでスクリーン印刷して、外部接続用
パターンのグリーンシートを得た。前記配線パターン形
成済みグリーンシートと外部接続用パターンのグリーン
シートを所望枚数積層し、熱圧着を行い積層体を得た。
【００１８】次に前記積層体を空気中、６００℃の温度
で脱バインダを行なった。その後前記積層体を水素ガス
１００％雰囲気中で２００℃ー５時間で還元した。この
時のＣｕ層をＸ線回折により分析したところ１００％Ｃ
ｕであることを確認した。最後に純窒素中９００℃のメ
ッシュベルト炉で焼成した。
で脱バインダを行なった。その後前記積層体を水素ガス
１００％雰囲気中で２００℃ー５時間で還元した。この
時のＣｕ層をＸ線回折により分析したところ１００％Ｃ
ｕであることを確認した。最後に純窒素中９００℃のメ
ッシュベルト炉で焼成した。
【００１９】次に容量発生領域を形成すべく、前記焼結
済みセラミック基板上にＣｕペーストでスクリーン印刷
し、空気中で乾燥した後、高誘電率の誘電体ペーストを
重ねてスクリーン印刷し、空気中で乾燥した。次に再び
導体ペーストで重ねてスクリーン印刷し、空気中で乾燥
した。その後前記印刷済みセラミック基板を窒素中９０
０℃のメッシュベルト炉で焼成した。
済みセラミック基板上にＣｕペーストでスクリーン印刷
し、空気中で乾燥した後、高誘電率の誘電体ペーストを
重ねてスクリーン印刷し、空気中で乾燥した。次に再び
導体ペーストで重ねてスクリーン印刷し、空気中で乾燥
した。その後前記印刷済みセラミック基板を窒素中９０
０℃のメッシュベルト炉で焼成した。
【００２０】前記焼結済みセラミック基板上に半導体素
子をフリップチップで実装した。セラミック基板面積は
２０ｍｍ×２０ｍｍとし、コンデンサ部の面積は１７ｍ
ｍ×５ｍｍ、絶縁体誘電率８０００（１ＭＨｚ、２５
℃）、ｔａｎδ（％）＜０．７、誘電体厚み０．０３ｍ
ｍとした。
子をフリップチップで実装した。セラミック基板面積は
２０ｍｍ×２０ｍｍとし、コンデンサ部の面積は１７ｍ
ｍ×５ｍｍ、絶縁体誘電率８０００（１ＭＨｚ、２５
℃）、ｔａｎδ（％）＜０．７、誘電体厚み０．０３ｍ
ｍとした。
【００２１】その結果、グランド電位層と電源電位層の
間に約０．１μＦの容量を持たせることができた。よっ
て０．１μＦの容量をもつコンデンサ内蔵の半導体装置
の作製が可能となった。前記半導体装置により基板内で
発生する雑音に対処できた。
間に約０．１μＦの容量を持たせることができた。よっ
て０．１μＦの容量をもつコンデンサ内蔵の半導体装置
の作製が可能となった。前記半導体装置により基板内で
発生する雑音に対処できた。
【００２２】
【発明の効果】本発明の半導体装置は、パスコンデンサ
を半導体装置内に持たせることで、雑音対策に有効であ
る。また、半導体装置を使用する際にマザー基板上に必
要であったパスコンデンサをなくすることが可能にな
り、マザー基板上のコンデンサの部品数を削減すること
ができる。部品数が減ることでマザー基板上での部品配
置が容易になる。
を半導体装置内に持たせることで、雑音対策に有効であ
る。また、半導体装置を使用する際にマザー基板上に必
要であったパスコンデンサをなくすることが可能にな
り、マザー基板上のコンデンサの部品数を削減すること
ができる。部品数が減ることでマザー基板上での部品配
置が容易になる。
【図面の簡単な説明】
【図１】本発明の実施例におけるセラミック多層基板を
本体とする半導体装置の斜視図
本体とする半導体装置の斜視図
【図２】（ａ）は本発明の実施例における半導体装置の
セラミック多層基板の断面図 （ｂ）は同実施例における各層の透視平面図 （ｃ）は同実施例における各層の透視平面図 （ｄ）は同実施例における各層の透視平面図
セラミック多層基板の断面図 （ｂ）は同実施例における各層の透視平面図 （ｃ）は同実施例における各層の透視平面図 （ｄ）は同実施例における各層の透視平面図
【図３】本発明の一実施例の半導体装置のセラミック多
層基板の断面図
層基板の断面図
１ セラミック基板 ２ 半導体素子 ３ 誘電体ペースト部 ４ 導体ペースト部 ５ 外部接続端子 ６ ビア ７ 配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 板垣 峰広 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (6)
- 【請求項１】セラミック多層基板に１つの半導体素子を
フリップチップで実装してなる半導体装置において、基
板内部に導体層と誘電体層を複数層相互に重なり合わせ
容量発生領域を形成する事を特徴とする半導体装置。 - 【請求項２】グランド電位と電源電位の導体層で容量発
生領域を形成することを特徴とする請求項１に記載の半
導体装置。 - 【請求項３】セラミック多層基板に１つの半導体素子を
フリップチップで実装してなる半導体装置において、基
板の表面に導体と誘電体からなる容量発生領域を有する
事を特徴とする半導体装置。 - 【請求項４】グランド電位と電源電位で容量発生を行う
ことを特徴とする請求項３に記載の半導体装置。 - 【請求項５】容量発生領域を半導体素子実装面もしくは
半導体素子実装面の裏面に形成することを特徴とする請
求項３に記載の半導体装置。 - 【請求項６】外部素子との接続端子を半導体素子実装面
の裏面にグリッド状に形成することを特徴とする請求項
１または請求項３に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5085923A JPH06302760A (ja) | 1993-04-13 | 1993-04-13 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5085923A JPH06302760A (ja) | 1993-04-13 | 1993-04-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06302760A true JPH06302760A (ja) | 1994-10-28 |
Family
ID=13872301
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5085923A Pending JPH06302760A (ja) | 1993-04-13 | 1993-04-13 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06302760A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188127B1 (en) | 1995-02-24 | 2001-02-13 | Nec Corporation | Semiconductor packing stack module and method of producing the same |
| JP2002331640A (ja) * | 2001-05-09 | 2002-11-19 | U Corporation | スクリーン印刷を用いた立体形状品の製造方法 |
| KR100431307B1 (ko) * | 1998-12-29 | 2004-09-18 | 주식회사 하이닉스반도체 | 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법 |
| US7385286B2 (en) | 2001-06-05 | 2008-06-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor module |
| US7816768B2 (en) * | 2007-01-19 | 2010-10-19 | Elpida Memory, Inc. | Semiconductor device including ground and power-supply planes and a dielectric layer between the ground and power-supply planes |
| US8796817B2 (en) | 2012-12-13 | 2014-08-05 | Mitsubishi Electric Corporation | Semiconductor device |
-
1993
- 1993-04-13 JP JP5085923A patent/JPH06302760A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6188127B1 (en) | 1995-02-24 | 2001-02-13 | Nec Corporation | Semiconductor packing stack module and method of producing the same |
| KR100431307B1 (ko) * | 1998-12-29 | 2004-09-18 | 주식회사 하이닉스반도체 | 캐패시터 내장형 칩 사이즈 패키지 및 그의 제조방법 |
| JP2002331640A (ja) * | 2001-05-09 | 2002-11-19 | U Corporation | スクリーン印刷を用いた立体形状品の製造方法 |
| US7385286B2 (en) | 2001-06-05 | 2008-06-10 | Matsushita Electric Industrial Co., Ltd. | Semiconductor module |
| US7816768B2 (en) * | 2007-01-19 | 2010-10-19 | Elpida Memory, Inc. | Semiconductor device including ground and power-supply planes and a dielectric layer between the ground and power-supply planes |
| US8796817B2 (en) | 2012-12-13 | 2014-08-05 | Mitsubishi Electric Corporation | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8720050B2 (en) | Method for manufacturing multilayer substrate with built-in chip-type electronic component | |
| JP3322199B2 (ja) | 多層セラミック基板およびその製造方法 | |
| US9218910B2 (en) | Multilayer ceramic capacitor, manufacturing method of the same, and circuit board with multilayer ceramic capacitor mounted thereon | |
| US10879000B2 (en) | Multilayer ceramic electronic component and interposer included therein | |
| JP4093327B2 (ja) | 高周波部品およびその製造方法 | |
| US10135416B2 (en) | Composite electronic component and board having the same | |
| JP2015506107A (ja) | 高アスペクト比の積層ｍｌｃｃの設計 | |
| KR20180114759A (ko) | 적층형 커패시터 및 그 실장 기판 | |
| US10872724B2 (en) | Multilayer ceramic electronic component and interposer included therein | |
| KR102127803B1 (ko) | 인터포저 및 이 인터포저를 포함하는 전자 부품 | |
| JPH06302760A (ja) | 半導体装置 | |
| JP2006510233A (ja) | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 | |
| JP3062413B2 (ja) | 半導体装置及びその製造方法 | |
| JP2960277B2 (ja) | 半導体装置 | |
| JPH05218653A (ja) | セラミック多層回路基板 | |
| JPH1167586A (ja) | チップ型ネットワーク電子部品 | |
| JP2012146940A (ja) | 電子部品および電子装置 | |
| JP2023143583A (ja) | 積層型キャパシタ及びその内蔵基板 | |
| JPH06283380A (ja) | コンデンサ内蔵セラミック多層回路板の製法 | |
| JP2973261B2 (ja) | 半導体装置 | |
| KR20200080208A (ko) | 적층 세라믹 전자부품 및 그에 포함된 인터포저 | |
| JP3188086B2 (ja) | セラミック配線基板とその製造方法及びその実装構造 | |
| KR100673537B1 (ko) | 금속상 저온 동시 소성 세라믹 기판 및 그 제작방법 | |
| JP2009147160A (ja) | 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品 | |
| JPH05347227A (ja) | 積層薄膜コンデンサ |