JPH06302777A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPH06302777A JPH06302777A JP5088252A JP8825293A JPH06302777A JP H06302777 A JPH06302777 A JP H06302777A JP 5088252 A JP5088252 A JP 5088252A JP 8825293 A JP8825293 A JP 8825293A JP H06302777 A JPH06302777 A JP H06302777A
- Authority
- JP
- Japan
- Prior art keywords
- column
- row
- defective cell
- fuse
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 230000002950 deficient Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 6
- 238000001514 detection method Methods 0.000 abstract 1
- 230000006866 deterioration Effects 0.000 abstract 1
- 238000007796 conventional method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】欠陥の発生したセルを冗長セルに置き換えて良
品にする場合に欠陥セル周辺のビットによるデバイスの
信頼性低下を防止する。 【構成】欠陥の発生したセルを検出したのち、欠陥セル
のみならず、欠陥セルと隣接する行又は列をも置き換え
するための切断すべきヒューズのアドレスデーター、及
びそれぞれに対応するウエハー番号，チップ番号をフロ
ッピーディスクに記憶させ、次工程でヒューズ切断装置
に読み込ませて所定のヒューズを切断する。
品にする場合に欠陥セル周辺のビットによるデバイスの
信頼性低下を防止する。 【構成】欠陥の発生したセルを検出したのち、欠陥セル
のみならず、欠陥セルと隣接する行又は列をも置き換え
するための切断すべきヒューズのアドレスデーター、及
びそれぞれに対応するウエハー番号，チップ番号をフロ
ッピーディスクに記憶させ、次工程でヒューズ切断装置
に読み込ませて所定のヒューズを切断する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体記憶装置の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】従来、半導体記憶装置の製造工程におい
て、ウエハーのチップ領域に形成されたメモリーアレイ
部内の欠陥セルをもつ行又は列を、冗長セルの行又は列
に置き換えて良品にすることが行なわれている。
て、ウエハーのチップ領域に形成されたメモリーアレイ
部内の欠陥セルをもつ行又は列を、冗長セルの行又は列
に置き換えて良品にすることが行なわれている。
【０００３】この工程では図２に示すように、まず電気
的特性チェックを行ない欠陥セルを検出する。次に、こ
の欠陥セルの行又は列を冗長セルの行又は列に置き換え
る為に、欠陥セルのアドレスを測定し、欠陥セルを冗長
セルに置き換える為に切断するヒューズアドレス，ウエ
ハー番号，チップ番号のデータをフロッピーディスクに
記憶させる。次に、このフロッピーディスクに記憶した
データは、ＹＡＧレーザ等からなるヒューズ切断装置に
読み込まれたのち、該当するヒューズが切断され欠陥セ
ルの行又は列は冗長セルの行又は列に置き換えられる。
次に、欠陥セルが冗長セルへ置き換えられたチップ領域
は再び電気的特性チェックが行なわれ、良品、不良品の
選別が行なわれる。
的特性チェックを行ない欠陥セルを検出する。次に、こ
の欠陥セルの行又は列を冗長セルの行又は列に置き換え
る為に、欠陥セルのアドレスを測定し、欠陥セルを冗長
セルに置き換える為に切断するヒューズアドレス，ウエ
ハー番号，チップ番号のデータをフロッピーディスクに
記憶させる。次に、このフロッピーディスクに記憶した
データは、ＹＡＧレーザ等からなるヒューズ切断装置に
読み込まれたのち、該当するヒューズが切断され欠陥セ
ルの行又は列は冗長セルの行又は列に置き換えられる。
次に、欠陥セルが冗長セルへ置き換えられたチップ領域
は再び電気的特性チェックが行なわれ、良品、不良品の
選別が行なわれる。
【０００４】
【発明が解決しようとする課題】この従来の欠陥セルを
もつ行又は列を冗長セルの行又は列に置き換えて良品に
する事が出来る半導体記憶装置の製造方法では、欠陥セ
ルの発生した行又は列のみ置き換えしていた為、欠陥セ
ルをもつ行又は列のとなりに位置する行又は列に存在す
るセルの部分にも、前記欠陥セルの欠陥原因となった異
物の付着や配線の欠け等が及んでいた場合、例え一時的
に電気的に良品となっても製品として使用中に不良とな
り、半導体記憶装置の信頼性を低下させるという問題点
があった。
もつ行又は列を冗長セルの行又は列に置き換えて良品に
する事が出来る半導体記憶装置の製造方法では、欠陥セ
ルの発生した行又は列のみ置き換えしていた為、欠陥セ
ルをもつ行又は列のとなりに位置する行又は列に存在す
るセルの部分にも、前記欠陥セルの欠陥原因となった異
物の付着や配線の欠け等が及んでいた場合、例え一時的
に電気的に良品となっても製品として使用中に不良とな
り、半導体記憶装置の信頼性を低下させるという問題点
があった。
【０００５】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体ウエハーのチップ領域に形成されたメ
モリアレイ部の特性をチェックし欠陥セルを有する行又
は列を検出する工程と、前記欠陥セルを有する行又は列
とこの行又は列に物理的に隣接する行又は列とを冗長セ
ルの行又は列にそれぞれ置き換えるためのヒューズのア
ドレス等をフロッピーディスクに読み込ませる工程と、
前記フロッピーディスクからのデータにより前記チップ
領域内のヒューズを切断する工程とを含むものである。
造方法は、半導体ウエハーのチップ領域に形成されたメ
モリアレイ部の特性をチェックし欠陥セルを有する行又
は列を検出する工程と、前記欠陥セルを有する行又は列
とこの行又は列に物理的に隣接する行又は列とを冗長セ
ルの行又は列にそれぞれ置き換えるためのヒューズのア
ドレス等をフロッピーディスクに読み込ませる工程と、
前記フロッピーディスクからのデータにより前記チップ
領域内のヒューズを切断する工程とを含むものである。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は、本発明の一実施例を説明するため工程図で
ある。
る。図１は、本発明の一実施例を説明するため工程図で
ある。
【０００７】まず、シリコンウエハーの各チップ領域に
形成されたメモリアレイ部の電気的特性チェックを行な
い、欠陥セルを検出する。次に、この欠陥セルと欠陥セ
ルに物理的に隣接する行又は列を冗長セルに置き換える
為に、切断すべきヒューズのアドレスデーター，ウエハ
ー番号，チップ番号のデーターをフロッピーディスクに
記憶させる。
形成されたメモリアレイ部の電気的特性チェックを行な
い、欠陥セルを検出する。次に、この欠陥セルと欠陥セ
ルに物理的に隣接する行又は列を冗長セルに置き換える
為に、切断すべきヒューズのアドレスデーター，ウエハ
ー番号，チップ番号のデーターをフロッピーディスクに
記憶させる。
【０００８】次のヒューズ切断の工程では、前記フロッ
ピーディスクより、切断すべきヒューズのアドレスデー
ターを、それと対応したウエハー番号，チップ番号とと
もにヒューズ切断装置へ読み込ませたのち、該当するヒ
ューズの切断を行なう。
ピーディスクより、切断すべきヒューズのアドレスデー
ターを、それと対応したウエハー番号，チップ番号とと
もにヒューズ切断装置へ読み込ませたのち、該当するヒ
ューズの切断を行なう。
【０００９】本工程により、欠陥セルを冗長セルに置き
換えて半導体装置を良品にするのみならず、欠陥セルに
隣接する行又は列を冗長セルに置き換えることにより半
導体装置の信頼性を向上させることができる。
換えて半導体装置を良品にするのみならず、欠陥セルに
隣接する行又は列を冗長セルに置き換えることにより半
導体装置の信頼性を向上させることができる。
【００１０】ヒューズ切断後、再び電気的特性チェック
を行ない、チップの良品，不良品の選別を行なう。
を行ない、チップの良品，不良品の選別を行なう。
【００１１】
【発明の効果】以上説明したように、本発明は、欠陥セ
ルをもつ行又は列のみならず、欠陥セルをもつ行又は列
のとなりに位置する行又は列をもつ冗長セルの行又は列
に置き換えることにより、半導体記憶装置の信頼性を向
上させることができるという効果がある。
ルをもつ行又は列のみならず、欠陥セルをもつ行又は列
のとなりに位置する行又は列をもつ冗長セルの行又は列
に置き換えることにより、半導体記憶装置の信頼性を向
上させることができるという効果がある。
【図１】本発明の一実施例を説明するための工程図。
【図２】従来の半導体記憶装置の製造方法の一例を説明
するための工程図。
するための工程図。
Claims (1)
- 【請求項１】 半導体ウエハーのチップ領域に形成され
たメモリアレイ部の特性をチェックし欠陥セルを有する
行又は列を検出する工程と、前記欠陥セルを有する行又
は列とこの行又は列に物理的に隣接する行又は列とを冗
長セルの行又は列にそれぞれ置き換えるためのヒューズ
のアドレス等をフロッピーディスクに読み込ませる工程
と、前記フロッピーディスクからのデータにより前記チ
ップ領域内のヒューズを切断する工程とを含むことを特
徴とする半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08825293A JP3168766B2 (ja) | 1993-04-15 | 1993-04-15 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08825293A JP3168766B2 (ja) | 1993-04-15 | 1993-04-15 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302777A true JPH06302777A (ja) | 1994-10-28 |
| JP3168766B2 JP3168766B2 (ja) | 2001-05-21 |
Family
ID=13937680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08825293A Expired - Fee Related JP3168766B2 (ja) | 1993-04-15 | 1993-04-15 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3168766B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994914A (en) * | 1996-07-31 | 1999-11-30 | Nec Corporation | Semiconductor testing device with redundant circuits |
| JP2008165876A (ja) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | 半導体記憶装置 |
-
1993
- 1993-04-15 JP JP08825293A patent/JP3168766B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5994914A (en) * | 1996-07-31 | 1999-11-30 | Nec Corporation | Semiconductor testing device with redundant circuits |
| JP2008165876A (ja) * | 2006-12-27 | 2008-07-17 | Toshiba Corp | 半導体記憶装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3168766B2 (ja) | 2001-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100463103C (zh) | 半导体器件生产系统和半导体器件生产方法 | |
| US6622270B2 (en) | System for optimizing anti-fuse repair time using fuse ID | |
| US5214657A (en) | Method for fabricating wafer-scale integration wafers and method for utilizing defective wafer-scale integration wafers | |
| US5657284A (en) | Apparatus and method for testing for defects between memory cells in packaged semiconductor memory devices | |
| US5294812A (en) | Semiconductor device having identification region for carrying out failure analysis | |
| US7779311B2 (en) | Testing and recovery in a multilayer device | |
| CN113936730B (zh) | 半导体芯片的测试方法、测试系统及测试设备 | |
| US7404117B2 (en) | Component testing and recovery | |
| US20030037277A1 (en) | Semiconductor device | |
| JPH0748314B2 (ja) | 半導体記憶装置 | |
| US5444000A (en) | Method of fabricating integrated circuit with improved yield rate | |
| JP3168766B2 (ja) | 半導体記憶装置の製造方法 | |
| US6034903A (en) | Semiconductor memory device with identification fuse | |
| JP2677500B2 (ja) | リダンダンシ回路を備えた半導体装置のウェーハ検査方法 | |
| KR910002829B1 (ko) | 반도체장치 | |
| US20040057293A1 (en) | Hybrid fuses for redundancy | |
| KR940004250B1 (ko) | 반도체장치의 웨이퍼 검사방법 | |
| JPS6245059A (ja) | 半導体不揮発性記憶装置 | |
| KR100495911B1 (ko) | 캐패시터용 접착층을 안티퓨즈로 이용한 반도체 메모리 장치 | |
| JPH04285798A (ja) | 半導体メモリの製造方法 | |
| KR100904463B1 (ko) | 반도체 메모리 장치 | |
| KR100492902B1 (ko) | 반도체 메모리 장치 | |
| JPH1117016A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH07135243A (ja) | 半導体集積回路装置の製造方法 | |
| JPH01215040A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010213 |
|
| LAPS | Cancellation because of no payment of annual fees |