JPH06303426A - 撮像情報補正方法および撮像装置 - Google Patents

Abstract

(57)【要約】 【目的】 撮像系の誤差や特性バラツキに起因する撮像
信号のレベル変動を高い分解能でしかも高精度で補正す
ることができる撮像情報補正方法および撮像装置を提供
する。 【構成】 撮像装置２０は、光源２１と、レンズ系２３
と、ラインセンサ２４とと、クロック信号回路２５と、
同期信号回路２６と、カウンタ回路２７と、補正情報を
記憶したＲＯＭ２８と、Ｄ／Ａ変換器２９と、比較器３
０などで構成されている。ラインセンサ２４が原稿２２
を撮像すると、クロック信号ＣＬＫにしたがって撮像信
号Ｓ１を出力するとともに、カウンタ回路２７がクロッ
ク信号ＣＬＫを計数することによって画素アドレスを算
出し、ＲＯＭ２８から補正情報がＤ／Ａ変換器２９に出
力され、閾値信号ＴＨとして出力される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、原稿などの反射像や透
過像を撮像する撮像素子が出力する撮像情報に対して、
補正を行うための撮像情報補正方法および撮像装置に関
する。

【０００２】

【従来の技術】図９は、従来の撮像装置の一例を示す構
成図である。この撮像装置は、原稿２を照明するための
光源１と、原稿２からの反射光を結像するためのレンズ
系３と、結像を光量分布に応じて撮像信号Ｓ１に変換す
るためのＣＣＤ（ChargeCoupled Device）などのライン
センサ４などから構成されており、ラインセンサ４が読
取ることのできる一次元領域（走査線）と原稿２を相対
的に移動させることによって、原稿２を全面に渡って読
取ることができる。

【０００３】図１０は、図９の撮像装置において、白地
の原稿２を読取った場合の撮像信号Ｓ１を示すグラフで
ある。原稿２の表面が、均一な光反射率を持つ白地であ
っても、光源１の照明ムラ、レンズ系３の口径蝕、ライ
ンセンサ４の感度分布ムラなどの影響によって、ライン
センサ４の中心に対して周辺が暗くなる現象が発生す
る。図１０のグラフにおいて、横軸はラインセンサ４の
受光画素数が２０４８個である場合の画素アドレスを示
し、縦軸はラインセンサ４が出力する撮像信号レベルを
示す。なお、ラインセンサ４が出力する撮像信号Ｓ１
は、信号レベルが低いほど光量が多く、信号レベルが高
いほど光量が少ないことを示す。このグラフを見ると、
ラインセンサ４の中心付近の撮像信号レベルが低く、周
辺ほど撮像信号レベルが高くなっている様子が理解され
る。撮像信号Ｓ１にこのようなレベル変動がある場合
は、そのまま原稿２の読取信号として利用することがで
きない。

【０００４】そこで、撮像信号Ｓ１のレベル変動を補正
する方法として、（１）光源１の配光特性を補正する方
法、（２）ラインセンサ４から出力される撮像信号Ｓ１
を補正する方法などが考えられる。

【０００５】先ず、光源１による補正方法（１）につい
て説明する。図１１（ａ）に示すように、白地原稿を読
取ったときの撮像信号Ｓ１は、中心から周辺へ移るにし
たがって信号レベルが上昇し、すなわち周辺受光量が低
下する、下に凸状のカーブを示しており、一方、光源１
の配光特性Ｌ１は、中心から周辺へ移るにしたがって信
号レベルが低下し、すなわち周辺配光が増加する、上に
凸状のカーブを示している。したがって、撮像装置の撮
像特性に対して、その変動を補償するような逆特性の配
光特性を持つ光源１を用いることによって、図１１
（ｂ）に示すように、白地原稿を読取ったときでも、均
一な撮像信号Ｓ２を得ることが可能になる。

【０００６】次に、ラインセンサ４から出力された撮像
信号Ｓ１の補正方法（２）について説明する。図１２
は、従来の撮像装置の電気的構成の一例を示すブロック
図である。この撮像装置において、ラインセンサ４から
出力された撮像信号Ｓ１は、Ａ／Ｄ変換器５に入力され
てアナログ信号からデジタル信号に変換され、ＲＡＭ
（ランダムアクセスメモリ）８に一時的に格納され、必
要に応じて外部へ出力される。その際に、ＣＰＵ（中央
処理装置）６がＲＯＭ（リードオンリメモリ）７に予め
記憶されたプログラムにしたがって動作し、ソフトウエ
ア処理によって撮像信号Ｓ１を補正することが考えられ
る。

【０００７】すなわち図１３に示すように、ＲＡＭ８に
格納された撮像信号Ｓ１に対して、その変動を補償する
ような逆特性となる逆関数Ｆを多項式近似などで算出
し、算出した逆関数Ｆと撮像信号Ｓ１とを加算処理する
ことによって、撮像信号Ｓ１のレベル変動を補正するこ
とも可能である。

【０００８】

【発明が解決しようとする課題】しかしながら、光源１
による補正方法（１）では、撮像信号Ｓ１全体のレベル
変動を抑制することが可能であるが、画素単位で変化す
るレベル変動を補正することが困難である。また、撮像
信号Ｓ１のレベル変動が個々の撮像装置で異なる場合
や、単一の撮像装置においてレンズ系３や撮像素子４を
交換した場合に、一定の配光特性を持つ光源１で個別的
に補正することが困難であり、個々の撮像装置ごとに対
応するには、様々な配光特性を有する光源を多数用意し
たり、配光特性を変化することができる特殊な光源が要
求されるため、光源のコスト上昇を招くという課題があ
る。

【０００９】また、ラインセンサ４から出力される撮像
信号Ｓ１の補正方法（２）において、ＣＰＵ６のソフト
ウエア処理を用いて撮像信号Ｓ１の補正をリアルタイム
で行うには、ソフトウエアの負担が大きくかつ複雑化す
るため、高速処理が難しいという課題がある。また、撮
像装置の寸法や仕様が異なる毎に別のソフトウエアが必
要になるため、ソフトウエアの汎用性に欠けている。さ
らに、デジタル化された撮像信号を一旦ＲＡＭ８に格納
した後、ソフトウエアによる補正処理を行うことも考え
られるが、この場合、原稿全面の撮像情報を得るまでの
時間が非常に長くなるという課題がある。

【００１０】また、ソフトウエア処理の１つとして、図
１３に示すような逆関数Ｆを算出する補正方法は、全体
的なレベル変動を解消することはできても、画素単位で
補正することが困難であり、きめ細かな補正は不可能で
ある。

【００１１】本発明の目的は、前述した課題を解決する
ため、撮像系の誤差や特性バラツキに起因する撮像信号
のレベル変動を高い分解能で、しかも高精度で補正する
ことができる撮像情報補正方法および撮像装置を提供す
ることである。

【００１２】

【課題を解決するための手段】本発明は、複数の受光画
素を有する撮像素子から、クロック信号にしたがって各
受光画素の受光信号を出力することによって得られる撮
像情報を補正するための撮像情報補正方法であって、前
記撮像素子が出力している受光信号の画素アドレスを、
前記クロック信号に基づいて算出する工程と、補正情報
が予め記憶された記憶素子に前記画素アドレスを入力す
ることによって、各受光画素に対応した補正情報を読出
す工程と、前記記憶素子から読出された補正情報に基づ
いて、前記撮像素子から出力される撮像情報を補正する
工程とを含むことを特徴とする撮像情報補正方法であ
る。

【００１３】また本発明は、クロック信号を生成するク
ロック信号回路と、複数の受光画素を有し、前記クロッ
ク信号にしたがって各受光画素の受光信号を出力する撮
像素子とを備える撮像装置において、前記撮像素子が出
力している受光信号の画素アドレスを、前記クロック信
号に基づいて算出するための画素アドレス算出手段と、
補正情報が予め記憶され、前記画素アドレスの入力によ
って各受光画素に対応した補正情報を出力するための補
正情報記憶手段と、前記補正情報記憶手段から出力され
る補正情報に基づいて、前記撮像素子から出力される撮
像情報を補正するための撮像情報補正手段とを備えるこ
とを特徴とする撮像装置である。

【００１４】

【作用】本発明に従えば、撮像素子が出力している受光
信号の画素アドレスを、クロック信号に基づいて算出し
た後、補正情報が予め記憶された記憶素子に当該画素ア
ドレスを入力することによって、各受光画素に対応した
補正情報を読出して、さらに読出された補正情報に基づ
いて撮像素子から出力される撮像情報を補正しているた
め、画素単位で補正を行うことが可能になるとともに、
当該記憶素子に記憶する補正情報の精度を向上させるほ
ど、より高い精度の補正が可能になる。また、記憶素子
に記憶する補正情報を必要に応じて変更することによっ
て、撮像特性の個々の変動に対して個別に補正すること
ができるため、撮像系の構成部品を交換した場合や撮像
装置の経時変化が生じた場合でも、改めて高精度の補正
を行うことが可能になる。

【００１５】また本発明に従えば、撮像素子が出力する
受光信号の画素アドレスを、クロック信号に基づいて算
出するための画素アドレス算出手段と、補正情報が予め
記憶され、算出された画素アドレスの入力によって各受
光画素に対応した補正情報を出力するための補正情報記
憶手段と、出力された補正情報に基づいて、撮像素子か
ら出力される撮像情報を補正するための撮像情報補正手
段とを備えることによって、画素単位で補正を行うこと
が可能になるとともに、補正情報記憶手段に記憶する補
正情報の精度を向上させるほど、より高い精度の補正が
可能になる。また、補正情報記憶手段に記憶する補正情
報を必要に応じて変更することによって、撮像特性の個
々の変動に対して個別に補正することができるため、よ
り高精度の補正が可能になる。

【００１６】

【実施例】（第１実施例）図１は、本発明の第１実施例
である撮像装置２０の構成を示すブロック図である。こ
の撮像装置２０は、原稿２２を照明するための光源２１
と、原稿２２からの反射光を結像するためのレンズ系２
３と、結像を光量分布に応じて撮像信号Ｓ１に変換する
ための、たとえばＣＣＤなどのラインセンサ２４と、ラ
インセンサ２４の受光画素単位の読出しタイミングを決
めるクロック信号ＣＬＫを生成するクロック信号回路２
５と、クロック信号ＣＬＫに基づいて走査線単位の読出
しタイミングを決める同期信号ＳＹＮを生成する同期信
号回路２６と、クロック信号ＣＬＫに基づいて、ライン
センサ２４の各受光画素の受光信号の画素アドレスを計
数するカウンタ回路２７と、補正情報を予め記憶し、カ
ウンタ回路２７の画素アドレス計数出力に基づいて各受
光画素に対応した補正情報を出力するＲＯＭ（リードオ
ンリメモリ）２８と、ＲＯＭ２８から出力されるデジタ
ルデータから成る補正信号ＣＯＲをアナログ信号に変換
するためのＤ／Ａ変換器２９と、ラインセンサ２４から
出力される撮像信号Ｓ１とＤ／Ａ変換器２９から出力さ
れる閾値信号ＴＨとを比較する比較器３０と、同期信号
回路２６やカウンタ回路２７へ同期制御信号ＣＴＬを出
力したり、ＲＯＭ２８に記憶された補正情報を選択する
ための選択信号ＳＥＬを出力するＣＰＵ（中央処理装
置）３１と、ＣＰＵ３１が動作するためのプログラムや
データを格納するＲＯＭ３２、ＲＡＭ（ランダムアクセ
スメモリ）３３などで構成されている。

【００１７】ラインセンサ２４は、複数の受光画素が一
次元的に配置されて受光面を形成しており、各受光画素
において受光量に比例した電荷が蓄積されるとともに、
蓄積された電荷が同期信号ＳＹＮの周期毎に取出され、
さらにクロック信号ＣＬＫに同期して時系列的に撮像信
号Ｓ１として出力される。

【００１８】カウンタ回路２７は、ＣＰＵ３１からの同
期制御信号ＣＴＬによってカウンタ値が０に初期化され
るとともに、その後クロック信号ＣＬＫに基づいてカウ
ンタ値を１つずつインクリメントすることによって、画
素アドレス信号ＡＤＲを算出して、ＲＯＭ２８へのアド
レス信号として出力する。

【００１９】ＲＯＭ２８には、光源２１の照明ムラ、レ
ンズ系２３の口径蝕、ラインセンサ２４の感度分布ムラ
など、撮像系の光学歪を電気信号に換算した補正情報が
予め記憶されており、ＲＯＭ２８のアドレスを指定する
ことによってラインセンサ２４の各受光画素に対応した
補正信号ＣＯＲを出力する。なお、撮像系の条件や仕様
が変わると適切な補正情報に変更する必要があるため、
ＣＰＵ３１からの選択信号ＳＥＬをＲＯＭ２８の上位ア
ドレスとして追加することによって、様々な特性を持つ
補正情報を切換え可能にしている。なお、これらの補正
情報は、同様な撮像系を持つ実験装置で別途作成するこ
とが可能である。

【００２０】Ｄ／Ａ変換器２９は、ＲＯＭ２８から画素
アドレス信号ＡＤＲおよび選択信号ＳＥＬによって定ま
る補正信号ＣＯＲがデジタルデータとして入力される
と、閾値信号ＴＨをアナログ信号として出力する。

【００２１】比較器３０は、撮像信号Ｓ１の信号レベル
と、閾値信号ＴＨの信号レベルとを逐次比較し、撮像信
号Ｓ１の方が大きい場合Ｈ（ハイレベル）を出力し、撮
像信号Ｓ１の方が小さい場合Ｌ（ローレベル）を出力す
る。

【００２２】以上のように、構成された撮像装置２０の
動作および本発明に係る撮像情報補正方法について説明
する。先ず、図２（ａ）に示すような原稿２２を撮像す
ると、ラインセンサ２４がクロック信号ＣＬＫにしたが
って、走査線に対応した各受光画素の受光信号を時系列
的に出力する。このとき、カウンタ回路２７は、クロッ
ク信号ＣＬＫを計数することによって、ラインセンサ２
４が出力している受光信号の画素アドレスを算出する。
ＲＯＭ２８には、前述したような各種補正情報が予め記
憶されており、カウンタ回路２７から出力される画素ア
ドレス信号ＡＤＲおよびＣＰＵ３１から出力される選択
信号ＳＥＬによって定まる補正信号ＣＯＲを出力する。
補正信号ＣＯＲは、Ｄ／Ａ変換器２９によって閾値信号
ＴＨに変換され、比較器３０の一方に入力される。

【００２３】図２（ｂ）は、ラインセンサ２４から出力
される撮像信号Ｓ１およびＤ／Ａ変換器２９から出力さ
れる閾値信号ＴＨを示すグラフである。撮像信号Ｓ１の
全体形状が下に凸のカーブを示し、中心に対して周辺光
量が減少している撮像特性に対応して、閾値信号ＴＨも
下に凸のカーブを示し、さらに撮像信号Ｓ１に対して一
定値を加算してオフセット部分が重畳されている。比較
器３０は、撮像信号Ｓ１が閾値信号ＴＨより大きいとき
のみＨを出力することによって二値化して、図２（ｃ）
に示すように、走査線位置に対応した画像信号Ｓ３を得
ることができる。このようにして、各受光画素に対応し
た補正情報に基づいて、ラインセンサ２４からの撮像信
号Ｓ１を二値化しているため、高品質の画像信号Ｓ３を
得ることができる。

【００２４】（第２実施例）図３は、本発明の第２実施
例である撮像装置２０ａの構成を示すブロック図であ
る。この撮像装置２０ａは、原稿２２を照明するための
光源２１と、原稿２２からの反射光を結像するためのレ
ンズ系２３と、結像を光量分布に応じて撮像信号Ｓ１に
変換するためのラインセンサ２４と、ラインセンサ２４
の受光画素単位の読出しタイミングを決めるクロック信
号ＣＬＫを生成するクロック信号回路２５と、クロック
信号ＣＬＫに基づいて走査線単位の読出しタイミングを
決める同期信号ＳＹＮを生成する同期信号回路２６と、
クロック信号ＣＬＫに基づいて、ラインセンサ２４の各
受光画素の受光信号の画素アドレスを計数するカウンタ
回路２７と、補正情報を予め記憶し、カウンタ回路２７
の出力に基づいて各受光画素に対応した補正情報を出力
するＲＡＭ２８ａと、ＲＡＭ２８ａから出力されるデジ
タルデータから成る補正信号ＣＯＲをアナログ信号に変
換するためのＤ／Ａ変換器２９と、ラインセンサ２４か
ら出力される撮像信号Ｓ１とＤ／Ａ変換器２９から出力
される閾値信号ＴＨとを比較する比較器３０と、同期信
号回路２６やカウンタ回路２７へ同期制御信号ＣＴＬを
出力したり、ＲＡＭ２８ａに記憶された補正情報を選択
するための選択信号ＳＥＬを出力するＣＰＵ３１と、Ｃ
ＰＵ３１が動作するためのプログラムやデータを格納す
るＲＯＭ３２、ＲＡＭ３３と、撮像信号Ｓ１をアナログ
信号からデジタル信号に変換するためのＡ／Ｄ変換器３
４と、ＲＡＭ２８ａとその周辺回路とを接続するバス３
８，３９等における信号の衝突を避けるためのゲート素
子３５，３６，３７などで構成されている。

【００２５】本実施例における撮像装置２０ａは、第１
実施例のものと比べて、補正情報が書換え可能なＲＡＭ
２８ａに記憶される点と、ラインセンサ２４からの撮像
信号Ｓ１をＡ／Ｄ変換器３４によって多値化して補正情
報を作成している点が相違する。なお、第１実施例で既
に説明した部分は、同一符号を用いて重複説明を省略す
る。

【００２６】Ａ／Ｄ変換器３４は、たとえば全面白地原
稿などの基準原稿を撮像して得られる撮像信号Ｓ１を画
素単位でデジタル信号に変換し、ゲート素子３５を介し
て、ＲＡＭ２８ａに出力する。こうして、この撮像装置
２０ａに固有の撮像系の光学特性を電気信号に換算した
補正情報がＲＡＭ２８ａに記憶され、ＲＡＭ２８ａのア
ドレスを指定することによってラインセンサの各受光画
素に対応した補正信号ＣＯＲを取出すことができる。な
お、ＲＡＭ２８ａには、バックアップ用の電源２８ｂが
接続されており、撮像装置２０ａの電源遮断後も補正情
報を記憶し続けることが可能となる。

【００２７】ＣＰＵ３１は、ＲＯＭ３２に格納されたプ
ログラムに基づいて、ゲート素子３５〜３７を開閉する
ためのゲート信号Ｇ１〜Ｇ３や、ＲＡＭ２８ａを制御す
るための制御信号ＣＴＬａを出力する。

【００２８】以上のように構成された撮像装置２０ａの
動作および本発明に係る撮像情報補正方法について説明
する。先ず、撮像装置２０ａの電源投入後、ＣＰＵ３１
がスイッチＳＷ１の状態を検知して、特性測定モードま
たは通常読取りモードのどちらのモードを動作させるか
を判断する。先ず、特性測定モードが開始すると、ＣＰ
Ｕ３１はゲート信号Ｇ１，Ｇ３でゲート素子３５，３７
をそれぞれ開け、ゲート信号Ｇ２によってゲート素子３
６を閉じる。次に、基準原稿を撮像して、クロック信号
ＣＬＫに同期して、Ａ／Ｄ変換器３４によって撮像信号
Ｓ１が画素単位でデジタル化されるとともに、クロック
信号ＣＬＫを計数するカウンタ回路２７が出力する画素
アドレス信号ＡＤＲにしたがって、ＲＡＭ２８ａ内の所
定領域に記憶される。こうして、この撮像装置２０ａに
特有の撮像特性がＲＡＭ２８ａに格納される。次に、Ｃ
ＰＵ３１は、ゲート素子３５，３７を閉じて、ゲート素
子３６を開け、ＲＡＭ２８ａに格納された撮像特性を取
込んで、この撮像特性のレベル変動に対応した閾値デー
タに変換し、再度ＲＡＭ２８ａに格納する。こうして、
第１実施例で説明したと同様な補正情報がＲＡＭ２８ａ
に記憶され、特性測定モードの動作が終了する。

【００２９】次に、ＣＰＵ３１がスイッチＳＷ１の状態
変化を検知することによって、通常読取モードを開始
し、ゲート素子３５，３６を閉じ、ゲート素子３７を開
ける。以下、第１実施例の説明と同様に、図２（ａ）に
示すような原稿２２を撮像すると、ラインセンサ２４が
各受光素子の受光信号を時系列的に出力するとともに、
カウンタ回路２７が画素アドレスを算出する。ＲＡＭ２
８ａでは、カウンタ回路２７からの画素アドレス信号Ａ
ＤＲおよびＣＰＵ３１からの選択信号ＳＥＬが入力さ
れ、各受光画素に対応した補正信号ＣＯＲが出力され
る。この補正信号ＣＯＲは、Ｄ／Ａ変換器２９によって
閾値信号ＴＨに変換され、比較器３０によって撮像信号
Ｓ１が二値化されることによって、図２（ｃ）に示すよ
うに、走査線位置に対応した画像信号Ｓ３を得ることが
できる。

【００３０】このように、各受光画素に対応した補正情
報に基づいて、ラインセンサ２４からの撮像信号Ｓ１を
二値化するとともに、個々の撮像装置２０ａ毎に生ずる
光学特性のバラツキや、撮像系の構成部品の交換による
変動に対処することが可能になり、高品質の画像信号Ｓ
３を得ることができる。

【００３１】このように、本実施例において、補正情報
を記憶するメモリとして、書換え可能なＲＡＭを使用し
ているため、補正情報の自動校正および作成が可能にな
る。なお、本実施例での特性測定モードにおいて、撮像
信号Ｓ１のデジタル信号を１度ＲＡＭ２８ａへ格納する
例を説明したが、直接ＣＰＵ３１に取込んで補正処理を
行った後に、ＲＡＭ２８ａへ格納する構成でも構わな
い。

【００３２】（第３実施例）図４は、本発明の第３実施
例である撮像装置２０ｂの構成を示すブロック図であ
る。この撮像装置２０ｂは、原稿２２を照明するための
光源２１と、原稿２２からの反射光を結像するためのレ
ンズ系２３と、結像を光量分布に応じて撮像信号Ｓ１に
変換するためのラインセンサ２４と、ラインセンサ２４
の受光画素単位の読出しタイミングを決めるクロック信
号ＣＬＫを生成するクロック信号回路２５と、クロック
信号ＣＬＫに基づいて走査線単位の読出しタイミングを
決める同期信号ＳＹＮを生成する同期信号回路２６と、
クロック信号ＣＬＫに基づいて、ラインセンサ２４が出
力している各受光画素の受光信号の画素アドレスを計数
するカウンタ回路２７と、補正情報を予め記憶し、カウ
ンタ回路２７の出力に基づいて各受光画素に対応した補
正情報を出力するＲＡＭ２８ａと、ＲＡＭ２８ａから出
力されるデジタルデータから成る補正信号ＣＯＲをアナ
ログ信号に変換するためのＤ／Ａ変換器２９と、ライン
センサ２４から出力される撮像信号Ｓ１とＤ／Ａ変換器
２９から出力される閾値信号ＴＨとを比較する比較器３
０と、同期信号回路２６やカウンタ回路２７へ同期制御
信号ＣＴＬを出力したり、ＲＡＭ２８ａに記憶された補
正情報を選択するための選択信号ＳＥＬを出力するＣＰ
Ｕ３１と、ＣＰＵ３１が動作するためのプログラムやデ
ータを格納するＲＯＭ３２と、コンピュータなどの外部
ホスト装置４２と接続するための通信インターフェイス
４１と、外部ホスト装置４２から送られるデータを一時
的に格納するための通信バッファ４０と、ＲＡＭ２８ａ
に入力される信号線を開閉するゲート素子３７などで構
成されている。

【００３３】本実施例における撮像装置２０ｂは、第１
実施例のものと比べて、補正情報が書換可能なＲＡＭ２
８ａに記憶される点と、ＲＡＭ２８ａに記憶される補正
情報が外部ホスト装置４２から転送される点が相違す
る。なお、第１実施例で既に説明した部分は、同一符号
を用いて重複説明を省略する。

【００３４】ＣＰＵ３１は、ＲＯＭ３２に格納されたプ
ログラムに基づいて、外部ホスト装置４２から送信され
るデータを通信インターフェイス４１を介して受信し、
通信バッファ４０に格納したり、ゲート素子３７を開閉
するためのゲート信号Ｇ３やＲＡＭ２８ａを制御するた
めの制御信号ＣＴＬａを出力する。

【００３５】以上のように構成された撮像装置２０ｂの
動作および本発明に係る撮像情報補正方法について説明
する。先ず、撮像装置２０ｂの電源投入後、ＣＰＵ３１
が外部ホスト装置４２から送信されたデータを解析し
て、補正情報転送コマンドが存在すれば、たとえばその
コマンドに続くデータを補正情報としてＲＡＭ２８ａに
格納する。補正情報転送コマンドが無ければ、それまで
に転送されたＲＡＭ２８ａに格納されたデータを補正情
報として用いる。なお、外部ホスト装置４２から転送さ
れる補正情報は、同様な撮像系を持つ実験装置で作成し
て外部ホスト装置４２に格納しておいたものである。

【００３６】次に、通常の撮像動作を行う場合は、第１
実施例の説明と同様に、図２（ａ）のような原稿２２を
撮像すると、ラインセンサ２４が各受光画素の受光信号
を時系列的に出力するとともに、カウンタ回路２７が画
素アドレスを算出する。ＲＡＭ２８ａでは、カウンタ回
路２７からの画素アドレス信号ＡＤＲおよびＣＰＵ３１
からの選択信号ＳＥＬが入力され、各受光画素に対応し
た補正信号ＣＯＲが出力される。この補正信号ＣＯＲ
は、Ｄ／Ａ変換器２９によって閾値信号ＴＨに変換さ
れ、比較器３０によって撮像信号Ｓ１が二値化されるこ
とにより、図２（ｃ）に示すように、走査線位置に対応
した画像信号Ｓ３を得ることができる。

【００３７】このように本実施例においては、補正情報
を外部ホスト装置から受信して書換え可能なＲＡＭに格
納しているため、補正情報の修正が容易になるととも
に、各受光画素に対応した補正を行うことができるた
め、高品質の画像信号を得ることができる。

【００３８】（第４実施例）図５は、本発明の第４実施
例である撮像装置２０ｃの構成を示すブロック図であ
る。この撮像装置２０ｃは、原稿２２を照明するための
光源２１と、原稿２２からの反射光を結像するためのレ
ンズ系２３と、結像を光量分布に応じて撮像信号Ｓ１に
変換するためのラインセンサ２４と、ラインセンサ２４
の受光画素単位の読出しタイミングを決めるクロック信
号ＣＬＫを生成するためのクロック信号回路２５と、ク
ロック信号ＣＬＫに基づいて走査線単位の読出しタイミ
ングを決める同期信号ＳＹＮを生成する同期信号回路２
６と、クロック信号ＣＬＫに基づいて、ラインセンサ２
４が出力している各受光画素の受光信号の画素アドレス
を計数するカウンタ回路２７と、同期信号回路２６やカ
ウンタ回路２７へ同期制御信号ＣＴＬを出力するＣＰＵ
３１と、ＣＰＵ３１が動作するためのプログラムやデー
タを格納するＲＯＭ３２、ＲＡＭ３３と、補正情報のう
ちの１つである基準信号ＲＥＦａを予め記憶したＲＯＭ
５０と、補正情報のうちの１つである増幅率信号ＧＡを
予め記憶したＲＯＭ５２と、ＲＯＭ５０から出力される
デジタルデータから成る基準信号ＲＥＦａをアナログ信
号に変換するためのＤ／Ａ変換器５１と、抵抗Ｒ１，Ｒ
３、増幅率信号ＧＡに基づいて抵抗値が変化するラダー
抵抗体Ｒ２，Ｒ４および演算増幅器ＯＰから成る差動増
幅回路５３と、差動増幅回路５３から出力される撮像信
号Ｓ４をアナログ信号からデジタル信号に変換するＡ／
Ｄ変換器５４などで構成されている。

【００３９】本実施例における撮像装置２０ｃは、第１
実施例のものと比べて、ラインセンサ２４から出力され
る撮像信号Ｓ１に対して、基準信号ＲＥＦａおよび増幅
率信号ＧＡの２つの補正情報で回路特性が決まる差動増
幅回路５３を用いて補正している点と、補正された撮像
信号Ｓ４をＡ／Ｄ変換器５４で多値化している点が相違
する。なお、第１実施例で既に説明した部分は、同一符
号を用いて重複説明を省略する。

【００４０】ＲＯＭ５０は、この撮像装置２０ｃの光学
特性のうち、カブレ、フレアー、迷光など撮像信号Ｓ１
に対して加算的に重畳されるレベル変動を補正するため
の基準情報が予め記憶されており、一方、ＲＯＭ５２に
は、撮像装置２０ｃの光学特性のうち、濃淡変動など撮
像信号Ｓ１に対して乗算的に重畳されるレベル変動を補
正するための増幅率情報が予め記憶されている。これら
のＲＯＭ５０，５２のアドレスを指定することによっ
て、ラインセンサ２４の各受光画素に対応した基準信号
ＲＥＦａおよび増幅率信号ＧＡを出力する。

【００４１】差動増幅回路５３は、撮像信号Ｓ１から基
準信号ＲＥＦｂを引算したものに、増幅率Ｒ２／Ｒ１
（＝Ｒ４／Ｒ３）を乗算するように動作する。

【００４２】以上のように構成された撮像装置２０ｃの
動作および本発明に係る撮像情報補正方法について説明
する。先ず、原稿２２を撮像すると、ラインセンサ２４
がクロック信号ＣＬＫにしたがって、各受光画素の受光
信号を時系列的に出力する。このとき、カウンタ回路２
７では、クロック信号ＣＬＫを計数することによって、
ラインセンサ２４が出力している受光信号の画素アドレ
スを算出する。ＲＯＭ５０，５２は、カウンタ回路２７
から出力される画素アドレス信号ＡＤＲによって定まる
各画素の基準信号ＲＥＦａおよび増幅率信号ＧＡをそれ
ぞれ出力する。基準信号ＲＥＦａは、Ｄ／Ａ変換器５１
によってアナログ信号に変換されて基準信号ＲＥＦｂと
して差動増幅回路５３の抵抗Ｒ１に入力される。一方、
増幅率信号ＧＡは、差動増幅回路５３のラダー抵抗体Ｒ
２，Ｒ４に入力され、デジタル値に対応した抵抗値が選
択される。差動増幅回路５３の抵抗Ｒ３には、ラインセ
ンサ２４からの撮像信号Ｓ１が入力され、基準信号ＲＥ
Ｆｂによって引算処理され、かつ増幅率信号ＧＡによっ
て乗算処理されることによって補正された撮像信号Ｓ４
が出力される。撮像信号Ｓ４がＡ／Ｄ変換器５４に入力
されると、多値化された画像信号Ｓ５が出力される。

【００４３】図６（ｂ）は、図６（ａ）に示す無地の原
稿２２を撮像したときの撮像信号Ｓ１の信号レベルを示
すグラフであり、それぞれ高濃度（黒）の原稿、中濃度
（灰）の原稿、低濃度（白）の原稿を示す。図６（ｂ）
を見ると、各濃度において中心から周辺に移行するにつ
れて、受光量が減少し信号レベルが上昇する傾向は同様
であるが、その変化率は原稿濃度によって相違するた
め、原稿濃度を複数の階調レベルで多値化する場合、単
なる加減算処理による信号補正だけでは階調表現の精度
向上に限界がある。そこで、本実施例では、補正情報と
して基準情報および増幅率情報を用いて、各受光画素毎
に差動増幅回路５３の回路定数を変化させることによっ
て、高品質の階調画像信号を得ることができる。

【００４４】図７は、本実施例における補正の手順を示
すものであり、図７（ａ）に示す原稿２２を走査線に沿
って撮像すると、図７（ｂ）に示す撮像信号Ｓ１がライ
ンセンサ２４から出力される。図７（ｂ）の撮像信号Ｓ
１から基準信号ＲＥＦｂを引算すると、図７（ｃ）の実
線で示すカーブが得られる。このカーブは、破線で示す
ような全体的な濃度変動が残るため、増幅率信号ＧＡに
基づいて乗算処理を行うと、図７（ｄ）に示すように、
正確な階調レベルを持つ撮像信号Ｓ４が得られる。

【００４５】なお、本実施例において、補正情報がＲＯ
Ｍ５０，５２に記憶される例を説明したが、書換え可能
なＲＡＭやＥＥＰＲＯＭ（Electrically Erasable andP
rogrammable ROM）を用いることによって、補正情報を
適宜変更することが可能となる。

【００４６】（第５実施例）図８は、本発明の第５実施
例である撮像装置２０ｄの構成を示すブロック図であ
る。この撮像装置２０ｄは、原稿２２をたとえば赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色毎に照明するため
の光源２１ａ，２１ｂ，２１ｃと、光源２１ａ，２１
ｂ，２１ｃを選択するための光源選択回路５６と、原稿
２２からの反射光を結像するためのレンズ系２３と、結
像を光量分布に応じて撮像信号Ｓ１に変換するためのラ
インセンサ２４と、ラインセンサ２４の受光画素単位の
読出しタイミングを決めるクロック信号ＣＬＫを生成す
るためのクロック信号回路２５と、クロック信号ＣＬＫ
に基づいて走査線単位の読出しタイミングを決める同期
信号ＳＹＮを生成する同期信号回路２６と、クロック信
号ＣＬＫに基づいて、ラインセンサ２４が出力している
各受光画素の受光信号の画素アドレスを計数するカウン
タ回路２７と、同期信号回路２６およびカウンタ回路２
７へ同期制御信号ＣＴＬを出力したり、補正情報のうち
の１つである基準信号ＲＥＦａを予め記憶したＲＯＭ５
０、補正情報のうちの１つである増幅率信号ＧＡを予め
記憶したＲＯＭ５２、および光源選択回路５６へ選択信
号ＳＥＬを出力したりするＣＰＵ３１と、ＣＰＵ３１が
動作するためのプログラムやデータを格納するＲＯＭ３
２、ＲＡＭ３３と、ＲＯＭ５０から出力されるデジタル
データから成る基準信号ＲＥＦａをアナログ信号に変換
するためのＤ／Ａ変換器５１と、抵抗Ｒ１，Ｒ３、増幅
率信号ＧＡに基づいて抵抗値が変化するラダー抵抗体Ｒ
２，Ｒ４および演算増幅器ＯＰから成る差動増幅回路５
３と、差動増幅回路５３から出力される撮像信号Ｓ６を
アナログ信号からデジタル信号に変換するＡ／Ｄ変換器
５４などで構成されている。なお、差動増幅回路５３
は、撮像信号Ｓ１から基準信号ＲＥＦｂを引算したもの
に、増幅率Ｒ２／Ｒ１（＝Ｒ４／Ｒ３）を乗算するよう
に動作する。

【００４７】本実施例における撮像装置２０ｄは、第１
実施例のものと比べて、波長分布特性がそれぞれ異なる
３つの光源を切換えて撮像する点、ラインセンサ２４か
ら出力される撮像信号Ｓ１に対して、ＲＯＭ５０、ＲＯ
Ｍ５２より得られる基準信号ＲＥＦａと増幅率信号ＧＡ
によって差動増幅処理によって補正を行う点、および補
正された撮像信号Ｓ６をＡ／Ｄ変換器によって多値化し
ている点が相違する。なお、第１実施例および第４実施
例で既に説明した部分は、同一符号を用いて重複説明を
省略する。

【００４８】以上のように構成された撮像装置２０ｄの
動作および本発明に係る撮像情報補正方法について説明
する。先ず、ＣＰＵ３１が選択信号ＳＥＬを出力して、
たとえば赤色の光源２１ａを点灯して原稿２２を撮像す
ると、ラインセンサ２４がクロック信号ＣＬＫにしたが
って、各受光画素の受光信号を時系列的に出力する。こ
のとき、カウンタ回路２７は、クロック信号ＣＬＫを計
数することによって、ラインセンサ２４が出力している
受光信号の画素アドレスを算出する。ＲＯＭ５０，ＲＯ
Ｍ５２は、カウンタ回路２７から出力される画素アドレ
ス信号ＡＤＲと選択信号ＳＥＬによって定まる各画素の
基準信号ＲＥＦａおよび増幅率信号ＧＡをそれぞれ出力
する。基準信号ＲＥＦａは、Ｄ／Ａ変換器５１によって
アナログ信号に変換されて基準信号ＲＥＦｂとして差動
増幅回路５３の抵抗Ｒ１に入力される。一方、増幅率信
号ＧＡは、差動増幅回路５３のラダー抵抗体Ｒ２，Ｒ４
に入力され、デジタル値に対応した抵抗値が選択され
る。差動増幅回路５３の抵抗Ｒ３には、ラインセンサ２
４からの撮像信号Ｓ１が入力され、基準信号ＲＥＦｂに
よって引算処理され、かつ増幅率信号ＧＡによって乗算
処理されることによって補正された撮像信号Ｓ６が出力
される。撮像信号Ｓ６がＡ／Ｄ変換器５４に入力される
と、多値化された画像信号Ｓ７が出力される。

【００４９】次に、ＣＰＵ３１が選択信号ＳＥＬを出力
して、たとえば緑色の光源２１ｂを点灯して原稿２２を
撮像すると、上述と同様に、各受光画素に対応した基準
信号ＲＥＦｂと増幅率信号ＧＡによって差動増幅処理が
行われ、ラインセンサ２４から出力される撮像信号Ｓ１
が画像信号Ｓ７として多値化される。

【００５０】さらに、ＣＰＵ３１が選択信号ＳＥＬを出
力して、たとえば青色の光源２１ｃを点灯して原稿２２
を撮像すると、同様に青色の画像信号Ｓ７が多値化して
出力される。

【００５１】このようにして、各光源の放射特性および
各受光画素に対応した基準信号ＲＥＦｂおよび増幅率信
号ＧＡに基づいた差動増幅処理によって撮像信号Ｓ１を
補正しているため、精度の良い階調表現を持つ高品質の
画像信号を得ることができる。

【００５２】なお、本実施例では、補正情報をＲＯＭ５
０，５２に記憶する例を用いて説明したが、書換え可能
なＲＡＭを用いて補正情報を適宜変更することも可能で
ある。

【００５３】以上の各実施例において、補正情報をＲＯ
ＭまたはＲＡＭに記憶する例を用いて説明したが、アド
レス信号に対してデータ信号を出力することができる記
憶素子であれば、たとえばＥＥＰＲＯＭやフラッシュＲ
ＯＭでも構わない。また、撮像素子として一次元のライ
ンセンサ２４を用いる例を説明したが、複数の受光画素
が二次元状に配置されたエリアセンサを用いることも可
能であり、この場合、各受光画素に対応して二次元的な
データ構成を持つ補正情報を記憶することで対処するこ
とができる。

【００５４】

【発明の効果】以上詳説したように本発明によれば、撮
像系の光学特性に起因したレベル変動を、撮像素子の各
受光画素に対応した補正情報に基づいて補正することが
可能となり、高い分解能の補正が可能になる。さらに、
補正処理はハードウエアを用いて行っているため、ソフ
トウエア処理に比べて高速処理が容易に実現可能とな
る。また、補正情報を記憶する記憶手段として書換え可
能なメモリを用いることによって、補正情報を適宜変更
することが容易になり、撮像装置の構成部品の交換や経
時変化によって変化した撮像特性に対しても簡単に対処
できる。

【図面の簡単な説明】

【図１】本発明の第１実施例である撮像装置２０の構成
を示すブロック図である。

【図２】図２（ａ）は原稿２２の一例であり、図２
（ｂ）はラインセンサ２４から出力される撮像信号Ｓ１
およびＤ／Ａ変換器２９から出力される閾値信号ＴＨを
示すグラフであり、図２（ｃ）は画像信号Ｓ３の信号を
示すグラフである。

【図３】本発明の第２実施例である撮像装置２０ａの構
成を示すブロック図である。

【図４】本発明の第３実施例である撮像装置２０ｂの構
成を示すブロック図である。

【図５】本発明の第４実施例である撮像装置２０ｃの構
成を示すブロック図である。

【図６】図６（ａ）は無地の原稿２２の模式図であり、
図６（ｂ）は図６（ａ）に示す無地の原稿２２を撮像し
たときの撮像信号Ｓ１を示すグラフである。

【図７】図５の撮像装置２０ｃにおける補正の手順を示
すものであり、図７（ａ）は原稿２２の一例であり、図
７（ｂ）はラインセンサ２４から出力される撮像信号Ｓ
１を示すグラフであり、図７（ｃ）は撮像信号Ｓ１から
基準信号ＲＥＦｂを引算したグラフであり、図７（ｄ）
は図７（ｃ）の信号に対して増幅率信号ＧＡに基づいて
乗算処理を行って得られる撮像信号Ｓ４のグラフであ
る。

【図８】本発明の第５実施例である撮像装置２０ｄの構
成を示すブロック図である。

【図９】従来の撮像装置の一例を示す構成図である。

【図１０】図９の撮像装置において、白地の原稿２を読
取った場合の撮像信号Ｓ１を示すグラフである。

【図１１】図１１（ａ）は撮像信号Ｓ１および光源１の
配光特性Ｌ１を示すグラフであり、図１１（ｂ）は光源
１の配光特性Ｌ１に基づいて補正された撮像信号Ｓ２を
示すグラフである。

【図１２】従来の撮像装置の電気的構成の一例を示すブ
ロック図である。

【図１３】図１２の撮像装置における撮像信号Ｓ１およ
び撮像信号Ｓ１の逆関数Ｆを示すグラフである。

【符号の説明】

２０，２０ａ，２０ｂ，２０ｃ，２０ｄ 撮像装置 ２１，２１ａ，２１ｂ，２１ｃ 光源 ２２ 原稿 ２３ レンズ系 ２４ ラインセンサ ２５ クロック信号回路 ２６ 同期信号回路 ２７ カウンタ回路 ２８，３２，５０，５２ ＲＯＭ ２８ａ，３３ ＲＡＭ ２８ｂ 電源 ２９，５１ Ｄ／Ａ変換器 ３０ 比較器 ３１ ＣＰＵ ３４，５４ Ａ／Ｄ変換器 ３５，３６，３７ ゲート素子 ３８，３９ バス ４０ 通信バッファ ４１ 通信インターフェイス ４２ 外部ホスト装置 ５３ 差動増幅回路 ５６ 光源選択回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 複数の受光画素を有する撮像素子から、
   クロック信号にしたがって各受光画素の受光信号を出力
   することによって得られる撮像情報を補正するための撮
   像情報補正方法であって、 前記撮像素子が出力している受光信号の画素アドレス
   を、前記クロック信号に基づいて算出する工程と、 補正情報が予め記憶された記憶素子に前記画素アドレス
   を入力することによって、各受光画素に対応した補正情
   報を読出す工程と、 前記記憶素子から読出された補正情報に基づいて、前記
   撮像素子から出力される撮像情報を補正する工程とを含
   むことを特徴とする撮像情報補正方法。
2. 【請求項２】 クロック信号を生成するクロック信号回
   路と、 複数の受光画素を有し、前記クロック信号にしたがって
   各受光画素の受光信号を出力する撮像素子とを備える撮
   像装置において、 前記撮像素子が出力している受光信号の画素アドレス
   を、前記クロック信号に基づいて算出するための画素ア
   ドレス算出手段と、 補正情報が予め記憶され、前記画素アドレスの入力によ
   って各受光画素に対応した補正情報を出力するための補
   正情報記憶手段と、 前記補正情報記憶手段から出力される補正情報に基づい
   て、前記撮像素子から出力される撮像情報を補正するた
   めの撮像情報補正手段とを備えることを特徴とする撮像
   装置。