JPH06303527A - 電荷結合素子 - Google Patents
電荷結合素子Info
- Publication number
- JPH06303527A JPH06303527A JP5083362A JP8336293A JPH06303527A JP H06303527 A JPH06303527 A JP H06303527A JP 5083362 A JP5083362 A JP 5083362A JP 8336293 A JP8336293 A JP 8336293A JP H06303527 A JPH06303527 A JP H06303527A
- Authority
- JP
- Japan
- Prior art keywords
- transfer
- transfer register
- charge
- register
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 リニアセンサを複数ライン配列し、各リニア
センサの水平転送レジスタの電荷転送方向の端に垂直転
送レジスタを有するＣＣＤ固体撮像素子において、水平
転送レジスタの一部でオーバーフローした際に、全画素
の信号破壊を回避する。 【構成】 リニアセンサ２６を複数ライン配列し、各リ
ニアセンサ２６の水平転送レジスタ２４の電荷転送方向
の端に垂直転送レジスタ２７を有するＣＣＤ固体撮像素
子において、水平転送レジスタ２４から垂直転送レジス
タ２７へ転送する前に電荷を所定の電荷量に制限するた
めのリミット領域３０を形成して構成する。
センサの水平転送レジスタの電荷転送方向の端に垂直転
送レジスタを有するＣＣＤ固体撮像素子において、水平
転送レジスタの一部でオーバーフローした際に、全画素
の信号破壊を回避する。 【構成】 リニアセンサ２６を複数ライン配列し、各リ
ニアセンサ２６の水平転送レジスタ２４の電荷転送方向
の端に垂直転送レジスタ２７を有するＣＣＤ固体撮像素
子において、水平転送レジスタ２４から垂直転送レジス
タ２７へ転送する前に電荷を所定の電荷量に制限するた
めのリミット領域３０を形成して構成する。
Description
【０００１】
【産業上の利用分野】本発明は、ＣＣＤ固体撮像素子等
の電荷結合素子に関する。
の電荷結合素子に関する。
【０００２】
【従来の技術】エリアセンサ、リニアセンサ等のＣＣＤ
固体撮像素子においては、大光量が照射されると、セン
サ部で電荷のオーバーフローが発生する。その対策とし
て、オーバーフロー電荷を掃き捨てるオーバーフロード
レイン構造を持たせ、過大な電荷が捨てられるような構
成になっている。実際の例としては、縦型オーバーフロ
ードレイン構造、或は横型オーバーフロードレイン構造
などが実用化されている。
固体撮像素子においては、大光量が照射されると、セン
サ部で電荷のオーバーフローが発生する。その対策とし
て、オーバーフロー電荷を掃き捨てるオーバーフロード
レイン構造を持たせ、過大な電荷が捨てられるような構
成になっている。実際の例としては、縦型オーバーフロ
ードレイン構造、或は横型オーバーフロードレイン構造
などが実用化されている。
【０００３】図５はリニアセンサを複数ライン並べ、更
に垂直転送レジスタを付加した構成を有するＣＣＤ固体
撮像素子１を示す。
に垂直転送レジスタを付加した構成を有するＣＣＤ固体
撮像素子１を示す。
【０００４】このＣＣＤ固体撮像素子１は、複数のセン
サ部（受光部）２が水平方向に１次元に配列したセンサ
列３と、センサ列３の一側に配されたＣＣＤ構造の水平
転送レジスタ４と、センサ列３と水平転送レジスタ４間
に設けられた読み出しゲート部５とからなるリニアセン
サ６が垂直方向に複数ライン、本例では３ライン配列さ
れ、各ラインの水平転送レジスタ４〔４Ａ，４Ｂ，４
Ｃ〕の電荷転送方向の端にＣＣＤ構造の垂直転送レジス
タ７が設けられ、さらに、垂直転送レジスタ７の終段に
垂直転送レジスタ７内を転送された信号電荷を電圧に変
換する電荷電圧変換部を含む出力部８が接続されて構成
される。
サ部（受光部）２が水平方向に１次元に配列したセンサ
列３と、センサ列３の一側に配されたＣＣＤ構造の水平
転送レジスタ４と、センサ列３と水平転送レジスタ４間
に設けられた読み出しゲート部５とからなるリニアセン
サ６が垂直方向に複数ライン、本例では３ライン配列さ
れ、各ラインの水平転送レジスタ４〔４Ａ，４Ｂ，４
Ｃ〕の電荷転送方向の端にＣＣＤ構造の垂直転送レジス
タ７が設けられ、さらに、垂直転送レジスタ７の終段に
垂直転送レジスタ７内を転送された信号電荷を電圧に変
換する電荷電圧変換部を含む出力部８が接続されて構成
される。
【０００５】図示せざるも、このＣＣＤ固体撮像素子１
では、例えば縦型オーバーフロー機能又は横型オーバー
フロー機能が設けられ、センサ部２に大光量が照射され
たとき、過剰電荷が縦型オーバーフロー機構又は横型オ
ーバーフロー機構に掃き捨てられるようになされてい
る。
では、例えば縦型オーバーフロー機能又は横型オーバー
フロー機能が設けられ、センサ部２に大光量が照射され
たとき、過剰電荷が縦型オーバーフロー機構又は横型オ
ーバーフロー機構に掃き捨てられるようになされてい
る。
【０００６】各ラインの水平転送レジスタ４〔４Ａ，４
Ｂ，４Ｃ〕には共通の駆動パルス即ち２相クロックパル
スφＨ1 及びφＨ2 が印加され、読み出しゲート部５に
は共通の読み出しゲートパルスφＲＯＧが印加され、垂
直転送レジスタ７には駆動パルス即ち、２相クロックパ
ルスφＶ1 及びφＶ2 が印加される。
Ｂ，４Ｃ〕には共通の駆動パルス即ち２相クロックパル
スφＨ1 及びφＨ2 が印加され、読み出しゲート部５に
は共通の読み出しゲートパルスφＲＯＧが印加され、垂
直転送レジスタ７には駆動パルス即ち、２相クロックパ
ルスφＶ1 及びφＶ2 が印加される。
【０００７】図６は水平転送レジスタ４から垂直転送レ
ジスタ７への転送部の拡大図である。水平転送レジスタ
４においては、第１層目多結晶シリコンからなるストレ
ージゲート電極１１Ｓを有するストレージ部１２Ｓと、
第２層目多結晶シリコンからなるトランスファゲート電
極１１Ｔを有するトランスファ部１２Ｔとによって転送
部１３が構成され、この転送部１３が複数段形成され
る。各転送部１３のストレージゲート電極１１Ｓとトラ
ンスファゲート電極１１Ｔは共通接続され、且つ交互に
２相クロックパルスφＨ1 ，φＨ2 が印加される。
ジスタ７への転送部の拡大図である。水平転送レジスタ
４においては、第１層目多結晶シリコンからなるストレ
ージゲート電極１１Ｓを有するストレージ部１２Ｓと、
第２層目多結晶シリコンからなるトランスファゲート電
極１１Ｔを有するトランスファ部１２Ｔとによって転送
部１３が構成され、この転送部１３が複数段形成され
る。各転送部１３のストレージゲート電極１１Ｓとトラ
ンスファゲート電極１１Ｔは共通接続され、且つ交互に
２相クロックパルスφＨ1 ，φＨ2 が印加される。
【０００８】垂直転送レジスタ７においては、第１層目
多結晶シリコンからなるストレージゲート電極１４Ｓを
有するストレージ部１５Ｓと、第２層目多結晶シリコン
からなるトランスファゲート電極１４Ｔを有するトラン
スファ部１５Ｔとによって転送部１６が構成され、この
転送部１６が複数段形成される。各転送部１６のストレ
ージゲート電極１４Ｓとトランスファゲート電極１４Ｔ
は共通接続され、且つ交互に２相クロックパルスφＶ1
及びφＶ2 が印加される。
多結晶シリコンからなるストレージゲート電極１４Ｓを
有するストレージ部１５Ｓと、第２層目多結晶シリコン
からなるトランスファゲート電極１４Ｔを有するトラン
スファ部１５Ｔとによって転送部１６が構成され、この
転送部１６が複数段形成される。各転送部１６のストレ
ージゲート電極１４Ｓとトランスファゲート電極１４Ｔ
は共通接続され、且つ交互に２相クロックパルスφＶ1
及びφＶ2 が印加される。
【０００９】水平転送レジスタ４の最終段の転送部１３
のストレージ部１２Ｓが垂直転送レジスタ７の所定の転
送部１６のトランスファ部１５Ｔに接続される。
のストレージ部１２Ｓが垂直転送レジスタ７の所定の転
送部１６のトランスファ部１５Ｔに接続される。
【００１０】センサ部２と水平転送レジスタ４間の読み
出しゲート部５のゲート電極１７は第１層目多結晶シリ
コンにて形成され、この読み出しゲート部５は水平転送
レジスタ４のトランスファ部１２Ｔに接続される。破線
１８は転送チャネル領域である。
出しゲート部５のゲート電極１７は第１層目多結晶シリ
コンにて形成され、この読み出しゲート部５は水平転送
レジスタ４のトランスファ部１２Ｔに接続される。破線
１８は転送チャネル領域である。
【００１１】このＣＣＤ固体撮像素子１では、各クロッ
クパルスφＨ1 ，φＨ2 ，φＶ1 ，φＶ2 ，φＲＯＧが
図７のタイミングで印加され、各ラインのセンサ列３
〔３Ａ，３Ｂ，３Ｃ〕の信号電荷が読み出しゲート部５
〔５Ａ，５Ｂ，５Ｃ〕を介して夫々対応する水平転送レ
ジスタ４〔４Ａ，４Ｂ，４Ｃ〕に読み出され、水平方向
に転送されて順次各ラインの１画素の信号電荷毎に同時
に水平転送レジスタ４から垂直転送レジスタ７に転送さ
れる。垂直転送レジスタ７に転送された各ラインの信号
電荷は垂直方向に転送されて順次出力部８を通して出力
される。
クパルスφＨ1 ，φＨ2 ，φＶ1 ，φＶ2 ，φＲＯＧが
図７のタイミングで印加され、各ラインのセンサ列３
〔３Ａ，３Ｂ，３Ｃ〕の信号電荷が読み出しゲート部５
〔５Ａ，５Ｂ，５Ｃ〕を介して夫々対応する水平転送レ
ジスタ４〔４Ａ，４Ｂ，４Ｃ〕に読み出され、水平方向
に転送されて順次各ラインの１画素の信号電荷毎に同時
に水平転送レジスタ４から垂直転送レジスタ７に転送さ
れる。垂直転送レジスタ７に転送された各ラインの信号
電荷は垂直方向に転送されて順次出力部８を通して出力
される。
【００１２】出力としては、図７に示すように、１ライ
ン目の左端センサ部２（Ｄ１−１）の出力信号、２ライ
ン目の左端センサ部２（Ｄ２−１）の出力信号、３ライ
ン目の左端センサ部２（Ｄ３−１）の出力信号が順次に
得られ、以後同様に出力される。
ン目の左端センサ部２（Ｄ１−１）の出力信号、２ライ
ン目の左端センサ部２（Ｄ２−１）の出力信号、３ライ
ン目の左端センサ部２（Ｄ３−１）の出力信号が順次に
得られ、以後同様に出力される。
【００１３】
【発明が解決しようとする課題】従来のＣＣＤ固体撮像
素子では、大光量を受光した際のセンサ部での過剰電荷
を縦型オーバーフロー機構又は横型オーバーフロー機構
に掃き捨てるようにしているが、しかし、センサ部から
の読み出し時に、光電変換された電荷が過剰に転送レジ
スタへ送り込まれたり、転送レジスタへの光の漏れ込み
（いわゆるスミア）が有ると、その転送レジスタで電荷
が溢れ、他の画素の信号まで破壊してしまう。
素子では、大光量を受光した際のセンサ部での過剰電荷
を縦型オーバーフロー機構又は横型オーバーフロー機構
に掃き捨てるようにしているが、しかし、センサ部から
の読み出し時に、光電変換された電荷が過剰に転送レジ
スタへ送り込まれたり、転送レジスタへの光の漏れ込み
（いわゆるスミア）が有ると、その転送レジスタで電荷
が溢れ、他の画素の信号まで破壊してしまう。
【００１４】例えば図５及び図６のＣＣＤ固体撮像素子
１の場合には、あるラインの水平転送レジスタ４の任意
の転送部１３で電荷がオーバーフローすると、まず、そ
の任意の転送部１３の前後の転送部１３に電荷がオーバ
ーフローしていき、そのラインの信号が破壊される。更
に、オーバーフローの程度が大きくなると、垂直転送レ
ジスタ７でもオーバーフローしてしまい、全画素の信号
が破壊されることになる。
１の場合には、あるラインの水平転送レジスタ４の任意
の転送部１３で電荷がオーバーフローすると、まず、そ
の任意の転送部１３の前後の転送部１３に電荷がオーバ
ーフローしていき、そのラインの信号が破壊される。更
に、オーバーフローの程度が大きくなると、垂直転送レ
ジスタ７でもオーバーフローしてしまい、全画素の信号
が破壊されることになる。
【００１５】したがって、たとえ或る一部であっても過
大な光量の照射があると、全画素の信号が破壊されるこ
とがある。単純なセンサ部でのオーバーフロー抑制のた
めにオーバーフロー機構（いわゆる縦型オーバーフロ
ー、横型オーバーフロー等）を設けても、水平転送レジ
スタ４でのスミアや、信号読み出しすなわち読み出しゲ
ートが開いているときに多量の光電変換された電荷が水
平転送レジスタへ転送されれば同じである。
大な光量の照射があると、全画素の信号が破壊されるこ
とがある。単純なセンサ部でのオーバーフロー抑制のた
めにオーバーフロー機構（いわゆる縦型オーバーフロ
ー、横型オーバーフロー等）を設けても、水平転送レジ
スタ４でのスミアや、信号読み出しすなわち読み出しゲ
ートが開いているときに多量の光電変換された電荷が水
平転送レジスタへ転送されれば同じである。
【００１６】本発明は、上述の点に鑑み、あるラインの
転送レジスタに電荷のオーバーフローが生じても、全ラ
インの信号が破壊されるを回避できる固体撮像素子等の
電荷結合素子を提供するものである。
転送レジスタに電荷のオーバーフローが生じても、全ラ
インの信号が破壊されるを回避できる固体撮像素子等の
電荷結合素子を提供するものである。
【００１７】
【課題を解決するための手段】本発明に係る電荷結合素
子は、一方向に複数配列された第１の転送レジスタ２４
〔２４Ａ，２４Ｂ，２４Ｃ〕と、この各第１の転送レジ
スタ２４〔２４Ａ，２４Ｂ，２４Ｃ〕の電荷転送方向の
端に配された上記一方向に転送する第２の転送レジスタ
２７を有し、電荷を第１の転送レジスタ２４〔２４Ａ，
２４Ｂ，２４Ｃ〕から第２の転送レジスタ２７へ転送す
る前に電荷を所定の電荷量に制限するためのリミット領
域３０を設けて構成する。
子は、一方向に複数配列された第１の転送レジスタ２４
〔２４Ａ，２４Ｂ，２４Ｃ〕と、この各第１の転送レジ
スタ２４〔２４Ａ，２４Ｂ，２４Ｃ〕の電荷転送方向の
端に配された上記一方向に転送する第２の転送レジスタ
２７を有し、電荷を第１の転送レジスタ２４〔２４Ａ，
２４Ｂ，２４Ｃ〕から第２の転送レジスタ２７へ転送す
る前に電荷を所定の電荷量に制限するためのリミット領
域３０を設けて構成する。
【００１８】リミット領域３０は、ゲート部４１とドレ
イン領域４２で構成する。
イン領域４２で構成する。
【００１９】リミット領域３０のゲート部４１は第１の
転送レジスタ２４のトランスファ電極３１Ｔを延長して
構成することができる。
転送レジスタ２４のトランスファ電極３１Ｔを延長して
構成することができる。
【００２０】また、リミット領域３０のゲート部４１の
ポテンシャルを第１の転送レジスタ２４のトランスファ
ゲート部３２Ｔのポテンシャルより深く設定して構成す
ることができる。
ポテンシャルを第１の転送レジスタ２４のトランスファ
ゲート部３２Ｔのポテンシャルより深く設定して構成す
ることができる。
【００２１】
【作用】本発明においては、リミット領域３０を設ける
ことにより、第１の転送レジスタ２４内を転送されてき
た電荷のうち、過剰電荷はリミット領域３０に掃き捨て
られ、第２の転送レジスタ２７へ転送する前に電荷が所
定の電荷量に制限され、第２の転送レジスタ２７へは上
記制限された電荷量以下しか転送されない。従って、あ
るラインの第１の転送レジスタ２４で電荷のオーバーフ
ローが生じても、そのラインの信号破壊だけとなり、他
のラインの信号破壊は避けられる。
ことにより、第１の転送レジスタ２４内を転送されてき
た電荷のうち、過剰電荷はリミット領域３０に掃き捨て
られ、第２の転送レジスタ２７へ転送する前に電荷が所
定の電荷量に制限され、第２の転送レジスタ２７へは上
記制限された電荷量以下しか転送されない。従って、あ
るラインの第１の転送レジスタ２４で電荷のオーバーフ
ローが生じても、そのラインの信号破壊だけとなり、他
のラインの信号破壊は避けられる。
【００２２】リミット領域３０をゲート部４１とドレイ
ン領域４２で構成するので、ゲート部４１のポテンシャ
ルを越えた分の電荷がドレイン領域４２に流れ、第１の
転送レジスタ２４における電荷量が制限される。
ン領域４２で構成するので、ゲート部４１のポテンシャ
ルを越えた分の電荷がドレイン領域４２に流れ、第１の
転送レジスタ２４における電荷量が制限される。
【００２３】第１の転送レジスタ２４のトランスファ電
極３１Ｔを延長してリミット領域３０のゲート部４１を
構成するときは、構造的に簡単化される。
極３１Ｔを延長してリミット領域３０のゲート部４１を
構成するときは、構造的に簡単化される。
【００２４】また、リミット領域３０のゲート部４１の
ポテンシャルを第１の転送レジスタ２４のトランスファ
部３２Ｔのポテンシャルより深く設定するように構成す
るときには、より確実に電荷量の制限が行われる。
ポテンシャルを第１の転送レジスタ２４のトランスファ
部３２Ｔのポテンシャルより深く設定するように構成す
るときには、より確実に電荷量の制限が行われる。
【００２５】
【実施例】以下、図面を参照して本発明の実施例を説明
する。
する。
【００２６】図１及び図２は、リニアセンサを複数ライ
ン並べ、垂直転送レジスタを付加した構成のＣＣＤ固体
撮像素子に適用した場合である。本実施例のＣＣＤ固体
撮像素子２１は、前述の図５と同様に画素となる複数の
センサ部（受光部）２２を水平方向に１次元に配列した
センサ列２３と、センサ列２３の一側に配したＣＣＤ構
造の水平転送レジスタ２４と、センサ列２３と水平転送
レジスタ２４間に設けた読み出しゲート部２５とからな
るリニアセンサ２６が垂直方向に複数ライン、本例では
赤（Ｒ），緑（Ｇ），青（Ｂ）に対応して３ライン配列
され、各ラインの水平転送レジスタ２４〔２４Ａ，２４
Ｂ，２４Ｃ〕の電荷転送方向の端にＣＣＤ構造の垂直転
送レジスタ２７が設けられる。
ン並べ、垂直転送レジスタを付加した構成のＣＣＤ固体
撮像素子に適用した場合である。本実施例のＣＣＤ固体
撮像素子２１は、前述の図５と同様に画素となる複数の
センサ部（受光部）２２を水平方向に１次元に配列した
センサ列２３と、センサ列２３の一側に配したＣＣＤ構
造の水平転送レジスタ２４と、センサ列２３と水平転送
レジスタ２４間に設けた読み出しゲート部２５とからな
るリニアセンサ２６が垂直方向に複数ライン、本例では
赤（Ｒ），緑（Ｇ），青（Ｂ）に対応して３ライン配列
され、各ラインの水平転送レジスタ２４〔２４Ａ，２４
Ｂ，２４Ｃ〕の電荷転送方向の端にＣＣＤ構造の垂直転
送レジスタ２７が設けられる。
【００２７】さらに、垂直転送レジスタ２７の終段に
は、垂直転送レジスタ２７を転送されてきた信号電荷を
電圧に変換する電荷電圧変換部及び電荷電圧変換部をリ
セットするリセット機構等を含む出力部２８が接続され
る。
は、垂直転送レジスタ２７を転送されてきた信号電荷を
電圧に変換する電荷電圧変換部及び電荷電圧変換部をリ
セットするリセット機構等を含む出力部２８が接続され
る。
【００２８】なお、図示せざるも例えば縦型オーバーフ
ロー機能又は横型オーバーフロー機能が設けられ、各セ
ンサ部４に大光量が照射されたときには過剰電荷がセン
サ部４よりオーバーフロー機構に掃き捨てられるように
なされている。
ロー機能又は横型オーバーフロー機能が設けられ、各セ
ンサ部４に大光量が照射されたときには過剰電荷がセン
サ部４よりオーバーフロー機構に掃き捨てられるように
なされている。
【００２９】各ラインの水平転送レジスタ２４〔２４
Ａ，２４Ｂ，２４Ｃ〕には、共通の駆動パルス即ち２相
クロックパルスφＨ1 及びφＨ2 が印加され、読み出し
ゲート部２５〔２５Ａ，２５Ｂ，２５Ｃ〕には共通の読
み出しゲートパルスφＲＯＧが印加され、垂直転送レジ
スタ２７には駆動パルス即ち２相クロックパルスφＶ1
及びφＶ2 が印加される。本例のＣＣＤ固体撮像素子２
１は、いわゆるＲ，Ｇ，Ｂの３ラインのカラーリニアセ
ンサに相当する。
Ａ，２４Ｂ，２４Ｃ〕には、共通の駆動パルス即ち２相
クロックパルスφＨ1 及びφＨ2 が印加され、読み出し
ゲート部２５〔２５Ａ，２５Ｂ，２５Ｃ〕には共通の読
み出しゲートパルスφＲＯＧが印加され、垂直転送レジ
スタ２７には駆動パルス即ち２相クロックパルスφＶ1
及びφＶ2 が印加される。本例のＣＣＤ固体撮像素子２
１は、いわゆるＲ，Ｇ，Ｂの３ラインのカラーリニアセ
ンサに相当する。
【００３０】しかして、本例では特に、各ラインの水平
転送レジスタ２４〔２４Ａ，２４Ｂ，２４Ｃ〕におい
て、垂直転送レジスタ２７へ電荷転送する前の転送部に
隣接して垂直転送レジスタ２７への電荷量を所定量に制
限するためのリミット領域３０〔３０Ａ，３０Ｂ，３０
Ｃ〕が設けられる。このリミット領域３１〔３１Ａ，３
１Ｂ，３１Ｃ〕は後述するように、リミットゲート部及
びオーバーフロードレイン領域から構成される。
転送レジスタ２４〔２４Ａ，２４Ｂ，２４Ｃ〕におい
て、垂直転送レジスタ２７へ電荷転送する前の転送部に
隣接して垂直転送レジスタ２７への電荷量を所定量に制
限するためのリミット領域３０〔３０Ａ，３０Ｂ，３０
Ｃ〕が設けられる。このリミット領域３１〔３１Ａ，３
１Ｂ，３１Ｃ〕は後述するように、リミットゲート部及
びオーバーフロードレイン領域から構成される。
【００３１】即ち、図２の拡大図（水平転送レジスタ２
４から垂直転送レジスタ２７への転送部の拡大図）で示
すように、各ラインの水平転送レジスタ２４では、第１
層目多結晶シリコンからなるストレージゲート電極３１
Ｓを有するストレージ部３２Ｓと、第２層目多結晶シリ
コンからなるトランスファゲート電極３１Ｔを有するト
ランスファ部３２Ｔとによって転送部３３が構成され、
この転送部３３が複数段形成される。各転送部３３のス
トレージゲート電極３１Ｓとトランスファゲート電極３
１Ｔが共通接続され、且つ交互に２相クロックパルスφ
Ｈ1 及びφＨ2 が印加される。
４から垂直転送レジスタ２７への転送部の拡大図）で示
すように、各ラインの水平転送レジスタ２４では、第１
層目多結晶シリコンからなるストレージゲート電極３１
Ｓを有するストレージ部３２Ｓと、第２層目多結晶シリ
コンからなるトランスファゲート電極３１Ｔを有するト
ランスファ部３２Ｔとによって転送部３３が構成され、
この転送部３３が複数段形成される。各転送部３３のス
トレージゲート電極３１Ｓとトランスファゲート電極３
１Ｔが共通接続され、且つ交互に２相クロックパルスφ
Ｈ1 及びφＨ2 が印加される。
【００３２】垂直転送レジスタ２７では、第１層目多結
晶シリコンからなるストレージゲート電極３４Ｓを有す
るストレージ部３５Ｓと、第２層目多結晶シリコンから
なるトランスファゲート電極３４Ｔを有するトランスフ
ァ部３５Ｔとによって転送部３６が構成され、この転送
部３６が複数段形成される。各転送部３６のストレージ
ゲート電極３４Ｓとトランスファゲート電極３４Ｔが共
通接続され、且つ交互に２層クロックパルスφＶ1 及び
φＶ2 が印加される。
晶シリコンからなるストレージゲート電極３４Ｓを有す
るストレージ部３５Ｓと、第２層目多結晶シリコンから
なるトランスファゲート電極３４Ｔを有するトランスフ
ァ部３５Ｔとによって転送部３６が構成され、この転送
部３６が複数段形成される。各転送部３６のストレージ
ゲート電極３４Ｓとトランスファゲート電極３４Ｔが共
通接続され、且つ交互に２層クロックパルスφＶ1 及び
φＶ2 が印加される。
【００３３】水平転送レジスタ２４の最終段の転送部３
３のストレージ部３２が垂直転送レジスタ２７の所定の
転送部３６のトランスファ部３５Ｔに接続される。セン
サ部２２と水平転送レジスタ２４間の読み出しゲート部
２５のゲート電極３７は、第１層目多結晶シリコンにて
形成され、この読み出しゲート部３５が水平転送レジス
タ２４のトランスファ部３２Ｔに接続される。
３のストレージ部３２が垂直転送レジスタ２７の所定の
転送部３６のトランスファ部３５Ｔに接続される。セン
サ部２２と水平転送レジスタ２４間の読み出しゲート部
２５のゲート電極３７は、第１層目多結晶シリコンにて
形成され、この読み出しゲート部３５が水平転送レジス
タ２４のトランスファ部３２Ｔに接続される。
【００３４】そして、本例では、垂直転送レジスタ２７
へ転送される前の水平転送レジスタ２４の最終転送部３
３のストレージ部３２Ｓに隣接してリミットゲート部４
１を設けると共に、リミットゲート部４１に隣接して例
えばＮ+ 拡散層からなるオーバーフロードレイン領域４
２を設けてリミット領域３０が構成される。
へ転送される前の水平転送レジスタ２４の最終転送部３
３のストレージ部３２Ｓに隣接してリミットゲート部４
１を設けると共に、リミットゲート部４１に隣接して例
えばＮ+ 拡散層からなるオーバーフロードレイン領域４
２を設けてリミット領域３０が構成される。
【００３５】ここで、リミットゲート部４１は、水平転
送レジスタ２４の最終段転送部３３のトランスファゲー
ト電極３２Ｔを鉤型に延長してその延長部をリミットゲ
ート電極４３とし、リミットゲート電極４３下に対応す
る転送チャネル領域の不純物プロファイルをトランスフ
ァゲート電極３１Ｔ下に対応する転送チャネル領域の不
純物プロファイルと同じにして構成している。図２に示
すように、制限電荷量を決めるリミットゲート部４１の
電位は、トランスファ部３２Ｔと同電位にする方法が簡
単である。
送レジスタ２４の最終段転送部３３のトランスファゲー
ト電極３２Ｔを鉤型に延長してその延長部をリミットゲ
ート電極４３とし、リミットゲート電極４３下に対応す
る転送チャネル領域の不純物プロファイルをトランスフ
ァゲート電極３１Ｔ下に対応する転送チャネル領域の不
純物プロファイルと同じにして構成している。図２に示
すように、制限電荷量を決めるリミットゲート部４１の
電位は、トランスファ部３２Ｔと同電位にする方法が簡
単である。
【００３６】破線３８が転送チャネル領域であり、この
転送チャネル領域３８は一部水平転送レジスタ２４の最
終段転送部３３よりリミットゲート部４１下を通ってオ
ーバーフロードレイン領域４２に通じている。一方、垂
直転送レジスタ２７では、転送部３６の最大取り扱い電
荷量をリミット領域３０で制限された水平転送レジスタ
の最終段転送部３３の取り扱い電荷量以上となるように
構成される。
転送チャネル領域３８は一部水平転送レジスタ２４の最
終段転送部３３よりリミットゲート部４１下を通ってオ
ーバーフロードレイン領域４２に通じている。一方、垂
直転送レジスタ２７では、転送部３６の最大取り扱い電
荷量をリミット領域３０で制限された水平転送レジスタ
の最終段転送部３３の取り扱い電荷量以上となるように
構成される。
【００３７】図３Ａは、図２のＨ−Ｈ線上の断面を示
し、図４Ａは図２のＶ−Ｖ線上の断面を示す。図３Ａ及
び図４Ａでは、Ｐ型ウエル領域４５にＮ型転送チャネル
領域３８が形成され、水平転送レジスタ２４のストレー
ジゲート電極３１Ｓ下の転送チャネル領域はＮ層３８Ｓ
1 で構成され、トランスファゲート電極３１Ｔ下の転送
チャネル領域はＮ- 層３８Ｔ1 で形成される。
し、図４Ａは図２のＶ−Ｖ線上の断面を示す。図３Ａ及
び図４Ａでは、Ｐ型ウエル領域４５にＮ型転送チャネル
領域３８が形成され、水平転送レジスタ２４のストレー
ジゲート電極３１Ｓ下の転送チャネル領域はＮ層３８Ｓ
1 で構成され、トランスファゲート電極３１Ｔ下の転送
チャネル領域はＮ- 層３８Ｔ1 で形成される。
【００３８】また、垂直転送レジスタ２７のストレージ
ゲート電極３４Ｓ下の転送チャネル領域はＮ層３８Ｓ2
で構成され、トランスファゲート電極３４Ｔ下の転送チ
ャネルはＮ- 層３８Ｔ2 で構成される。
ゲート電極３４Ｓ下の転送チャネル領域はＮ層３８Ｓ2
で構成され、トランスファゲート電極３４Ｔ下の転送チ
ャネルはＮ- 層３８Ｔ2 で構成される。
【００３９】さらに、リミットゲート電極４１下の転送
チャネル領域はＮ- 層３８Ｔ1 で構成され、オーバーフ
ロードレイン領域４２は、Ｎ+ 層で構成される。
チャネル領域はＮ- 層３８Ｔ1 で構成され、オーバーフ
ロードレイン領域４２は、Ｎ+ 層で構成される。
【００４０】上述のＣＣＤ固体撮像素子においては、各
クロックパルスφＨ1 ，φＨ2 ，φＶ1 ，φＶ2 及びφ
ＲＯＧが前述の図７で示すと同様のタイミングで印加さ
れる。各センサ列２３〔２３Ａ，２３Ｂ，２３Ｃ〕のセ
ンサ部２２の信号電荷が夫々読み出しゲート部２５〔２
５Ａ，２５Ｂ，２５Ｃ〕を通じて対応する水平転送レジ
スタ２４〔２４Ａ，２４Ｂ，２４Ｃ〕に読み出され、水
平転送レジスタ２４〔２４Ａ，２４Ｂ，２４Ｃ〕内を水
平方向に転送された後、順次各ラインの１画素の信号電
荷毎に水平転送レジスタ２４〔２４Ａ，２４Ｂ，２４
Ｃ〕から垂直転送レジスタ２７へ転送される。垂直転送
レジスタ２７へ転送された各ラインの信号電荷は、垂直
方向に転送され、出力部２８を通じて電荷電圧変換され
て出力される。
クロックパルスφＨ1 ，φＨ2 ，φＶ1 ，φＶ2 及びφ
ＲＯＧが前述の図７で示すと同様のタイミングで印加さ
れる。各センサ列２３〔２３Ａ，２３Ｂ，２３Ｃ〕のセ
ンサ部２２の信号電荷が夫々読み出しゲート部２５〔２
５Ａ，２５Ｂ，２５Ｃ〕を通じて対応する水平転送レジ
スタ２４〔２４Ａ，２４Ｂ，２４Ｃ〕に読み出され、水
平転送レジスタ２４〔２４Ａ，２４Ｂ，２４Ｃ〕内を水
平方向に転送された後、順次各ラインの１画素の信号電
荷毎に水平転送レジスタ２４〔２４Ａ，２４Ｂ，２４
Ｃ〕から垂直転送レジスタ２７へ転送される。垂直転送
レジスタ２７へ転送された各ラインの信号電荷は、垂直
方向に転送され、出力部２８を通じて電荷電圧変換され
て出力される。
【００４１】次に、水平転送レジスタ２４でのスミア
や、信号読み出し時に多量の光電変換された電荷が水平
転送レジスタ２４へ転送されて、水平転送レジスタ２４
の或る部分（転送部３３）で電荷がオーバーフローした
場合には、図３Ｂ，Ｃ及び図４Ｂ，Ｃに示すように動作
する。
や、信号読み出し時に多量の光電変換された電荷が水平
転送レジスタ２４へ転送されて、水平転送レジスタ２４
の或る部分（転送部３３）で電荷がオーバーフローした
場合には、図３Ｂ，Ｃ及び図４Ｂ，Ｃに示すように動作
する。
【００４２】図３Ｂ及び図４Ｂは図７の時点ｔ1 （φＨ
1 及びφＶ2 が高レベル、φＨ2 が低レベル）における
水平転送レジスタから垂直転送レジスタへの電荷転送時
でのポテンシャル図、図３Ｃ及び図４Ｃは時点ｔ2 （φ
Ｈ1 及びφＶ2 が低レベル、φＨ2 が高レベル）におけ
る水平転送レジスタの最終段蓄積、即ちオーバーフロー
によるリミット作業時でのポテンシャル図である。
1 及びφＶ2 が高レベル、φＨ2 が低レベル）における
水平転送レジスタから垂直転送レジスタへの電荷転送時
でのポテンシャル図、図３Ｃ及び図４Ｃは時点ｔ2 （φ
Ｈ1 及びφＶ2 が低レベル、φＨ2 が高レベル）におけ
る水平転送レジスタの最終段蓄積、即ちオーバーフロー
によるリミット作業時でのポテンシャル図である。
【００４３】時点ｔ1 の段階で、図３Ｂ及び図４Ｂに示
すように、水平転送レジスタ２４の最終段の１つ手前の
転送部３３に大量の電荷ｅが転送されたとする。次の時
点ｔ 2 の段階で大量の電荷ｅが最終段の転送部３３に転
送されたとき、図３Ｃ及び図４Ｃに示すように、過剰の
電荷はトランスファ部３２Ｔと同じポテンシャルを有す
るリミットゲート部４１を越えてオーバーフロードレイ
ン領域４２に掃き捨てられ、最終段転送部のストレージ
部３２Ｓには、所定量に制限された電荷が転送される。
各水平転送レジスタ２４〔２４Ａ，２４Ｂ，２４Ｃ〕か
らは、この制限された電荷量が垂直転送レジスタ２７へ
転送されることになる。
すように、水平転送レジスタ２４の最終段の１つ手前の
転送部３３に大量の電荷ｅが転送されたとする。次の時
点ｔ 2 の段階で大量の電荷ｅが最終段の転送部３３に転
送されたとき、図３Ｃ及び図４Ｃに示すように、過剰の
電荷はトランスファ部３２Ｔと同じポテンシャルを有す
るリミットゲート部４１を越えてオーバーフロードレイ
ン領域４２に掃き捨てられ、最終段転送部のストレージ
部３２Ｓには、所定量に制限された電荷が転送される。
各水平転送レジスタ２４〔２４Ａ，２４Ｂ，２４Ｃ〕か
らは、この制限された電荷量が垂直転送レジスタ２７へ
転送されることになる。
【００４４】従って、かかるＣＣＤ固体撮像素子２１に
よれば、例えば１ラインの水平転送レジスタ２４で電荷
のオーバーフローが起こっても、このオーバーフローは
垂直転送レジスタ２７には影響されない。このため、オ
ーバーフローした水平転送レジスタ２４における１ライ
ンの画素信号は破壊（全滅）するも、他のラインの画素
信号は破壊されることがなく、全画素の信号破壊を回避
することができる。
よれば、例えば１ラインの水平転送レジスタ２４で電荷
のオーバーフローが起こっても、このオーバーフローは
垂直転送レジスタ２７には影響されない。このため、オ
ーバーフローした水平転送レジスタ２４における１ライ
ンの画素信号は破壊（全滅）するも、他のラインの画素
信号は破壊されることがなく、全画素の信号破壊を回避
することができる。
【００４５】また、リミットゲート部４１を水平転送レ
ジスタ２４のトランスファゲート電極３１Ｔを延長して
形成するときは、リミット領域３０を構造的に簡単に実
現できる。
ジスタ２４のトランスファゲート電極３１Ｔを延長して
形成するときは、リミット領域３０を構造的に簡単に実
現できる。
【００４６】上例では、リミットゲート部４１を、その
ゲート部下のポテンシャル（いわゆるチャネルポテンシ
ャル）が水平転送レジスタ２４のトランスファ部３２Ｔ
下のポテンシャル（いわゆるチャネルポテンシャル）と
同等になるように構成したが、その他、リミットゲート
部４１下のポテンシャルをトランスファ部３２Ｔ下のポ
テンシャルより深く設定するように構成することも可能
であり、よりマージンを取るためには、このような方法
を採るのが現実的である。
ゲート部下のポテンシャル（いわゆるチャネルポテンシ
ャル）が水平転送レジスタ２４のトランスファ部３２Ｔ
下のポテンシャル（いわゆるチャネルポテンシャル）と
同等になるように構成したが、その他、リミットゲート
部４１下のポテンシャルをトランスファ部３２Ｔ下のポ
テンシャルより深く設定するように構成することも可能
であり、よりマージンを取るためには、このような方法
を採るのが現実的である。
【００４７】即ち、例えば図２のリミットゲート部４１
のチャネル長ａを短くすることにより、オーバーフロー
ドレイン領域４２やストレージ部３２Ｓのポテンシャル
からの変調によってリミットゲート部４１下のポテンシ
ャルはトランスファ部３２Ｔ下のポテンシャルより深く
設定することができる。
のチャネル長ａを短くすることにより、オーバーフロー
ドレイン領域４２やストレージ部３２Ｓのポテンシャル
からの変調によってリミットゲート部４１下のポテンシ
ャルはトランスファ部３２Ｔ下のポテンシャルより深く
設定することができる。
【００４８】又は、リミットゲート電極４３下の転送チ
ャネル領域の不純物濃度プロファイルをトランスファゲ
ート電極３１Ｔ下の転送チャネル領域と異ならし、即ち
リミッドゲート電極４３下の不純物濃度をトランスファ
ゲート電極３１Ｔ下の不純物濃度より大とすることによ
り、リミットゲート部４１下のポテンシャルをトランス
ファ部３２Ｔ下のポテンシャルより深く設定できる。
ャネル領域の不純物濃度プロファイルをトランスファゲ
ート電極３１Ｔ下の転送チャネル領域と異ならし、即ち
リミッドゲート電極４３下の不純物濃度をトランスファ
ゲート電極３１Ｔ下の不純物濃度より大とすることによ
り、リミットゲート部４１下のポテンシャルをトランス
ファ部３２Ｔ下のポテンシャルより深く設定できる。
【００４９】上例では、リミットゲート電極４３をトラ
ンスファゲート電極３１Ｔを延長して形成したが、その
他、リミットゲート電極４３をトランスファゲート電極
３１Ｔとは別体に形成することも可能である。
ンスファゲート電極３１Ｔを延長して形成したが、その
他、リミットゲート電極４３をトランスファゲート電極
３１Ｔとは別体に形成することも可能である。
【００５０】さらに、上例では、水平転送レジスタ２４
の最終段の転送部３３にリミット領域３０を設けたが、
その他、最終の前段転送部、あるいは複数段の転送部に
わたってリミット領域３０を設けることも可能である。
の最終段の転送部３３にリミット領域３０を設けたが、
その他、最終の前段転送部、あるいは複数段の転送部に
わたってリミット領域３０を設けることも可能である。
【００５１】本発明は、エリアセンサ、リニアセンサに
適用でき、ＣＣＤ固体撮像素子以外の電荷結合素子にも
適用できる。
適用でき、ＣＣＤ固体撮像素子以外の電荷結合素子にも
適用できる。
【００５２】
【発明の効果】本発明によれば、第１の転送レジスタの
一部で電荷のオーバーフローが起こっても、第２の転送
レジスタではオーバーフローされず、従って、そのライ
ンの第１の転送レジスタにおける信号が破壊するだけ
で、他のラインの第１の転送レジスタにおける信号破壊
を回避することができる。また、リミット領域の構造の
簡単化、リミット領域における電荷量制限のより確実化
等を図ることができる。
一部で電荷のオーバーフローが起こっても、第２の転送
レジスタではオーバーフローされず、従って、そのライ
ンの第１の転送レジスタにおける信号が破壊するだけ
で、他のラインの第１の転送レジスタにおける信号破壊
を回避することができる。また、リミット領域の構造の
簡単化、リミット領域における電荷量制限のより確実化
等を図ることができる。
【図１】本発明に係るＣＣＤ固体撮像素子の一例を示す
構成図である。
構成図である。
【図２】図１の水平転送レジスタから垂直転送レジスタ
への転送部の拡大図である。
への転送部の拡大図である。
【図３】図２のＨ−Ｈ線上の断面図及びポテンシャル図
である。
である。
【図４】図２のＶ−Ｖ線上の断面図及びポテンシャル図
である。
である。
【図５】従来のＣＣＤ固体撮像素子の構成図である。
【図６】図５の水平転送レジスタから垂直転送レジスタ
への転送部の拡大図である。
への転送部の拡大図である。
【図７】ＣＣＤ固体撮像素子のクロックタイミング図で
ある。
ある。
１、２１ ＣＣＤ固体撮像素子 ２、２２ センサ部 ３〔３Ａ，３Ｂ，３Ｃ〕、２３〔２３Ａ，２３Ｂ，２３
Ｃ〕 センサ列 ４〔４Ａ，４Ｂ，４Ｃ〕、２４〔２４Ａ，２４Ｂ，２４
Ｃ〕 水平転送レジスタ ５〔５Ａ，５Ｂ，５Ｃ〕、２５〔２５Ａ，２５Ｂ，２５
Ｃ〕 読み出しゲート部 ６、２６ リニアセンサ ７、２７ 垂直転送レジスタ ８、２８ 出力部 ３０ リミット領域 １１Ｓ、３１Ｓ ストレージゲート電極 １１Ｔ、３１Ｔ トランスファゲート電極 １２Ｓ、３２Ｓ ストレージ部 １２Ｔ、３２Ｔ トランスファ部 １３、３３ 転送部 １４Ｓ、３４Ｓ ストレージゲート電極 １４Ｔ、３４Ｔ トランスファゲート電極 １５Ｓ、３５Ｓ ストレージ部 １５Ｔ、３５Ｔ トランスファ部 １６、３６ 転送部 ３７ 読み出しゲート電極 １８、３８ 転送チャネル領域 ４１ リミットゲート部 ４２ オーバーフロードレイン領域 ４３ リミットゲート電極
Ｃ〕 センサ列 ４〔４Ａ，４Ｂ，４Ｃ〕、２４〔２４Ａ，２４Ｂ，２４
Ｃ〕 水平転送レジスタ ５〔５Ａ，５Ｂ，５Ｃ〕、２５〔２５Ａ，２５Ｂ，２５
Ｃ〕 読み出しゲート部 ６、２６ リニアセンサ ７、２７ 垂直転送レジスタ ８、２８ 出力部 ３０ リミット領域 １１Ｓ、３１Ｓ ストレージゲート電極 １１Ｔ、３１Ｔ トランスファゲート電極 １２Ｓ、３２Ｓ ストレージ部 １２Ｔ、３２Ｔ トランスファ部 １３、３３ 転送部 １４Ｓ、３４Ｓ ストレージゲート電極 １４Ｔ、３４Ｔ トランスファゲート電極 １５Ｓ、３５Ｓ ストレージ部 １５Ｔ、３５Ｔ トランスファ部 １６、３６ 転送部 ３７ 読み出しゲート電極 １８、３８ 転送チャネル領域 ４１ リミットゲート部 ４２ オーバーフロードレイン領域 ４３ リミットゲート電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/796
Claims (4)
- 【請求項１】 一方向に複数配列された第１の転送レジ
スタと、 該各第１の転送レジスタの電荷転送方向の端に配された
上記一方向に転送する第２の転送レジスタを有し、 電荷を前記第１の転送レジスタから前記第２の転送レジ
スタへ転送する前に該電荷を所定の電荷量に制限するた
めのリミット領域が設けられて成ることを特徴とする電
荷結合素子。 - 【請求項２】 リミット領域がゲート部とドレイン領域
で構成されることを特徴とする請求項１記載の電荷結合
素子。 - 【請求項３】 リミット領域のゲート部が第１の転送レ
ジスタのトランスファ電極を延長して構成されることを
特徴とする請求項２記載の電荷結合素子。 - 【請求項４】 リミット領域のゲート部のポテンシャル
が第１の転送レジスタのトランスファゲート部のポテン
シャルより深く設定されることを特徴とする請求項２又
は請求項３記載の電荷結合素子。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5083362A JPH06303527A (ja) | 1993-04-09 | 1993-04-09 | 電荷結合素子 |
| KR1019940007314A KR100306088B1 (ko) | 1993-04-09 | 1994-04-08 | 씨씨디(ccd)고체촬상소자및전하결합소자 |
| US08/226,044 US5455443A (en) | 1993-04-09 | 1994-04-11 | CCD imager with overflow drain |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5083362A JPH06303527A (ja) | 1993-04-09 | 1993-04-09 | 電荷結合素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303527A true JPH06303527A (ja) | 1994-10-28 |
Family
ID=13800322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5083362A Pending JPH06303527A (ja) | 1993-04-09 | 1993-04-09 | 電荷結合素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303527A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767901A (en) * | 1995-06-16 | 1998-06-16 | Nec Corporation | Color linear image sensor |
| JP2002076318A (ja) * | 2000-08-28 | 2002-03-15 | Sony Corp | 固体撮像素子 |
| JP2005217242A (ja) * | 2004-01-30 | 2005-08-11 | Nec Electronics Corp | 固体撮像装置及びその駆動方法 |
-
1993
- 1993-04-09 JP JP5083362A patent/JPH06303527A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5767901A (en) * | 1995-06-16 | 1998-06-16 | Nec Corporation | Color linear image sensor |
| JP2002076318A (ja) * | 2000-08-28 | 2002-03-15 | Sony Corp | 固体撮像素子 |
| JP2005217242A (ja) * | 2004-01-30 | 2005-08-11 | Nec Electronics Corp | 固体撮像装置及びその駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1084507A (ja) | 能動画素イメージセンサ及びその製造方法 | |
| US4910588A (en) | Image pick-up apparatus with high resolution and anti-bloom characteristics | |
| JP3360512B2 (ja) | 固体撮像素子およびその読み出し方法 | |
| JP2662455B2 (ja) | 固体撮像装置 | |
| JP3892112B2 (ja) | パンチスルーリセットとクロストーク抑制を持つ能動画素センサー | |
| JP4284752B2 (ja) | 固体撮像素子 | |
| EP0054244B1 (en) | Solid-state imaging device | |
| JPH06303527A (ja) | 電荷結合素子 | |
| JPH09116815A (ja) | 固体撮像装置 | |
| JP2001053267A (ja) | 固体撮像素子およびその駆動方法並びにカメラシステム | |
| JP2002151673A (ja) | 固体撮像素子 | |
| JPH06104418A (ja) | 固体撮像素子 | |
| JP3557102B2 (ja) | インターライン転送型固体撮像装置 | |
| JPH0150156B2 (ja) | ||
| JPH1127583A (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| JPH05243546A (ja) | 固体撮像装置 | |
| JP2534105B2 (ja) | 固体撮像装置及びその信号読出し方法 | |
| JP2003258234A (ja) | 固体撮像素子および固体撮像素子の駆動方法 | |
| JPH08279608A (ja) | 電荷転送素子及び電荷転送素子の駆動方法 | |
| JP2000197066A (ja) | 固体撮像素子、その信号処理方法およびカメラシステム | |
| JP3367852B2 (ja) | 固体撮像装置 | |
| JPH06233197A (ja) | 固体撮像装置の駆動方法 | |
| JP3019582B2 (ja) | Ｃｃｄレジスタ | |
| JP2001157119A (ja) | 固体撮像装置の駆動方法 | |
| JPH07112058B2 (ja) | 固体撮像素子 |