JPH06303767A - 電源装置 - Google Patents
電源装置Info
- Publication number
- JPH06303767A JPH06303767A JP8833793A JP8833793A JPH06303767A JP H06303767 A JPH06303767 A JP H06303767A JP 8833793 A JP8833793 A JP 8833793A JP 8833793 A JP8833793 A JP 8833793A JP H06303767 A JPH06303767 A JP H06303767A
- Authority
- JP
- Japan
- Prior art keywords
- output
- efficiency
- circuit
- frequency
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 claims abstract description 17
- 230000010354 integration Effects 0.000 abstract description 17
- 239000013256 coordination polymer Substances 0.000 description 21
- 238000004804 winding Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 4
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 1
- 101100139861 Arabidopsis thaliana RL2 gene Proteins 0.000 description 1
- 208000003251 Pruritus Diseases 0.000 description 1
- 101100141529 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RKM4 gene Proteins 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007803 itching Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【目的】いかなる負荷状態であっても、最も効率の良い
状態で動作させる。 【構成】検出回路５1 ，５2 で入出力電力を検出する。
その入出力電力から割算器８で一定周期毎に効率を求
め、周期毎に交互に積分回路９1 ，９2 で効率を記憶さ
せる。その記憶結果に基づいて、コンパレータＣＰ2 ，
ＣＰ3 、論理演算部１３及び分周回路１１で、前周期と
現周期との効率の変化を判断する。そして、その判別結
果に応じて、分周回路１１が効率が良くなるようにスイ
ッチング素子Ｑ1 のスイッチング周波数を変化させる。
つまりは、常に最も効率の良くなるようにスイッチング
素子Ｑ1 のスイッチング周波数を変化させ、いかなる負
荷状態であっても、最も効率の良い状態で動作させる。
状態で動作させる。 【構成】検出回路５1 ，５2 で入出力電力を検出する。
その入出力電力から割算器８で一定周期毎に効率を求
め、周期毎に交互に積分回路９1 ，９2 で効率を記憶さ
せる。その記憶結果に基づいて、コンパレータＣＰ2 ，
ＣＰ3 、論理演算部１３及び分周回路１１で、前周期と
現周期との効率の変化を判断する。そして、その判別結
果に応じて、分周回路１１が効率が良くなるようにスイ
ッチング素子Ｑ1 のスイッチング周波数を変化させる。
つまりは、常に最も効率の良くなるようにスイッチング
素子Ｑ1 のスイッチング周波数を変化させ、いかなる負
荷状態であっても、最も効率の良い状態で動作させる。
Description
【０００１】
【産業上の利用分野】本発明は、スイッチング素子のス
イッチングにより直流入力電圧の電圧変換を行う電源装
置に関するものである。
イッチングにより直流入力電圧の電圧変換を行う電源装
置に関するものである。
【０００２】
【従来の技術】スイッチング素子のスイッチングにより
直流電力変換（直流入力電圧の昇圧あるいは降圧）を行
う電源回路としては例えばチョッパ回路がある。このチ
ョッパ回路は図６に示す放電灯点灯装置などで用いられ
る。図６の放電灯点灯装置では、電源スイッチＳＷを介
して供給される直流電源Ｅの電圧を昇圧する昇圧型のチ
ョッパ回路１を用いており、このチョッパ回路１の負荷
としては、チョッパ回路１の出力電圧を電源として動作
して直流電力を高周波電力に変換するインバータ回路２
と、このインバータ回路２から供給される高周波電力で
点灯される放電灯ＬＡとを備えている。
直流電力変換（直流入力電圧の昇圧あるいは降圧）を行
う電源回路としては例えばチョッパ回路がある。このチ
ョッパ回路は図６に示す放電灯点灯装置などで用いられ
る。図６の放電灯点灯装置では、電源スイッチＳＷを介
して供給される直流電源Ｅの電圧を昇圧する昇圧型のチ
ョッパ回路１を用いており、このチョッパ回路１の負荷
としては、チョッパ回路１の出力電圧を電源として動作
して直流電力を高周波電力に変換するインバータ回路２
と、このインバータ回路２から供給される高周波電力で
点灯される放電灯ＬＡとを備えている。
【０００３】チョッパ回路１は、インダクタＬ1 、ダイ
オードＤ1 、コンデンサＣ1 及びＭＯＳＦＥＴからなる
スイッチング素子Ｑ1 とで構成してあり、インダクタＬ
1 としては２巻線構造のいわゆるオートトランスを用
い、夫々の巻線Ｌ11，Ｌ12の接続点と直流電源Ｅの負極
との間にスイッチング素子Ｑ1 を接続した構成になって
いる。
オードＤ1 、コンデンサＣ1 及びＭＯＳＦＥＴからなる
スイッチング素子Ｑ1 とで構成してあり、インダクタＬ
1 としては２巻線構造のいわゆるオートトランスを用
い、夫々の巻線Ｌ11，Ｌ12の接続点と直流電源Ｅの負極
との間にスイッチング素子Ｑ1 を接続した構成になって
いる。
【０００４】上記チョッパ回路１では、スイッチング素
子Ｑ1 のオン時に、直流電源Ｅからスイッチング素子Ｑ
1 を介して入力側の巻線Ｌ11に電流を流し、巻線Ｌ11に
エネルギを蓄積する。そして、スイッチング素子Ｑ1 の
オフ時に、巻線Ｌ11に蓄積されたエネルギに対応する電
力を、直流電源Ｅから供給される電力に加える形で、ダ
イオードＤ1 を介してコンデンサＣ1 に供給する。
子Ｑ1 のオン時に、直流電源Ｅからスイッチング素子Ｑ
1 を介して入力側の巻線Ｌ11に電流を流し、巻線Ｌ11に
エネルギを蓄積する。そして、スイッチング素子Ｑ1 の
オフ時に、巻線Ｌ11に蓄積されたエネルギに対応する電
力を、直流電源Ｅから供給される電力に加える形で、ダ
イオードＤ1 を介してコンデンサＣ1 に供給する。
【０００５】ここで、インダクタＬ1 では、スイッチン
グ素子Ｑ1 のオン時に蓄積されたエネルギにより巻線Ｌ
11の両端に発生する電圧を、この巻線Ｌ11の巻数とイン
ダクタＬ1 の巻数（巻線Ｌ11の巻数と出力側の巻線Ｌ12
の巻数とを加えた巻数）との比に応じた電圧まで昇圧す
る。このため、直流電源Ｅの電圧にインダクタＬ1 の昇
圧電圧を加えた電圧がコンデンサＣ1 に印加されて充電
される。上記動作をスイッチング素子Ｑ1 のオン，オフ
に応じて繰り返すことにより、コンデンサＣ1の両端に
昇圧した電圧を得る。
グ素子Ｑ1 のオン時に蓄積されたエネルギにより巻線Ｌ
11の両端に発生する電圧を、この巻線Ｌ11の巻数とイン
ダクタＬ1 の巻数（巻線Ｌ11の巻数と出力側の巻線Ｌ12
の巻数とを加えた巻数）との比に応じた電圧まで昇圧す
る。このため、直流電源Ｅの電圧にインダクタＬ1 の昇
圧電圧を加えた電圧がコンデンサＣ1 に印加されて充電
される。上記動作をスイッチング素子Ｑ1 のオン，オフ
に応じて繰り返すことにより、コンデンサＣ1の両端に
昇圧した電圧を得る。
【０００６】上記チョッパ回路１のスイッチング素子Ｑ
1 のスイッチング制御は、三角波を発生する発振器４
と、チョッパ回路１の出力電圧を分圧する抵抗Ｒ1 ，Ｒ
2 と、これら抵抗Ｒ1 ，Ｒ2 による分圧電圧と発振器４
の出力とを比較するコンパレータＣＰ1 と、電源スイッ
チＳＷの投入時点から一定時間を計時するタイマ３とで
行う。つまり、図６の放電灯点灯装置では、上記構成と
チョッパ回路１とで電源装置が構成されている。なお、
チョッパ回路１の入力端間に接続されたコンデンサＣ2
は高周波カット用であり、チョッパ回路１のスイッチン
グ素子Ｑ1 のオン，オフにより発生する高周波成分が電
源に帰還されることを防止するためのものである。
1 のスイッチング制御は、三角波を発生する発振器４
と、チョッパ回路１の出力電圧を分圧する抵抗Ｒ1 ，Ｒ
2 と、これら抵抗Ｒ1 ，Ｒ2 による分圧電圧と発振器４
の出力とを比較するコンパレータＣＰ1 と、電源スイッ
チＳＷの投入時点から一定時間を計時するタイマ３とで
行う。つまり、図６の放電灯点灯装置では、上記構成と
チョッパ回路１とで電源装置が構成されている。なお、
チョッパ回路１の入力端間に接続されたコンデンサＣ2
は高周波カット用であり、チョッパ回路１のスイッチン
グ素子Ｑ1 のオン，オフにより発生する高周波成分が電
源に帰還されることを防止するためのものである。
【０００７】上記分圧抵抗Ｒ1 ，Ｒ2 は、チョッパ回路
１の出力電圧を検出するもので、コンパレータＣＰ1 で
この分圧抵抗Ｒ1 ，Ｒ2 の分圧電圧Ｓ1 と発振器４の出
力Ｓ 2 とを比較し、そのコンパレータＣＰ1 の出力Ｓ3
でチョッパ回路１のスイッチング素子Ｑ1 のオン，オフ
を制御する。いま、抵抗Ｒ1 ，Ｒ2 の分圧電圧Ｓ1 が上
昇すれば、発振器４の出力Ｓ2 が上記分圧電圧を越える
期間が短くなり、これによりコンパレータＣＰ1 の出力
Ｓ3がハイレベルである期間が短くなり、スイッチング
素子Ｑ1 のオンデューティが小さくなる。このようにス
イッチング素子Ｑ1 のオンデューティが小さくなると、
インダクタＬ1 （実際には巻線Ｌ11）に蓄積されるエネ
ルギが小さくなるので、チョッパ回路１の出力電圧が低
下する。
１の出力電圧を検出するもので、コンパレータＣＰ1 で
この分圧抵抗Ｒ1 ，Ｒ2 の分圧電圧Ｓ1 と発振器４の出
力Ｓ 2 とを比較し、そのコンパレータＣＰ1 の出力Ｓ3
でチョッパ回路１のスイッチング素子Ｑ1 のオン，オフ
を制御する。いま、抵抗Ｒ1 ，Ｒ2 の分圧電圧Ｓ1 が上
昇すれば、発振器４の出力Ｓ2 が上記分圧電圧を越える
期間が短くなり、これによりコンパレータＣＰ1 の出力
Ｓ3がハイレベルである期間が短くなり、スイッチング
素子Ｑ1 のオンデューティが小さくなる。このようにス
イッチング素子Ｑ1 のオンデューティが小さくなると、
インダクタＬ1 （実際には巻線Ｌ11）に蓄積されるエネ
ルギが小さくなるので、チョッパ回路１の出力電圧が低
下する。
【０００８】逆に、分圧電圧Ｓ1 が下降すれば、スイッ
チング素子Ｑ1 のオンデューティは大きくなる。このと
きには、インダクタＬ1 に蓄積されるエネルギが大きく
なり、チョッパ回路１の出力電圧が上昇する。以上の動
作により、スイッチング素子Ｑ1 のオンデューティを調
整して、チョッパ回路１の出力電圧を一定としている。
なお、スイッチング素子Ｑ1 の発振周波数は、発振器４
の発振周波数で決まる。
チング素子Ｑ1 のオンデューティは大きくなる。このと
きには、インダクタＬ1 に蓄積されるエネルギが大きく
なり、チョッパ回路１の出力電圧が上昇する。以上の動
作により、スイッチング素子Ｑ1 のオンデューティを調
整して、チョッパ回路１の出力電圧を一定としている。
なお、スイッチング素子Ｑ1 の発振周波数は、発振器４
の発振周波数で決まる。
【０００９】ところで、放電灯ＬＡは図７に示す特性を
持つ。つまり、始動時（電源投入時点から定常点灯に移
行するまでの過渡的な期間）には図中のＡ点に示すよう
に重い負荷となり、定常点灯時にはＢ点に示すように軽
くなる。この放電灯ＬＡの特性によりインバータ回路２
を含む負荷の特性も変化し、チョッパ回路１の効率に影
響を与える。
持つ。つまり、始動時（電源投入時点から定常点灯に移
行するまでの過渡的な期間）には図中のＡ点に示すよう
に重い負荷となり、定常点灯時にはＢ点に示すように軽
くなる。この放電灯ＬＡの特性によりインバータ回路２
を含む負荷の特性も変化し、チョッパ回路１の効率に影
響を与える。
【００１０】図６の回路構成の電源回路の電力損失とス
イッチング周波数との関係を図８に示す。チョッパ回路
１の電力損失の周波数特性は、スイッチング損失Ｗ
floss1と実効値損失ＷRMSloss とを合成して得られるＷ
loss1 となる。ここで、負荷が重くなって実効値が増加
すると、チョッパ回路１の電力損失はＷloss2 と変化す
る。図７の場合に、最もチョッパ回路１の電力損失が小
さい周波数はｆ1 からｆ2に変化する。つまり、負荷の
状態によって最も電力損失の小さくなる最適周波数は変
化する。
イッチング周波数との関係を図８に示す。チョッパ回路
１の電力損失の周波数特性は、スイッチング損失Ｗ
floss1と実効値損失ＷRMSloss とを合成して得られるＷ
loss1 となる。ここで、負荷が重くなって実効値が増加
すると、チョッパ回路１の電力損失はＷloss2 と変化す
る。図７の場合に、最もチョッパ回路１の電力損失が小
さい周波数はｆ1 からｆ2に変化する。つまり、負荷の
状態によって最も電力損失の小さくなる最適周波数は変
化する。
【００１１】そこで、図６の回路では上記タイマ３で始
動期間（電源スイッチＳＷの投入時から一定時間）を計
時させ、その出力Ｓ4 で発振器４の発振周波数を可変す
るようにしてある。具体的には、始動時の放電灯ＬＡが
重い負荷となるときには、タイマ３の出力Ｓ4 を図９
（ｄ）に示すようにハイレベルとし、スイッチング素子
Ｑ1 のスイッチング周波数を低くし、定常点灯時の放電
灯ＬＡが軽い負荷となるときには、出力Ｓ4 をローレベ
ルとし、スイッチング素子Ｑ1 のスイッチング周波数を
高くしている。つまりは、始動期（過渡期間）と定常点
灯期とでスイッチング素子Ｑ1 の周波数を変化させるこ
とで、始動時及び定常点灯時でともに低い損失で動作さ
せるようにしてある。
動期間（電源スイッチＳＷの投入時から一定時間）を計
時させ、その出力Ｓ4 で発振器４の発振周波数を可変す
るようにしてある。具体的には、始動時の放電灯ＬＡが
重い負荷となるときには、タイマ３の出力Ｓ4 を図９
（ｄ）に示すようにハイレベルとし、スイッチング素子
Ｑ1 のスイッチング周波数を低くし、定常点灯時の放電
灯ＬＡが軽い負荷となるときには、出力Ｓ4 をローレベ
ルとし、スイッチング素子Ｑ1 のスイッチング周波数を
高くしている。つまりは、始動期（過渡期間）と定常点
灯期とでスイッチング素子Ｑ1 の周波数を変化させるこ
とで、始動時及び定常点灯時でともに低い損失で動作さ
せるようにしてある。
【００１２】ここで、図８において周波数が高くなった
場合に実効値損失ＷRMSloss が小さくなる理由について
説明する。この場合、単に周波数を変化させると、図１
０（ａ）に比べて同図（ｂ）の方がオフ期間が短くな
り、効率が高くなる。但し、周波数を変化させると、波
形自体が変化するため、電流の実効値が変化する。い
ま、周波数を高くしたとすると、図１１（ａ）のイの電
流波形が、同図（ｂ）に示すハの波形に変化する。この
とき、図１１（ｂ）の時間軸形を同図（ａ）の時間軸で
置き換えると、同図（ａ）中のロの電流波形で表すこと
ができる。ここで、図１１（ａ）のイ，ロの電流の実効
値ＩRMS1，ＩRMS2を求めると、
場合に実効値損失ＷRMSloss が小さくなる理由について
説明する。この場合、単に周波数を変化させると、図１
０（ａ）に比べて同図（ｂ）の方がオフ期間が短くな
り、効率が高くなる。但し、周波数を変化させると、波
形自体が変化するため、電流の実効値が変化する。い
ま、周波数を高くしたとすると、図１１（ａ）のイの電
流波形が、同図（ｂ）に示すハの波形に変化する。この
とき、図１１（ｂ）の時間軸形を同図（ａ）の時間軸で
置き換えると、同図（ａ）中のロの電流波形で表すこと
ができる。ここで、図１１（ａ）のイ，ロの電流の実効
値ＩRMS1，ＩRMS2を求めると、
【００１３】
【数１】
【００１４】つまり、周波数を高くすると、実効値が小
さくなる。これは、結果的には、実効値が小さくなるこ
とにより、実効ロスが小さくなることを意味する。この
点からも図８において周波数が高くなった場合に実効値
損失ＷRMSloss が小さくなる。
さくなる。これは、結果的には、実効値が小さくなるこ
とにより、実効ロスが小さくなることを意味する。この
点からも図８において周波数が高くなった場合に実効値
損失ＷRMSloss が小さくなる。
【００１５】
【発明が解決しようとする課題】ところで、上述のよう
に始動時だけ効率を良くする方法では、定常時に例えば
スローリクランプなどにより負荷が重くなる異常が発生
した場合、損失が増大し、部品の温度上昇を招くという
問題があった。つまりは、負荷状態により電源装置を効
率良く動作させることができないものであった。
に始動時だけ効率を良くする方法では、定常時に例えば
スローリクランプなどにより負荷が重くなる異常が発生
した場合、損失が増大し、部品の温度上昇を招くという
問題があった。つまりは、負荷状態により電源装置を効
率良く動作させることができないものであった。
【００１６】本発明は上述の点に鑑みて為されたもので
あり、その目的とするところは、いかなる負荷状態であ
っても、最も効率の良い状態で動作する電源装置を提供
することにある。
あり、その目的とするところは、いかなる負荷状態であ
っても、最も効率の良い状態で動作する電源装置を提供
することにある。
【００１７】
【課題を解決するための手段】本発明では、上記目的を
達成するために、スイッチング素子のスイッチングによ
り直流電力変換を行う電源回路と、この電源回路の出力
電圧を検出する出力電圧検出手段と、出力電圧検出手段
の出力に基づいてスイッチング素子のオンデューティを
制御して出力電圧を一定に保つ第１の制御手段と、スイ
ッチング素子のスイッチング周波数を制御すると共にス
イッチング周波数を可変制御自在な第２の制御手段と、
電源回路の入力電力を検出する入力電力検出手段と、電
源回路の出力電力を検出する出力電力検出手段と、夫々
の検出回路で検出された入出力電力からスイッチング素
子のスイッチング周期の数倍からなる周期毎に効率を演
算する効率演算手段と、上記効率演算手段で演算された
効率を上記周期の２倍期間記憶すると共に夫々の記憶期
間が上記周期に相当する期間ずらされた２個の記憶手段
と、夫々の記憶手段の記憶結果を効率演算手段の効率演
算期間に同期して比較して効率の変動を判別すると共
に、判別結果に応じて第２の制御手段で効率が良くなる
ようにスイッチング素子のスイッチング周波数を可変さ
せる効率変動判別手段とを備えている。
達成するために、スイッチング素子のスイッチングによ
り直流電力変換を行う電源回路と、この電源回路の出力
電圧を検出する出力電圧検出手段と、出力電圧検出手段
の出力に基づいてスイッチング素子のオンデューティを
制御して出力電圧を一定に保つ第１の制御手段と、スイ
ッチング素子のスイッチング周波数を制御すると共にス
イッチング周波数を可変制御自在な第２の制御手段と、
電源回路の入力電力を検出する入力電力検出手段と、電
源回路の出力電力を検出する出力電力検出手段と、夫々
の検出回路で検出された入出力電力からスイッチング素
子のスイッチング周期の数倍からなる周期毎に効率を演
算する効率演算手段と、上記効率演算手段で演算された
効率を上記周期の２倍期間記憶すると共に夫々の記憶期
間が上記周期に相当する期間ずらされた２個の記憶手段
と、夫々の記憶手段の記憶結果を効率演算手段の効率演
算期間に同期して比較して効率の変動を判別すると共
に、判別結果に応じて第２の制御手段で効率が良くなる
ようにスイッチング素子のスイッチング周波数を可変さ
せる効率変動判別手段とを備えている。
【００１８】
【作用】本発明は、上述のように構成することにより、
前周期と現周期との効率の変化を判断し、効率が良くな
るようにスイッチング素子のスイッチング周波数を変化
させ、つまりは常に最も効率の良くなるようにスイッチ
ング素子のスイッチング周波数を変化させ、いかなる負
荷状態であっても、最も効率の良い状態で動作させる。
前周期と現周期との効率の変化を判断し、効率が良くな
るようにスイッチング素子のスイッチング周波数を変化
させ、つまりは常に最も効率の良くなるようにスイッチ
ング素子のスイッチング周波数を変化させ、いかなる負
荷状態であっても、最も効率の良い状態で動作させる。
【００１９】
【実施例】（実施例１）図１乃至図３に基づいて本発明
の一実施例を説明する。なお、本実施例の放電灯点灯装
置の基本回路部は図６回路と同じであるので、以下の説
明では本実施例の特徴とする点についてのみ説明する。
の一実施例を説明する。なお、本実施例の放電灯点灯装
置の基本回路部は図６回路と同じであるので、以下の説
明では本実施例の特徴とする点についてのみ説明する。
【００２０】本実施例の放電灯点灯装置では、図１に示
すように、発振器１０と、この発振器１０の発振周波数
を分周する分周回路１１と、分周周波数に応じた三角波
信号を発生する三角波発生器１２と、チョッパ回路１の
入力電圧及び入力電流を検出する検出回路５1 と、チョ
ッパ回路１の出力電圧及び出力電流を検出する検出回路
５2 と、入力電圧及び入力電流を乗算して入力電力を算
出する乗算器６1 と、出力電圧及び出力電流を乗算して
出力電力を算出する乗算器６2 と、乗算器６1の出力を
一定期間（上記三角波発生器１２の２周期）積算すると
共にその積算値を一定期間（三角波発生器１２の１周
期）保持する積分回路７1 と、乗算器６2の出力を積分
回路７1 と同様に一定期間（２周期）積算すると共にそ
の積算値を一定期間（１周期）保持する積分回路７
2 と、積分回路７1 の出力（すなわち、入力電力値）を
積分回路７2 の出力（すなわち、出力電力値）で割って
効率を計算する割算器８と、割算器８で算出された効率
を一定周期（三角波発生器１２の６周期）毎に一定期間
（１／２周期）積分すると共にその積分値を一定期間
（７／２周期）保持する積分回路９1 と、積分回路９1
と同様に割算器８で算出された効率を一定周期（６周
期）毎に一定期間（１／２周期）積分すると共にその積
分値を一定期間（７／２周期）保持する動作を一定周期
（３周期）遅延して行う積分回路９2 と、積分回路
９1 ，９2 の夫々の出力を比較し積分回路９1 の出力が
大きい場合に出力がハイレベルとなるコンパレータＣＰ
2 と、積分回路９1 ，９2 の夫々の出力を比較し積分回
路９2 の出力が大きい場合に出力がハイレベルとなるコ
ンパレータＣＰ3 と、夫々のコンパレータＣＰ1 ，ＣＰ
2 の出力及び分周回路１１から与えられるタイミング信
号Ｓ11，ＳA ，ＳB に基づいて論理演算を行い効率の変
化状態を判別して分周回路１１の分周動作を制御する論
理演算部１３とで構成してある。
すように、発振器１０と、この発振器１０の発振周波数
を分周する分周回路１１と、分周周波数に応じた三角波
信号を発生する三角波発生器１２と、チョッパ回路１の
入力電圧及び入力電流を検出する検出回路５1 と、チョ
ッパ回路１の出力電圧及び出力電流を検出する検出回路
５2 と、入力電圧及び入力電流を乗算して入力電力を算
出する乗算器６1 と、出力電圧及び出力電流を乗算して
出力電力を算出する乗算器６2 と、乗算器６1の出力を
一定期間（上記三角波発生器１２の２周期）積算すると
共にその積算値を一定期間（三角波発生器１２の１周
期）保持する積分回路７1 と、乗算器６2の出力を積分
回路７1 と同様に一定期間（２周期）積算すると共にそ
の積算値を一定期間（１周期）保持する積分回路７
2 と、積分回路７1 の出力（すなわち、入力電力値）を
積分回路７2 の出力（すなわち、出力電力値）で割って
効率を計算する割算器８と、割算器８で算出された効率
を一定周期（三角波発生器１２の６周期）毎に一定期間
（１／２周期）積分すると共にその積分値を一定期間
（７／２周期）保持する積分回路９1 と、積分回路９1
と同様に割算器８で算出された効率を一定周期（６周
期）毎に一定期間（１／２周期）積分すると共にその積
分値を一定期間（７／２周期）保持する動作を一定周期
（３周期）遅延して行う積分回路９2 と、積分回路
９1 ，９2 の夫々の出力を比較し積分回路９1 の出力が
大きい場合に出力がハイレベルとなるコンパレータＣＰ
2 と、積分回路９1 ，９2 の夫々の出力を比較し積分回
路９2 の出力が大きい場合に出力がハイレベルとなるコ
ンパレータＣＰ3 と、夫々のコンパレータＣＰ1 ，ＣＰ
2 の出力及び分周回路１１から与えられるタイミング信
号Ｓ11，ＳA ，ＳB に基づいて論理演算を行い効率の変
化状態を判別して分周回路１１の分周動作を制御する論
理演算部１３とで構成してある。
【００２１】ここで、検出回路５2 の出力電圧の検出
は、図６の分圧抵抗Ｒ1 ，Ｒ2 を用いて行い、出力電流
はカレントトランスＣＴ2 を用いて検出するようにして
あり、検出回路５1 では入力電圧を抵抗Ｒ3 ，Ｒ4 の分
圧電圧として検出し、入力電流をカレントトランスＣＴ
1 を用いて検出するようにしてある。論理演算部１３
は、コンパレータＣＰ2 の出力及びタイミング信号
Ｓ11，ＳBのアンドをとるアンドゲートＡＮＤ1 と、コ
ンパレータＣＰ3 の出力及びタイミング信号Ｓ11，ＳA
のアンドをとるアンドゲートＡＮＤ2 と、コンパレータ
ＣＰ 2 ，ＣＰ3 及びタイミング信号Ｓ11の反転信号との
ノアをとるノアゲートＮＯＲ 1 と、上記アンドゲートＡ
ＮＤ1 ，ＡＮＤ2 の出力のオアをとるオアゲートＯＲ 1
とで構成してある。
は、図６の分圧抵抗Ｒ1 ，Ｒ2 を用いて行い、出力電流
はカレントトランスＣＴ2 を用いて検出するようにして
あり、検出回路５1 では入力電圧を抵抗Ｒ3 ，Ｒ4 の分
圧電圧として検出し、入力電流をカレントトランスＣＴ
1 を用いて検出するようにしてある。論理演算部１３
は、コンパレータＣＰ2 の出力及びタイミング信号
Ｓ11，ＳBのアンドをとるアンドゲートＡＮＤ1 と、コ
ンパレータＣＰ3 の出力及びタイミング信号Ｓ11，ＳA
のアンドをとるアンドゲートＡＮＤ2 と、コンパレータ
ＣＰ 2 ，ＣＰ3 及びタイミング信号Ｓ11の反転信号との
ノアをとるノアゲートＮＯＲ 1 と、上記アンドゲートＡ
ＮＤ1 ，ＡＮＤ2 の出力のオアをとるオアゲートＯＲ 1
とで構成してある。
【００２２】この論理演算部１３に分周回路１１から与
えられるタイミング信号Ｓ11は、積分回路９1 ，９2 で
夫々積算した効率を保持する期間（７／２周期）の最初
の一定期間（１／２周期）にハイレベルとなる信号であ
り、タイミング信号ＳA は、積分回路９1 で積算した効
率を保持する期間（７／２周期）の最初の一定期間（１
／２周期）にハイレベルとなる信号であり、タイミング
信号ＳB は、積分回路９2 で積算した効率を保持する期
間（７／２周期）の最初の一定期間（１／２周期）にハ
イレベルとなる信号である。
えられるタイミング信号Ｓ11は、積分回路９1 ，９2 で
夫々積算した効率を保持する期間（７／２周期）の最初
の一定期間（１／２周期）にハイレベルとなる信号であ
り、タイミング信号ＳA は、積分回路９1 で積算した効
率を保持する期間（７／２周期）の最初の一定期間（１
／２周期）にハイレベルとなる信号であり、タイミング
信号ＳB は、積分回路９2 で積算した効率を保持する期
間（７／２周期）の最初の一定期間（１／２周期）にハ
イレベルとなる信号である。
【００２３】チョッパ回路１のオンデューティの制御
は、図６回路と同様に、分圧抵抗Ｒ1，Ｒ2 で出力電圧
を分圧した出力Ｓ2 と、三角波発生器１２の出力Ｓ1 と
をコンパレータＣＰ1 で比較し、コンパレータＣＰ1 の
出力Ｓ3 を用いて行う。これにより、チョッパ回路１の
出力電圧は一定に制御される。次に、本実施例の特徴と
する構成に関する動作を説明する。入力電流を検出回路
５1 のカレントトランスＣＴ1 で検出し、入力電圧を分
圧抵抗Ｒ3 ，Ｒ4 の分圧電圧として検出し、検出された
入力電流と入力電圧とを乗算器６1 で掛けることにより
入力電力を算出する。また、出力電流を検出回路５1 の
カレントトランスＣＴ1 で検出し、出力電圧を分圧抵抗
Ｒ1 ，Ｒ2 の分圧電圧として検出し、出力電流と出力電
圧とを乗算器６2 で掛けることにより出力電力を算出す
る。
は、図６回路と同様に、分圧抵抗Ｒ1，Ｒ2 で出力電圧
を分圧した出力Ｓ2 と、三角波発生器１２の出力Ｓ1 と
をコンパレータＣＰ1 で比較し、コンパレータＣＰ1 の
出力Ｓ3 を用いて行う。これにより、チョッパ回路１の
出力電圧は一定に制御される。次に、本実施例の特徴と
する構成に関する動作を説明する。入力電流を検出回路
５1 のカレントトランスＣＴ1 で検出し、入力電圧を分
圧抵抗Ｒ3 ，Ｒ4 の分圧電圧として検出し、検出された
入力電流と入力電圧とを乗算器６1 で掛けることにより
入力電力を算出する。また、出力電流を検出回路５1 の
カレントトランスＣＴ1 で検出し、出力電圧を分圧抵抗
Ｒ1 ，Ｒ2 の分圧電圧として検出し、出力電流と出力電
圧とを乗算器６2 で掛けることにより出力電力を算出す
る。
【００２４】積分回路７1 ，７2 には、図２（ｇ）に示
すように、三角波発生器１２の２周期がハイレベルで、
１周期がローレベルとなるタイミング信号Ｓ8 が分周回
路１１から与えられ、積分回路７1 ，７2 では分周回路
１１のタイミング信号Ｓ8 がハイレベルである２周期に
入力電力及び出力電力を夫々積算する。その積算値は分
周回路１１のタイミング信号Ｓ8 がローレベルである１
周期保持される。
すように、三角波発生器１２の２周期がハイレベルで、
１周期がローレベルとなるタイミング信号Ｓ8 が分周回
路１１から与えられ、積分回路７1 ，７2 では分周回路
１１のタイミング信号Ｓ8 がハイレベルである２周期に
入力電力及び出力電力を夫々積算する。その積算値は分
周回路１１のタイミング信号Ｓ8 がローレベルである１
周期保持される。
【００２５】割算器８では、上記積分回路７1 ，７2 で
積算値を保持している期間に、夫々の出力ＳＥ1 ，ＳＥ
2 の割算（ＳＥ1 ／ＳＥ2 ）を行い、効率を算出する。
積分回路９1 には分周回路１１から図２（ｊ）に示すタ
イミング信号Ｓ9 が与えられ、積分回路９2 には同図
（ｋ）に示すタイミング信号Ｓ10が与えられる。ここ
で、タイミング信号Ｓ9 は三角波発生器１２の出力Ｓ1
の６周期毎に１／２周期だけハイレベルとなる信号であ
り、タイミング信号Ｓ10もタイミング信号Ｓ 9 と同様に
三角波発生器１２の出力Ｓ1 の６周期毎に１／２周期だ
けハイレベルとなる信号である。但し、タイミング信号
Ｓ9 ，Ｓ10とは３周期分だけずれてハイレベルとなる。
積算値を保持している期間に、夫々の出力ＳＥ1 ，ＳＥ
2 の割算（ＳＥ1 ／ＳＥ2 ）を行い、効率を算出する。
積分回路９1 には分周回路１１から図２（ｊ）に示すタ
イミング信号Ｓ9 が与えられ、積分回路９2 には同図
（ｋ）に示すタイミング信号Ｓ10が与えられる。ここ
で、タイミング信号Ｓ9 は三角波発生器１２の出力Ｓ1
の６周期毎に１／２周期だけハイレベルとなる信号であ
り、タイミング信号Ｓ10もタイミング信号Ｓ 9 と同様に
三角波発生器１２の出力Ｓ1 の６周期毎に１／２周期だ
けハイレベルとなる信号である。但し、タイミング信号
Ｓ9 ，Ｓ10とは３周期分だけずれてハイレベルとなる。
【００２６】積分回路９1 ，９2 では、図２（ｍ）に示
すように、タイミング信号Ｓ9 ，Ｓ 10がハイレベルであ
る期間、つまりは１／２周期に、割算器８の出力を積算
し、その後の７／２周期の間その積算値を保持する。つ
まりは、各積分回路９1 ，９ 2 は３周期毎の効率を保持
し、例えば積分回路９1 で積算を行った直後では、積分
回路９2 には３周期前の積算値が保持されていることに
なる。
すように、タイミング信号Ｓ9 ，Ｓ 10がハイレベルであ
る期間、つまりは１／２周期に、割算器８の出力を積算
し、その後の７／２周期の間その積算値を保持する。つ
まりは、各積分回路９1 ，９ 2 は３周期毎の効率を保持
し、例えば積分回路９1 で積算を行った直後では、積分
回路９2 には３周期前の積算値が保持されていることに
なる。
【００２７】コンパレータＣＰ2 ，ＣＰ3 では夫々の積
分回路９1 ，９2 の出力を比較する。ここで、積分回路
９1 の出力が大きい場合（ＳＥ3 ＞ＳＥ4 ）であれば、
コンパレータＣＰ2 の出力がハイレベルとなる。逆に、
積分回路９2 の出力が大きい場合（ＳＥ3 ＜ＳＥ4 ）で
あれば、コンパレータＣＰ3 の出力がハイレベルとな
る。
分回路９1 ，９2 の出力を比較する。ここで、積分回路
９1 の出力が大きい場合（ＳＥ3 ＞ＳＥ4 ）であれば、
コンパレータＣＰ2 の出力がハイレベルとなる。逆に、
積分回路９2 の出力が大きい場合（ＳＥ3 ＜ＳＥ4 ）で
あれば、コンパレータＣＰ3 の出力がハイレベルとな
る。
【００２８】分周回路１１から出力される図２（ｌ）に
示すタイミング信号Ｓ11は、アンドゲートＡＮＤ1 ，Ａ
ＮＤ2 及びノアゲートＮＯＲ1 で論理演算を行うタイミ
ングを与える信号である。また、図２（ｎ）に示すタイ
ミング信号ＳA は現時点の効率は積分回路９1 の出力Ｓ
Ｅ3 であることを示す信号であり、同図（ｏ）に示すタ
イミング信号ＳB は現時点の効率は積分回路９2 の出力
ＳＥ4 であることを示す信号である。
示すタイミング信号Ｓ11は、アンドゲートＡＮＤ1 ，Ａ
ＮＤ2 及びノアゲートＮＯＲ1 で論理演算を行うタイミ
ングを与える信号である。また、図２（ｎ）に示すタイ
ミング信号ＳA は現時点の効率は積分回路９1 の出力Ｓ
Ｅ3 であることを示す信号であり、同図（ｏ）に示すタ
イミング信号ＳB は現時点の効率は積分回路９2 の出力
ＳＥ4 であることを示す信号である。
【００２９】ここで、図２におけるタイミング信号Ｓ11
がハイレベルである期間（で示す）について論理演算
部１３と分周回路１１との動作を説明する。この期間に
おける現在の効率は積分回路９1 の出力ＳＥ3 であり、
３周期前の効率は積分回路９ 2 の出力ＳＥ4 である。上
記期間では、図２（ｍ）に示すように、出力ＳＥ3と
出力ＳＥ4 とは等しい（ＳＥ3 ＝ＳＥ4 ）。従って、コ
ンパレータＣＰ2 ，ＣＰ3 の夫々出力はローレベルであ
り、アンドゲートＡＮＤ1 ，ＡＮＤ2 の夫々の出力は共
にローレベルであり、従ってオアゲートＯＲ1 の出力Ｓ
12もローレベルとなる。一方、ノアゲートＮＯＲ1 の出
力はハイレベルとなる。このようにノアゲートＮＯＲ1
の出力がハイレベルであるときには、分周回路１１は分
周比を変化させず、チョッパ回路１のスイッチング素子
Ｑ1 のスイッチング周波数は可変されない。
がハイレベルである期間（で示す）について論理演算
部１３と分周回路１１との動作を説明する。この期間に
おける現在の効率は積分回路９1 の出力ＳＥ3 であり、
３周期前の効率は積分回路９ 2 の出力ＳＥ4 である。上
記期間では、図２（ｍ）に示すように、出力ＳＥ3と
出力ＳＥ4 とは等しい（ＳＥ3 ＝ＳＥ4 ）。従って、コ
ンパレータＣＰ2 ，ＣＰ3 の夫々出力はローレベルであ
り、アンドゲートＡＮＤ1 ，ＡＮＤ2 の夫々の出力は共
にローレベルであり、従ってオアゲートＯＲ1 の出力Ｓ
12もローレベルとなる。一方、ノアゲートＮＯＲ1 の出
力はハイレベルとなる。このようにノアゲートＮＯＲ1
の出力がハイレベルであるときには、分周回路１１は分
周比を変化させず、チョッパ回路１のスイッチング素子
Ｑ1 のスイッチング周波数は可変されない。
【００３０】次に、図２においてで示すタイミング信
号Ｓ11がハイレベルである期間では、現在の効率は積分
回路９2 の出力ＳＥ4 であり、３周期前の効率は積分回
路９ 1 の出力ＳＥ3 である。そして、この期間には例え
ば放電灯ＬＡの点灯状態の変化により負荷状態が変化
し、積分回路９1 の出力ＳＥ3 が積分回路９2 の出力Ｓ
Ｅ4 よりも大きくなっている（ＳＥ3 ＞ＳＥ4 ）。この
ため、コンパレータＣＰ 2 の出力がハイレベルとなり、
コンパレータＣＰ3 の出力がローレベルとなる。このと
きは、タイミング信号Ｓ11がハイレベル、タイミング信
号ＳA がローレベル、タイミング信号ＳB がハイレベル
であるので、アンドゲートＡＮＤ1 の出力がハイレベ
ル、アンドゲートＡＮＤ2 の出力がローレベルとなる。
従って、オアゲートＯＲ1 の出力がハイレベルとなる。
また、このときノアゲートＮＯＲ1 の出力はローレベル
となる。
号Ｓ11がハイレベルである期間では、現在の効率は積分
回路９2 の出力ＳＥ4 であり、３周期前の効率は積分回
路９ 1 の出力ＳＥ3 である。そして、この期間には例え
ば放電灯ＬＡの点灯状態の変化により負荷状態が変化
し、積分回路９1 の出力ＳＥ3 が積分回路９2 の出力Ｓ
Ｅ4 よりも大きくなっている（ＳＥ3 ＞ＳＥ4 ）。この
ため、コンパレータＣＰ 2 の出力がハイレベルとなり、
コンパレータＣＰ3 の出力がローレベルとなる。このと
きは、タイミング信号Ｓ11がハイレベル、タイミング信
号ＳA がローレベル、タイミング信号ＳB がハイレベル
であるので、アンドゲートＡＮＤ1 の出力がハイレベ
ル、アンドゲートＡＮＤ2 の出力がローレベルとなる。
従って、オアゲートＯＲ1 の出力がハイレベルとなる。
また、このときノアゲートＮＯＲ1 の出力はローレベル
となる。
【００３１】ここで、それ以前に上述のように積分回路
９1 の出力ＳＥ3 が積分回路９2 の出力ＳＥ4 よりも大
きくなっている（ＳＥ3 ＞ＳＥ4 ）である状態がない場
合には、分周回路１１の内部信号Ｓ13がローレベルとな
るようにしてある。このときには、分周回路１１は三角
波発生器１２から出力される三角波出力Ｓ1 のスイッチ
ング周波数を高くする。このようにスイッチング周波数
を高くしたときには、内部信号Ｓ13をハイレベルとす
る。
９1 の出力ＳＥ3 が積分回路９2 の出力ＳＥ4 よりも大
きくなっている（ＳＥ3 ＞ＳＥ4 ）である状態がない場
合には、分周回路１１の内部信号Ｓ13がローレベルとな
るようにしてある。このときには、分周回路１１は三角
波発生器１２から出力される三角波出力Ｓ1 のスイッチ
ング周波数を高くする。このようにスイッチング周波数
を高くしたときには、内部信号Ｓ13をハイレベルとす
る。
【００３２】さらに、図２におけるで示すタイミング
信号Ｓ11がハイレベルである期間では、現在の効率は積
分回路９1 の出力ＳＥ3 であり、３周期前の効率は積分
回路９2 の出力ＳＥ4 である。そして、この期間には上
述のようにスイッチング素子Ｑ1 のスイッチング周波数
が高くなったことにより、例えば図２（ｍ）に示すよう
に積分回路９1 の出力ＳＥ3 が積分回路９2 の出力ＳＥ
4 よりも小さくなった（ＳＥ3 ＞ＳＥ4 ）とする。この
ときには、コンパレータＣＰ2 の出力がローレベルとな
り、コンパレータＣＰ3 の出力がハイレベルとなる。ま
た、タイミング信号Ｓ11がハイレベル、タイミング信号
ＳA がハイレベル、タイミング信号ＳBがローレベルで
あるので、アンドゲートＡＮＤ1 の出力がローレベル、
アンドゲートＡＮＤ2 の出力がハイレベルとなる。従っ
て、オアゲートＯＲ1 の出力Ｓ12がハイレベルとなる。
また、このときノアゲートＮＯＲ1 の出力Ｓ14はローレ
ベルとなる。
信号Ｓ11がハイレベルである期間では、現在の効率は積
分回路９1 の出力ＳＥ3 であり、３周期前の効率は積分
回路９2 の出力ＳＥ4 である。そして、この期間には上
述のようにスイッチング素子Ｑ1 のスイッチング周波数
が高くなったことにより、例えば図２（ｍ）に示すよう
に積分回路９1 の出力ＳＥ3 が積分回路９2 の出力ＳＥ
4 よりも小さくなった（ＳＥ3 ＞ＳＥ4 ）とする。この
ときには、コンパレータＣＰ2 の出力がローレベルとな
り、コンパレータＣＰ3 の出力がハイレベルとなる。ま
た、タイミング信号Ｓ11がハイレベル、タイミング信号
ＳA がハイレベル、タイミング信号ＳBがローレベルで
あるので、アンドゲートＡＮＤ1 の出力がローレベル、
アンドゲートＡＮＤ2 の出力がハイレベルとなる。従っ
て、オアゲートＯＲ1 の出力Ｓ12がハイレベルとなる。
また、このときノアゲートＮＯＲ1 の出力Ｓ14はローレ
ベルとなる。
【００３３】このときには、分周回路１１の内部信号Ｓ
13がハイレベルであるので、分周回路１１は三角波発生
器１２から出力される三角波出力Ｓ1 のスイッチング周
波数を低くする。以上の制御は断片的な説明であった
が、以下に制御方法を場合分けして説明する。
13がハイレベルであるので、分周回路１１は三角波発生
器１２から出力される三角波出力Ｓ1 のスイッチング周
波数を低くする。以上の制御は断片的な説明であった
が、以下に制御方法を場合分けして説明する。
【００３４】 前段階の周波数 効率 次段階の周波数 高くしたとき 良くなる 前段階より高くする …Ａ 同じ 〃 と同じ …Ｂ 悪くなる 〃 より低くする …Ｃ 低くしたとき 良くなる 〃 より低くする …Ｄ 同じ 〃 と同じ …Ｅ 悪くなる 〃 より低くする …Ｆ 変更なしのとき 良くなる 〃 より高くする …Ｇ 同じ 〃 と同じ …Ｈ 悪くなる 〃 より低くする …Ｉ ここで、分周回路１１は上記各状態を次のように判断す
る。前段階で周波数を高くしたことは、自己の内部信号
Ｓ13がハイレベルであることから判断する。効率が良く
なったことは、オアゲートＯＲ1 の出力Ｓ12がハイレベ
ルとなるから判断する。効率が悪くなったことは、オア
ゲートＯＲ1 の出力Ｓ12がローレベルで、且つノアゲー
トＮＯＲ1 の出力Ｓ14がローレベルであることから判断
する。さらに、効率に変化がないことは、オアゲートＯ
Ｒ1 の出力Ｓ12がローレベルで、且つノアゲートＮＯＲ
1 の出力Ｓ14がハイレベルであることから判断する。
る。前段階で周波数を高くしたことは、自己の内部信号
Ｓ13がハイレベルであることから判断する。効率が良く
なったことは、オアゲートＯＲ1 の出力Ｓ12がハイレベ
ルとなるから判断する。効率が悪くなったことは、オア
ゲートＯＲ1 の出力Ｓ12がローレベルで、且つノアゲー
トＮＯＲ1 の出力Ｓ14がローレベルであることから判断
する。さらに、効率に変化がないことは、オアゲートＯ
Ｒ1 の出力Ｓ12がローレベルで、且つノアゲートＮＯＲ
1 の出力Ｓ14がハイレベルであることから判断する。
【００３５】上記動作を図３を用いて具体的に説明す
る。なお、説明を簡単にするために、図３では負荷が一
定であるときのスイッチング素子Ｑ1 のスイッチング周
波数と効率との関係を示している。ここで、始動時のス
イッチング素子Ｑ1 のスイッチング周波数がｆA であ
り、そのときの効率がηA であるとする。この場合に
は、比較される全段階の効率が存在しないので、スイッ
チング周波数ｆA を高くする。つまりは、電源投入時の
ような始動直後には、スイッチング周波数を一定方向に
変化させるように分周回路１１が動作する。なお、スイ
ッチング周波数を低くするようにしてもよい。
る。なお、説明を簡単にするために、図３では負荷が一
定であるときのスイッチング素子Ｑ1 のスイッチング周
波数と効率との関係を示している。ここで、始動時のス
イッチング素子Ｑ1 のスイッチング周波数がｆA であ
り、そのときの効率がηA であるとする。この場合に
は、比較される全段階の効率が存在しないので、スイッ
チング周波数ｆA を高くする。つまりは、電源投入時の
ような始動直後には、スイッチング周波数を一定方向に
変化させるように分周回路１１が動作する。なお、スイ
ッチング周波数を低くするようにしてもよい。
【００３６】この場合にはスイッチング周波数がｆB と
なり、そのとき効率はηB と悪くなる。そこで、次段階
ではスイッチング周波数を低くするように制御する。従
って、次段階ではスイッチング周波数がｆC となり、そ
のときの効率はηC と良くなる。この場合には、さらに
次の段階でスイッチング周波数を低くする。以下、同様
の動作を繰り返すことにより、最も効率が良いスイッチ
ング周波数であるｆD （そのときの効率はηD ）となる
ようにスイッチング周波数が自動的に可変される。な
お、上述の場合には負荷が一定である場合について説明
したが、負荷が変化した場合にも同様の動作で、最も効
率が良いスイッチング周波数となるように動作する。
なり、そのとき効率はηB と悪くなる。そこで、次段階
ではスイッチング周波数を低くするように制御する。従
って、次段階ではスイッチング周波数がｆC となり、そ
のときの効率はηC と良くなる。この場合には、さらに
次の段階でスイッチング周波数を低くする。以下、同様
の動作を繰り返すことにより、最も効率が良いスイッチ
ング周波数であるｆD （そのときの効率はηD ）となる
ようにスイッチング周波数が自動的に可変される。な
お、上述の場合には負荷が一定である場合について説明
したが、負荷が変化した場合にも同様の動作で、最も効
率が良いスイッチング周波数となるように動作する。
【００３７】ところで、電源装置の主回路は図４の構成
であってもよい。図４ではインダクタＬ1 としてオート
トランスの代わりに通常のインダクタを用いた基本的な
チョッパ回路１を備えている。このようにチョッパ回路
１自体の回路構成に関係なく、本発明で出力を一定に保
ち、負荷変動があっても効率の最も良い状態で電源装置
を動作させることができる。なお、その他の降圧型や昇
降圧型のチョッパ回路にも適用できる。
であってもよい。図４ではインダクタＬ1 としてオート
トランスの代わりに通常のインダクタを用いた基本的な
チョッパ回路１を備えている。このようにチョッパ回路
１自体の回路構成に関係なく、本発明で出力を一定に保
ち、負荷変動があっても効率の最も良い状態で電源装置
を動作させることができる。なお、その他の降圧型や昇
降圧型のチョッパ回路にも適用できる。
【００３８】（実施例２）図５に本発明の他の実施例を
示す。本実施例では、電源装置の主回路をチョッパ回路
１に代えてフライバック回路１’としたものである。こ
のフライバック回路１’では、カレントトランスＣＴ1
の１次巻線を介して、トランスＴの１次巻線ｎ1 とスイ
ッチング素子Ｑ1 との直列回路を直流電源Ｅの両端に接
続し、トランスＴの２次巻線ｎ2 の両端にダイオードＤ
1 を介してコンデンサＣ1 を接続して、コンデンサＣ1
の両端電圧をインバータ回路２の電源として供給する構
成となっている。
示す。本実施例では、電源装置の主回路をチョッパ回路
１に代えてフライバック回路１’としたものである。こ
のフライバック回路１’では、カレントトランスＣＴ1
の１次巻線を介して、トランスＴの１次巻線ｎ1 とスイ
ッチング素子Ｑ1 との直列回路を直流電源Ｅの両端に接
続し、トランスＴの２次巻線ｎ2 の両端にダイオードＤ
1 を介してコンデンサＣ1 を接続して、コンデンサＣ1
の両端電圧をインバータ回路２の電源として供給する構
成となっている。
【００３９】動作的には、スイッチング素子Ｑ1 のオン
時にトランスＴの１次巻線ｎ1 に蓄積されたエネルギ
で、スイッチング素子Ｑ1 のオフ時に２次巻線ｎ2 に誘
起される電圧でダイオードＤ1 を介してコンデンサＣ1
を充電し、コンデンサＣ1 の両端に直流電圧変換した出
力電圧を得る。このフライバック回路１’の場合にも、
実施例１で説明したと同様にして出力を一定に保ち、負
荷変動があっても効率の最も良い状態で電源装置を動作
させることができる。つまりは、主回路が直流電力変換
を行う回路であれば、本発明を適用することができる。
時にトランスＴの１次巻線ｎ1 に蓄積されたエネルギ
で、スイッチング素子Ｑ1 のオフ時に２次巻線ｎ2 に誘
起される電圧でダイオードＤ1 を介してコンデンサＣ1
を充電し、コンデンサＣ1 の両端に直流電圧変換した出
力電圧を得る。このフライバック回路１’の場合にも、
実施例１で説明したと同様にして出力を一定に保ち、負
荷変動があっても効率の最も良い状態で電源装置を動作
させることができる。つまりは、主回路が直流電力変換
を行う回路であれば、本発明を適用することができる。
【００４０】
【発明の効果】本発明は上述のように、スイッチング素
子のスイッチングにより直流電力変換を行う電源回路
と、この電源回路の出力電圧を検出する出力電圧検出手
段と、出力電圧検出手段の出力に基づいてスイッチング
素子のオンデューティを制御して出力電圧を一定に保つ
第１の制御手段と、スイッチング素子のスイッチング周
波数を制御すると共にスイッチング周波数を可変制御自
在な第２の制御手段と、電源回路の入力電力を検出する
入力電力検出手段と、電源回路の出力電力を検出する出
力電力検出手段と、夫々の検出回路で検出された入出力
電力からスイッチング素子のスイッチング周期の数倍か
らなる周期毎に効率を演算する効率演算手段と、上記効
率演算手段で演算された効率を上記周期の２倍期間記憶
すると共に夫々の記憶期間が上記周期に相当する期間ず
らされた２個の記憶手段と、夫々の記憶手段の記憶結果
を効率演算手段の効率演算期間に同期して比較して効率
の変動を判別すると共に、判別結果に応じて第２の制御
手段で効率が良くなるようにスイッチング素子のスイッ
チング周波数を可変させる効率変動判別手段とを備えて
いるので、前周期と現周期との効率の変化を判断し、効
率が良くなるようにスイッチング素子のスイッチング周
波数を変化させ、つまりは常に最も効率の良くなるよう
にスイッチング素子のスイッチング周波数を変化させ、
いかなる負荷状態であっても、最も効率の良い状態で動
作させることができる。
子のスイッチングにより直流電力変換を行う電源回路
と、この電源回路の出力電圧を検出する出力電圧検出手
段と、出力電圧検出手段の出力に基づいてスイッチング
素子のオンデューティを制御して出力電圧を一定に保つ
第１の制御手段と、スイッチング素子のスイッチング周
波数を制御すると共にスイッチング周波数を可変制御自
在な第２の制御手段と、電源回路の入力電力を検出する
入力電力検出手段と、電源回路の出力電力を検出する出
力電力検出手段と、夫々の検出回路で検出された入出力
電力からスイッチング素子のスイッチング周期の数倍か
らなる周期毎に効率を演算する効率演算手段と、上記効
率演算手段で演算された効率を上記周期の２倍期間記憶
すると共に夫々の記憶期間が上記周期に相当する期間ず
らされた２個の記憶手段と、夫々の記憶手段の記憶結果
を効率演算手段の効率演算期間に同期して比較して効率
の変動を判別すると共に、判別結果に応じて第２の制御
手段で効率が良くなるようにスイッチング素子のスイッ
チング周波数を可変させる効率変動判別手段とを備えて
いるので、前周期と現周期との効率の変化を判断し、効
率が良くなるようにスイッチング素子のスイッチング周
波数を変化させ、つまりは常に最も効率の良くなるよう
にスイッチング素子のスイッチング周波数を変化させ、
いかなる負荷状態であっても、最も効率の良い状態で動
作させることができる。
【図１】本発明の一実施例の回路図である。
【図２】同上の動作説明図である。
【図３】スイッチング素子のスイッチング周波数とチョ
ッパ回路の効率との関係を示す説明図である。
ッパ回路の効率との関係を示す説明図である。
【図４】別のチョッパ回路を主回路として備える場合の
回路図である。
回路図である。
【図５】他の実施例の回路図である。
【図６】従来例の回路図である。
【図７】放電灯の特性図である。
【図８】スイッチング素子のスイッチング周波数とチョ
ッパ回路の電力損失との関係を示す説明図である。
ッパ回路の電力損失との関係を示す説明図である。
【図９】電力損失を少なくしたチョッパ回路の動作を示
す説明図である。
す説明図である。
【図１０】周波数を変化させた場合の入力電流の波形図
である。
である。
【図１１】スイッチング周波数と実効値との関係を示す
説明図である。
説明図である。
１ チョッパ回路 １’フライバック回路 ５1 ，５2 検出回路 ６1 ，６2 乗算器 ７1 ，７3 ，９1 ，９2 積分回路 ８ 割算器 １０ 発振器 １１ 分周回路 １２ 三角波発生器 １３ 論理演算部 ＣＰ1 〜ＣＰ3 コンパレータ Ｑ1 スイッチング素子
Claims (1)
- 【請求項１】 スイッチング素子のスイッチングにより
直流電力変換を行う電源回路と、この電源回路の出力電
圧を検出する出力電圧検出手段と、出力電圧検出手段の
出力に基づいてスイッチング素子のオンデューティを制
御して出力電圧を一定に保つ第１の制御手段と、スイッ
チング素子のスイッチング周波数を制御すると共にスイ
ッチング周波数を可変制御自在な第２の制御手段と、電
源回路の入力電力を検出する入力電力検出手段と、電源
回路の出力電力を検出する出力電力検出手段と、夫々の
検出回路で検出された入出力電力からスイッチング素子
のスイッチング周期の数倍からなる周期毎に効率を演算
する効率演算手段と、上記効率演算手段で演算された効
率を上記周期の２倍期間記憶すると共に夫々の記憶期間
が上記周期に相当する期間ずらされた２個の記憶手段
と、夫々の記憶手段の記憶結果を効率演算手段の効率演
算期間に同期して比較して効率の変動を判別すると共
に、判別結果に応じて第２の制御手段で効率が良くなる
ようにスイッチング素子のスイッチング周波数を可変さ
せる効率変動判別手段とを備えて成ることを特徴とする
電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8833793A JPH06303767A (ja) | 1993-04-15 | 1993-04-15 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8833793A JPH06303767A (ja) | 1993-04-15 | 1993-04-15 | 電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06303767A true JPH06303767A (ja) | 1994-10-28 |
Family
ID=13940059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8833793A Withdrawn JPH06303767A (ja) | 1993-04-15 | 1993-04-15 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06303767A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318927A (ja) * | 2006-05-26 | 2007-12-06 | Nec Computertechno Ltd | 電源装置、該電源装置に用いられる回路保護方法 |
| WO2009096424A1 (ja) * | 2008-01-28 | 2009-08-06 | Panasonic Electric Works Co., Ltd. | 高圧放電灯点灯装置及びこれを用いた照明器具 |
| JP2010246234A (ja) * | 2009-04-03 | 2010-10-28 | Mitsubishi Electric Corp | 車載用電源装置 |
| JP2011097682A (ja) * | 2009-10-27 | 2011-05-12 | Panasonic Electric Works Co Ltd | 電源装置、照明装置、及び、電力計測システム |
| WO2012160588A1 (ja) * | 2011-05-20 | 2012-11-29 | パナソニック株式会社 | スイッチング電源装置及び半導体装置 |
| JP2021141714A (ja) * | 2020-03-05 | 2021-09-16 | ローム株式会社 | 駆動周波数制御方法、電源制御装置 |
| JP2023118182A (ja) * | 2022-02-15 | 2023-08-25 | 三菱重工業株式会社 | 制御装置、制御システムおよび制御方法 |
-
1993
- 1993-04-15 JP JP8833793A patent/JPH06303767A/ja not_active Withdrawn
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007318927A (ja) * | 2006-05-26 | 2007-12-06 | Nec Computertechno Ltd | 電源装置、該電源装置に用いられる回路保護方法 |
| WO2009096424A1 (ja) * | 2008-01-28 | 2009-08-06 | Panasonic Electric Works Co., Ltd. | 高圧放電灯点灯装置及びこれを用いた照明器具 |
| CN102318445A (zh) * | 2008-01-28 | 2012-01-11 | 松下电工株式会社 | 高压放电灯照明设备及使用该设备的照明器材 |
| US8228006B2 (en) | 2008-01-28 | 2012-07-24 | Panasonic Corporation | High pressure discharge lamp lighting device and lighting fixture using the same |
| JP2010246234A (ja) * | 2009-04-03 | 2010-10-28 | Mitsubishi Electric Corp | 車載用電源装置 |
| JP2011097682A (ja) * | 2009-10-27 | 2011-05-12 | Panasonic Electric Works Co Ltd | 電源装置、照明装置、及び、電力計測システム |
| WO2012160588A1 (ja) * | 2011-05-20 | 2012-11-29 | パナソニック株式会社 | スイッチング電源装置及び半導体装置 |
| US9024613B2 (en) | 2011-05-20 | 2015-05-05 | Panasonic Corporation | Switching power supply apparatus and semiconductor device |
| JP2021141714A (ja) * | 2020-03-05 | 2021-09-16 | ローム株式会社 | 駆動周波数制御方法、電源制御装置 |
| JP2023118182A (ja) * | 2022-02-15 | 2023-08-25 | 三菱重工業株式会社 | 制御装置、制御システムおよび制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6702010B2 (ja) | スイッチング電源装置 | |
| JP2006288156A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3687528B2 (ja) | 電源装置及び放電灯点灯装置 | |
| US7129650B2 (en) | Lighting apparatus for high intensity discharge lamp | |
| JPH06303767A (ja) | 電源装置 | |
| JP2013070509A (ja) | 電源装置及び発光素子駆動装置 | |
| JP6880865B2 (ja) | Ａｃ／ｄｃコンバータの制御回路 | |
| JP2010165546A (ja) | 点灯装置及び照明器具 | |
| JPH0564432A (ja) | 電源装置 | |
| JP3951608B2 (ja) | 放電灯点灯装置 | |
| US20100270932A1 (en) | Fault detection and shutdown control circuits and methods for electronic ballasts | |
| JPH07123706A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP2003031395A (ja) | 放電灯点灯装置 | |
| JP4702497B1 (ja) | 多出力スイッチング電源装置 | |
| JP2004040965A (ja) | 電源装置 | |
| JP4721937B2 (ja) | 放電灯点灯装置 | |
| JPH0750633B2 (ja) | 放電灯点灯装置 | |
| JPH06292357A (ja) | 電源装置 | |
| JPH06310288A (ja) | 放電ランプ点灯装置 | |
| JPH09266673A (ja) | 直流電源装置 | |
| JPH0678553A (ja) | インバータ装置 | |
| JP3279202B2 (ja) | 放電灯点灯回路 | |
| JP2801953B2 (ja) | 放電灯点灯装置 | |
| CN119853463A (zh) | 半导体装置、电流谐振型电源及其控制方法 | |
| JPH099646A (ja) | 高周波発生装置、放電灯点灯装置および照明装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |