JPH06308167A - 実効値等の測定装置 - Google Patents
実効値等の測定装置Info
- Publication number
- JPH06308167A JPH06308167A JP20838093A JP20838093A JPH06308167A JP H06308167 A JPH06308167 A JP H06308167A JP 20838093 A JP20838093 A JP 20838093A JP 20838093 A JP20838093 A JP 20838093A JP H06308167 A JPH06308167 A JP H06308167A
- Authority
- JP
- Japan
- Prior art keywords
- effective value
- cycle
- data
- input signal
- digital data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 入力波形のすべてのサイクルについて、その
１サイクルごとに実効値等を測定すること。 【構成】 被測定入力信号を波形整形回路１２で矩形波
に波形整形し、ＰＬＬ回路１４よりその矩形波に同期す
るそのＮ倍の周波数のサンプリングクロックを発生さ
せ、同クロック信号に基づいて被測定入力信号からその
データをサンプリング１３するとともにＡ／Ｄ変換１５
し、ＤＳＰ１６で被測定入力信号の１サイクル分のディ
ジタルデータから実効値を演算するにあたって、同ディ
ジタルデータがＡ／Ｄ変換１５されるごとに順次そのデ
ータを積和するとともに、その１サイクル終了後の次の
１サイクル中に同積和値から実効値を求め、その実効値
をディスプレイなどの表示手段に表示する。
１サイクルごとに実効値等を測定すること。 【構成】 被測定入力信号を波形整形回路１２で矩形波
に波形整形し、ＰＬＬ回路１４よりその矩形波に同期す
るそのＮ倍の周波数のサンプリングクロックを発生さ
せ、同クロック信号に基づいて被測定入力信号からその
データをサンプリング１３するとともにＡ／Ｄ変換１５
し、ＤＳＰ１６で被測定入力信号の１サイクル分のディ
ジタルデータから実効値を演算するにあたって、同ディ
ジタルデータがＡ／Ｄ変換１５されるごとに順次そのデ
ータを積和するとともに、その１サイクル終了後の次の
１サイクル中に同積和値から実効値を求め、その実効値
をディスプレイなどの表示手段に表示する。
Description
【０００１】
【産業上の利用分野】この発明は、電流、電圧の平均値
や実効値、さらには電力の各パラメータ等を測定する測
定装置に関し、さらに詳しく言えば、１サイクルごとの
実効値等を連続的に測定し得るようにした実効値等の測
定装置に関するものである。
や実効値、さらには電力の各パラメータ等を測定する測
定装置に関し、さらに詳しく言えば、１サイクルごとの
実効値等を連続的に測定し得るようにした実効値等の測
定装置に関するものである。
【０００２】
【従来の技術】例えば、電流、電圧の実効値を測定する
には、まず、入力波形を所定のサンプリングクロックに
したがってサンプリングし、その入力波形の１サイクル
分（もしくは数サイクル分）のデータを得、その後、一
時的にサンプリングを中断して実効値演算を行ない、実
効値を得るようにしている。
には、まず、入力波形を所定のサンプリングクロックに
したがってサンプリングし、その入力波形の１サイクル
分（もしくは数サイクル分）のデータを得、その後、一
時的にサンプリングを中断して実効値演算を行ない、実
効値を得るようにしている。
【０００３】また、別の方法としては、入力波形を一旦
装置内のストレージメモリに取り込み、しかる後、実効
値演算などの処理を行なうようにしている。
装置内のストレージメモリに取り込み、しかる後、実効
値演算などの処理を行なうようにしている。
【０００４】
【発明が解決しようとする課題】上記の方法において、
入力波形の数サイクル分を演算するものに関しては、平
均化処理を行なうため精度の高い実効値が得られ、ま
た、データをストレージメモリに格納する場合には演算
処理方法に自由度があるという点では評価できるが、い
ずれにしても得られる実効値は数サイクル飛びの値であ
り、各サイクルごとの実効値を連続的に得ることはでき
なかった。
入力波形の数サイクル分を演算するものに関しては、平
均化処理を行なうため精度の高い実効値が得られ、ま
た、データをストレージメモリに格納する場合には演算
処理方法に自由度があるという点では評価できるが、い
ずれにしても得られる実効値は数サイクル飛びの値であ
り、各サイクルごとの実効値を連続的に得ることはでき
なかった。
【０００５】また、ストレージメモリを使用するにして
も、その記憶容量は有限であるため連続的に演算結果を
追うのには自ずと限界がある。
も、その記憶容量は有限であるため連続的に演算結果を
追うのには自ずと限界がある。
【０００６】
【発明を解決するための手段】この発明は上記従来の事
情に鑑みなされたもので、請求項１における構成上の特
徴は、被測定入力信号を矩形波に波形整形する波形整形
回路と、同波形整形回路より出力される矩形波に同期し
てそのＮ倍の周波数のサンプリングクロックを発生する
ＰＬＬ回路と、同サンプリングクロックに基づいて上記
被測定入力信号からそのデータをサンプリングするサン
プリング手段および同データをディジタルデータに変換
するＡ／Ｄ変換手段と、同Ａ／Ｄ変換手段から出力され
るディジタルデータに所定の演算を施す演算処理手段
と、その演算値を表示する表示手段とを備え、上記演算
処理手段は、上記被測定入力信号の１サイクル分のディ
ジタルデータから実効値を演算するにあたって、同ディ
ジタルデータが上記Ａ／Ｄ変換手段にて変換されるごと
に順次そのデータを積和するとともに、その１サイクル
終了後の次の１サイクル中同積和値から実効値を求め、
その実効値を上記表示手段に表示するようにしたことに
ある。
情に鑑みなされたもので、請求項１における構成上の特
徴は、被測定入力信号を矩形波に波形整形する波形整形
回路と、同波形整形回路より出力される矩形波に同期し
てそのＮ倍の周波数のサンプリングクロックを発生する
ＰＬＬ回路と、同サンプリングクロックに基づいて上記
被測定入力信号からそのデータをサンプリングするサン
プリング手段および同データをディジタルデータに変換
するＡ／Ｄ変換手段と、同Ａ／Ｄ変換手段から出力され
るディジタルデータに所定の演算を施す演算処理手段
と、その演算値を表示する表示手段とを備え、上記演算
処理手段は、上記被測定入力信号の１サイクル分のディ
ジタルデータから実効値を演算するにあたって、同ディ
ジタルデータが上記Ａ／Ｄ変換手段にて変換されるごと
に順次そのデータを積和するとともに、その１サイクル
終了後の次の１サイクル中同積和値から実効値を求め、
その実効値を上記表示手段に表示するようにしたことに
ある。
【０００７】この場合、請求項２に記載のように、上記
演算処理手段に、上記実効値の変動波形にＦＦＴ処理を
行なう演算処理機能を持たせることが好ましい。
演算処理手段に、上記実効値の変動波形にＦＦＴ処理を
行なう演算処理機能を持たせることが好ましい。
【０００８】また、請求項３においては、被測定入力信
号を矩形波に波形整形する波形整形回路と、同波形整形
回路より出力される矩形波に同期してそのＮ倍の周波数
のサンプリングクロックを発生するＰＬＬ回路と、同サ
ンプリングクロックに基づいて上記被測定入力信号から
そのデータをサンプリングするサンプリング手段および
同データをディジタルデータに変換するＡ／Ｄ変換手段
と、上記被測定入力信号のレベルと上記Ａ／Ｄ変換手段
の許容入力範囲とを比較してピークオーバーを検出する
ピークオーバー検出回路と、上記Ａ／Ｄ変換手段から出
力されるディジタルデータに所定の演算を施す演算処理
手段と、その演算値を記憶するメモリと、同演算値を表
示する表示手段とを備え、上記演算処理手段は、上記被
測定入力信号の１サイクル分のディジタルデータから実
効値を演算するにあたって、同ディジタルデータが上記
Ａ／Ｄ変換手段にて変換されるごとに順次そのデータを
積和し、その１サイクル終了後の次の１サイクル中に同
積和値から実効値を求め、その実効値を上記ピークオー
バー検出回路より得られるピークオーバー有無信号とと
もに上記表示手段に表示し、かつ、同実効値をそのピー
クオーバー有無信号とともに上記メモリに格納するよう
にしたことを特徴としている。
号を矩形波に波形整形する波形整形回路と、同波形整形
回路より出力される矩形波に同期してそのＮ倍の周波数
のサンプリングクロックを発生するＰＬＬ回路と、同サ
ンプリングクロックに基づいて上記被測定入力信号から
そのデータをサンプリングするサンプリング手段および
同データをディジタルデータに変換するＡ／Ｄ変換手段
と、上記被測定入力信号のレベルと上記Ａ／Ｄ変換手段
の許容入力範囲とを比較してピークオーバーを検出する
ピークオーバー検出回路と、上記Ａ／Ｄ変換手段から出
力されるディジタルデータに所定の演算を施す演算処理
手段と、その演算値を記憶するメモリと、同演算値を表
示する表示手段とを備え、上記演算処理手段は、上記被
測定入力信号の１サイクル分のディジタルデータから実
効値を演算するにあたって、同ディジタルデータが上記
Ａ／Ｄ変換手段にて変換されるごとに順次そのデータを
積和し、その１サイクル終了後の次の１サイクル中に同
積和値から実効値を求め、その実効値を上記ピークオー
バー検出回路より得られるピークオーバー有無信号とと
もに上記表示手段に表示し、かつ、同実効値をそのピー
クオーバー有無信号とともに上記メモリに格納するよう
にしたことを特徴としている。
【０００９】さらに、請求項４においては、被測定入力
信号を矩形波に波形整形する波形整形回路と、上記被測
定入力信号の１サイクル間の基準クロックを計数する周
期測定回路と、上記波形整形回路より出力される矩形波
に同期してそのＮ倍の周波数のサンプリングクロックを
発生するＰＬＬ回路と、同サンプリングクロックに基づ
いて上記被測定入力信号からそのデータをサンプリング
するサンプリング手段および同データをディジタルデー
タに変換するＡ／Ｄ変換手段と、同Ａ／Ｄ変換手段から
出力されるディジタルデータに所定の演算を施す演算処
理手段と、その演算値を記憶するメモリと、同演算値を
表示する表示手段とを備え、上記演算処理手段は、上記
被測定入力信号の１サイクル分のディジタルデータから
実効値を演算し、その演算値を上記周期測定回路にて計
数されたその１サイクル分のクロック数とともに上記メ
モリに記憶させるようにしたことを特徴としている。
信号を矩形波に波形整形する波形整形回路と、上記被測
定入力信号の１サイクル間の基準クロックを計数する周
期測定回路と、上記波形整形回路より出力される矩形波
に同期してそのＮ倍の周波数のサンプリングクロックを
発生するＰＬＬ回路と、同サンプリングクロックに基づ
いて上記被測定入力信号からそのデータをサンプリング
するサンプリング手段および同データをディジタルデー
タに変換するＡ／Ｄ変換手段と、同Ａ／Ｄ変換手段から
出力されるディジタルデータに所定の演算を施す演算処
理手段と、その演算値を記憶するメモリと、同演算値を
表示する表示手段とを備え、上記演算処理手段は、上記
被測定入力信号の１サイクル分のディジタルデータから
実効値を演算し、その演算値を上記周期測定回路にて計
数されたその１サイクル分のクロック数とともに上記メ
モリに記憶させるようにしたことを特徴としている。
【００１０】
【作用】請求項１によれば、１サイクルにサンプリング
されるデータがｎ個であるとすると、その各データＶ１
〜Ｖｎは演算処理手段によってそのサンプリングの都度
順次積和されるため、１サイクル終了時には、（Ｖ１２
＋Ｖ２２…Ｖｎ２）なる積和値が得られる。
されるデータがｎ個であるとすると、その各データＶ１
〜Ｖｎは演算処理手段によってそのサンプリングの都度
順次積和されるため、１サイクル終了時には、（Ｖ１２
＋Ｖ２２…Ｖｎ２）なる積和値が得られる。
【００１１】そして、次の１サイクル中において、 ｛（Ｖ１２＋Ｖ２２…Ｖｎ２）／ｎ｝１／２ なる演算により実効値が求められ、その値が表示が表示
手段に表示される。これが各サイクルにおいて行なわれ
る。
手段に表示される。これが各サイクルにおいて行なわれ
る。
【００１２】請求項３によれば、その各積和データがピ
ークオーバー有無情報とともにメモリに格納される。ま
た、請求項４によれば、実効値とともにその１サイクル
間に計数されたクロック数が記憶されることになる。
ークオーバー有無情報とともにメモリに格納される。ま
た、請求項４によれば、実効値とともにその１サイクル
間に計数されたクロック数が記憶されることになる。
【００１３】
【実施例】図１には、この発明による実効値等の測定装
置の一実施例に係るブロック線図が示されている。これ
によると、同測定装置は入力回路１１を介して入力され
る電圧などの入力波形を矩形波に波形整形する波形整形
回路１２と、同入力波形のデータをサンプリングするサ
ンプルホールド回路１３とを備えている。
置の一実施例に係るブロック線図が示されている。これ
によると、同測定装置は入力回路１１を介して入力され
る電圧などの入力波形を矩形波に波形整形する波形整形
回路１２と、同入力波形のデータをサンプリングするサ
ンプルホールド回路１３とを備えている。
【００１４】波形整形回路１２は例えばゼロクロスコン
パレータからなり、ここで矩形波に整形された入力波形
は次段のＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏ
ｐ）回路１４に入力される。
パレータからなり、ここで矩形波に整形された入力波形
は次段のＰＬＬ（Ｐｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏ
ｐ）回路１４に入力される。
【００１５】このＰＬＬ回路１４は同入力波形を受け
て、それと同期したＮ倍の周波数のサンプリングクロッ
クを生成し、同クロック信号をサンプルホールド回路１
３に与える。この実施例においては、サンプリングクロ
ックの周波数は入力波形の５１２倍とされている。
て、それと同期したＮ倍の周波数のサンプリングクロッ
クを生成し、同クロック信号をサンプルホールド回路１
３に与える。この実施例においては、サンプリングクロ
ックの周波数は入力波形の５１２倍とされている。
【００１６】したがって、入力波形はサンプルホールド
回路１３において、その１サイクルから５１２ポイント
のデータがサンプリングされ、同データは次段のＡ／Ｄ
変換回路１５にてディジタルデータに変換された後、Ｄ
ＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓ
ｅｒ；ディジタル信号処理手段）１６に供給される。
回路１３において、その１サイクルから５１２ポイント
のデータがサンプリングされ、同データは次段のＡ／Ｄ
変換回路１５にてディジタルデータに変換された後、Ｄ
ＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓ
ｅｒ；ディジタル信号処理手段）１６に供給される。
【００１７】ＤＳＰ１６はこのディジタルデータを受け
て各データごとに積和を演算し、それから実効値を求め
る。図２を参照して入力波形が電圧の場合について説明
する。この実施例では、１サイクルから５１２個のデー
タがサンプリングされ、Ａ／Ｄ変換されるが、ＤＳＰ１
６は各データｖｎがサンプリングされるごとに次の演算
処理を行なう。
て各データごとに積和を演算し、それから実効値を求め
る。図２を参照して入力波形が電圧の場合について説明
する。この実施例では、１サイクルから５１２個のデー
タがサンプリングされ、Ａ／Ｄ変換されるが、ＤＳＰ１
６は各データｖｎがサンプリングされるごとに次の演算
処理を行なう。
【００１８】 そして、この１サイクルが終了すると、ＤＳＰ１６は次
のサイクルについても各５１２個のデータについて同様
な積和演算を行なうが、その演算処理の余裕時間内に前
のサイクルで求めた積和値から実効値を演算する。すな
わち、（Ｖ５１２／５１２）１／２なる演算により実効
値が求められ、その値がメモリ２０に格納されるととも
に、例えばＤ／Ａ変換回路１７を介して出力回路１８に
アナログ出力されたり、もしくはＣＰＵ（中央演算処理
手段）１９により例えばディスプレイなどに表示され
る。
のサイクルについても各５１２個のデータについて同様
な積和演算を行なうが、その演算処理の余裕時間内に前
のサイクルで求めた積和値から実効値を演算する。すな
わち、（Ｖ５１２／５１２）１／２なる演算により実効
値が求められ、その値がメモリ２０に格納されるととも
に、例えばＤ／Ａ変換回路１７を介して出力回路１８に
アナログ出力されたり、もしくはＣＰＵ（中央演算処理
手段）１９により例えばディスプレイなどに表示され
る。
【００１９】入力波形が電流の場合にも同様に、ＤＳＰ
１６は各データｉｎがサンプリングされるごとに、 なる演算を行ない、そして次のサイクルの余裕時間内
に、 （Ｉ５１２／５１２）１／２ なる演算によりその実効値が求められ、ディスプレイな
どに表示される。
１６は各データｉｎがサンプリングされるごとに、 なる演算を行ない、そして次のサイクルの余裕時間内
に、 （Ｉ５１２／５１２）１／２ なる演算によりその実効値が求められ、ディスプレイな
どに表示される。
【００２０】また、有効電力を求める場合には、入力回
路１１からＡ／Ｄ変換回路１５までの回路がもう１つ用
意され、各入力波形の１サイクルについて、そのデータ
サンプリングごとに各電圧データｖｎと各電流データｉ
ｎの積和が演算される。すなわち、 なる積和を演算し、そして次のサイクルの余裕時間内
に、 Ｗ５１２／５１２ により有効電力が求められ、かつ、ディスプレイなどに
表示される。
路１１からＡ／Ｄ変換回路１５までの回路がもう１つ用
意され、各入力波形の１サイクルについて、そのデータ
サンプリングごとに各電圧データｖｎと各電流データｉ
ｎの積和が演算される。すなわち、 なる積和を演算し、そして次のサイクルの余裕時間内
に、 Ｗ５１２／５１２ により有効電力が求められ、かつ、ディスプレイなどに
表示される。
【００２１】このようにして、入力波形のすべてのサイ
クルについて、その１サイクルごとに実効値が更新され
る。なお、ＣＰＵ１９はＤＳＰ１６と並列的に動作し、
ＤＳＰ１６と共有のメモリ２０から実効値データを読み
出してディスプレイへの表示や記録などの処理を行な
う。
クルについて、その１サイクルごとに実効値が更新され
る。なお、ＣＰＵ１９はＤＳＰ１６と並列的に動作し、
ＤＳＰ１６と共有のメモリ２０から実効値データを読み
出してディスプレイへの表示や記録などの処理を行な
う。
【００２２】また、この実施例において、ＤＳＰ１６は
上記の実効値演算に加えて実効値変動波形のＦＦＴ（高
速フーリエ変換）処理を行なうようになっている。すな
わち、実効値演算を行なった結果は何らかの周期性があ
り、例えば図３（ａ）に示されているような実効値変動
波形と言うことができる。
上記の実効値演算に加えて実効値変動波形のＦＦＴ（高
速フーリエ変換）処理を行なうようになっている。すな
わち、実効値演算を行なった結果は何らかの周期性があ
り、例えば図３（ａ）に示されているような実効値変動
波形と言うことができる。
【００２３】したがって、この実効値変動波形にＦＦＴ
処理を行なうことにより、同図の（ｂ）に示されている
ように、各次数ごとの高調波成分を検出することができ
る。
処理を行なうことにより、同図の（ｂ）に示されている
ように、各次数ごとの高調波成分を検出することができ
る。
【００２４】なおこの装置によれば、上記実施例のほか
にその電圧、電流、電力のデータを用いて、さらに皮相
電力、無効電力および力率なども算出することができ
る。
にその電圧、電流、電力のデータを用いて、さらに皮相
電力、無効電力および力率なども算出することができ
る。
【００２５】図４には、この発明の別の実施例が示され
ている。この実施例においては、図１の回路構成に加え
て、入力回路１１を介して入力される入力信号のピーク
オーバーを検出するピークオーバー検出回路２１が設け
られている。
ている。この実施例においては、図１の回路構成に加え
て、入力回路１１を介して入力される入力信号のピーク
オーバーを検出するピークオーバー検出回路２１が設け
られている。
【００２６】すなわち、図５に示されているように、こ
のピークオーバー検出回路２１は入力信号のレベルを監
視し、その入力レベルがＡ／Ｄ変換回路１５の許容入力
範囲を越えると、それをピークオーバーとして検出す
る。
のピークオーバー検出回路２１は入力信号のレベルを監
視し、その入力レベルがＡ／Ｄ変換回路１５の許容入力
範囲を越えると、それをピークオーバーとして検出す
る。
【００２７】この実施例では、同ピークオーバー検出信
号はＤＳＰ１６に入力され、図６に模式的に示されてい
るように、その実効値Ｖ１，Ｖ２…とともに、メモリ２
０に書き込まれ、また、ピークオーバーの有無がその実
効値とともに表示される。なお、ピークオーバー検出信
号をメモリ２０に供給するようにしても良い。
号はＤＳＰ１６に入力され、図６に模式的に示されてい
るように、その実効値Ｖ１，Ｖ２…とともに、メモリ２
０に書き込まれ、また、ピークオーバーの有無がその実
効値とともに表示される。なお、ピークオーバー検出信
号をメモリ２０に供給するようにしても良い。
【００２８】このように、１波形ごとに実効値演算や電
力演算などの演算処理を行なうとともに、その１波形ご
とのピークオーバーの有無をメモリに記憶させるように
したことにより、事後においてもその演算値にピークオ
ーバー信号が含まれているか、などを調べることができ
る。
力演算などの演算処理を行なうとともに、その１波形ご
とのピークオーバーの有無をメモリに記憶させるように
したことにより、事後においてもその演算値にピークオ
ーバー信号が含まれているか、などを調べることができ
る。
【００２９】ところで、入力信号の周期が一定の場合に
は、実効値演算や電力演算などがその波形単位で精度よ
く行なうことができるが、例えば図７に示されているよ
うに、入力信号の周期が変動するような場合、メモリ２
０に記憶した実効演算値を用いて例えば積算値を求める
には、その時間データ（波形の周期）が必要となる。
は、実効値演算や電力演算などがその波形単位で精度よ
く行なうことができるが、例えば図７に示されているよ
うに、入力信号の周期が変動するような場合、メモリ２
０に記憶した実効演算値を用いて例えば積算値を求める
には、その時間データ（波形の周期）が必要となる。
【００３０】そのため、この発明においては図９に示さ
れているように、図１の回路構成に加えて、入力信号の
周期を測定する周期測定回路２２を備えている。図示さ
れていないが、同周期測定回路２２は基準クロック発生
手段を有し、波形整形回路１２から出力される矩形波を
受けてその１周期間、基準クロックを計数し、その計数
データ（周期）をＤＳＰ１６に供給する。
れているように、図１の回路構成に加えて、入力信号の
周期を測定する周期測定回路２２を備えている。図示さ
れていないが、同周期測定回路２２は基準クロック発生
手段を有し、波形整形回路１２から出力される矩形波を
受けてその１周期間、基準クロックを計数し、その計数
データ（周期）をＤＳＰ１６に供給する。
【００３１】これを受けて、ＤＳＰ１６は図８に示され
ているように、実効値や電力値などの演算値Ｖ１，Ｖ２
…とともに、その周期に対応する計数データＴ１，Ｔ２
…をメモリ２０に格納する。なお、周期測定回路２２の
計数データを直接メモリ２０に供給するようにしても良
い。また、この例では波形整形回路１２から出力される
矩形波により、入力信号の１周期をとらえるようにして
いるが、別の手段によっても良い。
ているように、実効値や電力値などの演算値Ｖ１，Ｖ２
…とともに、その周期に対応する計数データＴ１，Ｔ２
…をメモリ２０に格納する。なお、周期測定回路２２の
計数データを直接メモリ２０に供給するようにしても良
い。また、この例では波形整形回路１２から出力される
矩形波により、入力信号の１周期をとらえるようにして
いるが、別の手段によっても良い。
【００３２】したがって、これによればメモリ２０内の
演算値をＶ１，Ｖ２…を利用して演算を行なう場合、そ
れら演算値間の時間データを加味することができる。ま
た、演算波形の周波数が必要なときには、その計数デー
タから求めて利用することができる。なお、計数データ
に代えて、同計数データより算出される周波数をメモリ
２０に格納しても良いことはもちろんである。いずれに
しても、上記のように１周期ずつ計数データもしくは周
波数をメモリ２０に格納することにより、例えば２点間
の時間を算出するときの誤差の蓄積を防ぐことが可能と
なる。
演算値をＶ１，Ｖ２…を利用して演算を行なう場合、そ
れら演算値間の時間データを加味することができる。ま
た、演算波形の周波数が必要なときには、その計数デー
タから求めて利用することができる。なお、計数データ
に代えて、同計数データより算出される周波数をメモリ
２０に格納しても良いことはもちろんである。いずれに
しても、上記のように１周期ずつ計数データもしくは周
波数をメモリ２０に格納することにより、例えば２点間
の時間を算出するときの誤差の蓄積を防ぐことが可能と
なる。
【００３３】
【発明の効果】以上説明したように、この発明によれ
ば、入力波形の１サイクルについてのデータがＡ／Ｄ変
換されるごとに順次そのデータを積和するとともに、そ
の１サイクル終了後の次の１サイクル中に同積和値から
実効値を求め、その実効値をディスプレイなどの表示手
段に表示するようにしたことにより、入力波形のすべて
のサイクルについて、その１サイクルごとに実効値を測
定することができるとともに、必要に応じてそれらのデ
ータを利用して各種の測定値を求めることが可能とな
る。
ば、入力波形の１サイクルについてのデータがＡ／Ｄ変
換されるごとに順次そのデータを積和するとともに、そ
の１サイクル終了後の次の１サイクル中に同積和値から
実効値を求め、その実効値をディスプレイなどの表示手
段に表示するようにしたことにより、入力波形のすべて
のサイクルについて、その１サイクルごとに実効値を測
定することができるとともに、必要に応じてそれらのデ
ータを利用して各種の測定値を求めることが可能とな
る。
【００３４】また、その実効値などの演算値とともに、
その１周期内のピークオーバーの有無を表示し、かつ、
メモリに格納することにより、より信頼性の高い測定を
行なうことができる。
その１周期内のピークオーバーの有無を表示し、かつ、
メモリに格納することにより、より信頼性の高い測定を
行なうことができる。
【００３５】同様に、実効値などの演算値とともに、そ
の１周期における基準クロックの計数データもしくは周
波数値などをメモリに格納するようにしたことにより、
例えば演算値などを積算する場合に、その計数テータに
より時間を加味することができる。
の１周期における基準クロックの計数データもしくは周
波数値などをメモリに格納するようにしたことにより、
例えば演算値などを積算する場合に、その計数テータに
より時間を加味することができる。
【図１】この発明による実効値等の測定装置の一実施例
に係るブロック線図。
に係るブロック線図。
【図２】入力波形の１サイクルについてデータサンプリ
ング状態を示した説明図。
ング状態を示した説明図。
【図３】実効値演算を行なった結果得られる実効値変動
波形の一例を示した波形図および同波形をＦＦＴ処理し
て得られる高調波成分を示したグラフ。
波形の一例を示した波形図および同波形をＦＦＴ処理し
て得られる高調波成分を示したグラフ。
【図４】この発明の別の実施例を示したブロック線図。
【図５】ピークオーバーがある入力波形を示した波形
図。
図。
【図６】メモリに演算値とピークオーバー有無情報とを
格納した状態を示した模式図。
格納した状態を示した模式図。
【図７】周期変動がある入力波形を示した波形図。
【図８】メモリに演算値とクロック計数データとを格納
した状態を示した模式図。
した状態を示した模式図。
【図９】この発明の他の実施例を示したブロック線図。
１１ 入力回路 １２ 波形整形回路 １３ サンプルホールド回路 １４ ＰＬＬ回路 １５ Ａ／Ｄ変換回路 １６ ＤＳＰ １９ ＣＰＵ ２０ メモリ ２１ ピークオーバー検出回路 ２２ 周期測定回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保田 訓久 長野県上田市大字小泉字桜町81番地 日置 電機株式会社内 (72)発明者 半田 信久 長野県上田市大字小泉字桜町81番地 日置 電機株式会社内
Claims (4)
- 【請求項１】 被測定入力信号を矩形波に波形整形する
波形整形回路と、同波形整形回路より出力される矩形波
に同期してそのＮ倍の周波数のサンプリングクロックを
発生するＰＬＬ回路と、同サンプリングクロックに基づ
いて上記被測定入力信号からそのデータをサンプリング
するサンプリング手段および同データをディジタルデー
タに変換するＡ／Ｄ変換手段と、同Ａ／Ｄ変換手段から
出力されるディジタルデータに所定の演算を施す演算処
理手段と、その演算値を表示する表示手段とを備え、上
記演算処理手段は、上記被測定入力信号の１サイクル分
のディジタルデータから実効値を演算するにあたって、
同ディジタルデータが上記Ａ／Ｄ変換手段にて変換され
るごとに順次そのデータを積和するとともに、その１サ
イクル終了後の次の１サイクル中に同積和値から実効値
を求め、その実効値を上記表示手段に表示するようにし
たことを特徴とする実効値等の測定装置。 - 【請求項２】 上記演算処理手段は、上記実効値の変動
波形にＦＦＴ処理を行なうことを特徴とする請求項１に
記載の実効値等の測定装置。 - 【請求項３】 被測定入力信号を矩形波に波形整形する
波形整形回路と、同波形整形回路より出力される矩形波
に同期してそのＮ倍の周波数のサンプリングクロックを
発生するＰＬＬ回路と、同サンプリングクロックに基づ
いて上記被測定入力信号からそのデータをサンプリング
するサンプリング手段および同データをディジタルデー
タに変換するＡ／Ｄ変換手段と、上記被測定入力信号の
レベルと上記Ａ／Ｄ変換手段の許容入力範囲とを比較し
てピークオーバーを検出するピークオーバー検出回路
と、上記Ａ／Ｄ変換手段から出力されるディジタルデー
タに所定の演算を施す演算処理手段と、その演算値を記
憶するメモリと、同演算値を表示する表示手段とを備
え、上記演算処理手段は、上記被測定入力信号の１サイ
クル分のディジタルデータから実効値を演算するにあた
って、同ディジタルデータが上記Ａ／Ｄ変換手段にて変
換されるごとに順次そのデータを積和し、その１サイク
ル終了後の次の１サイクル中に同積和値から実効値を求
め、その実効値を上記ピークオーバー検出回路から得ら
れるピークオーバー有無信号とともに上記表示手段に表
示し、かつ、同実効値をそのピークオーバー有無信号と
ともに上記メモリに格納することを特徴とする実効値等
の測定装置。 - 【請求項４】 被測定入力信号を矩形波に波形整形する
波形整形回路と、上記被測定入力信号の１サイクル間の
基準クロックを計数する周期測定回路と、上記波形整形
回路より出力される矩形波に同期してそのＮ倍の周波数
のサンプリングクロックを発生するＰＬＬ回路と、同サ
ンプリングクロックに基づいて上記被測定入力信号から
そのデータをサンプリングするサンプリング手段および
同データをディジタルデータに変換するＡ／Ｄ変換手段
と、同Ａ／Ｄ変換手段から出力されるディジタルデータ
に所定の演算を施す演算処理手段と、その演算値を記憶
するメモリと、同演算値を表示する表示手段とを備え、
上記演算処理手段は、上記被測定入力信号の１サイクル
分のディジタルデータから実効値を演算し、その演算値
を上記周期測定回路にて計数されたその１サイクル分の
クロック数とともに上記メモリに記憶させるようにした
ことを特徴とする実効値等の測定装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20838093A JP3236710B2 (ja) | 1993-02-23 | 1993-07-30 | 実効値等の測定装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5772093 | 1993-02-23 | ||
| JP5-57720 | 1993-02-23 | ||
| JP20838093A JP3236710B2 (ja) | 1993-02-23 | 1993-07-30 | 実効値等の測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06308167A true JPH06308167A (ja) | 1994-11-04 |
| JP3236710B2 JP3236710B2 (ja) | 2001-12-10 |
Family
ID=26398783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20838093A Expired - Lifetime JP3236710B2 (ja) | 1993-02-23 | 1993-07-30 | 実効値等の測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3236710B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11202003A (ja) * | 1997-11-10 | 1999-07-30 | Fluke Corp | ｒｍｓコンバータ、電力線信号のｒｍｓ値を計算するための方法および電力線信号の高速ｒｍｓ測定を得るための測定計器 |
| JP2006098287A (ja) * | 2004-09-30 | 2006-04-13 | Yokogawa Electric Corp | 高調波成分測定装置 |
| JP2007232571A (ja) * | 2006-03-01 | 2007-09-13 | Hioki Ee Corp | 電圧等の実効値演算回路および測定器 |
| JP2008014811A (ja) * | 2006-07-06 | 2008-01-24 | Hioki Ee Corp | データ処理装置およびデータ処理方法 |
| JP2008058228A (ja) * | 2006-09-01 | 2008-03-13 | Yokogawa Electric Corp | 測定装置 |
| JP2008064493A (ja) * | 2006-09-05 | 2008-03-21 | Yokogawa Electric Corp | 測定装置 |
| CN102914687A (zh) * | 2012-11-05 | 2013-02-06 | 冶金自动化研究设计院 | 一种精确计算电压或电流有效值的方法 |
| JP2016075555A (ja) * | 2014-10-06 | 2016-05-12 | 日置電機株式会社 | 実効値測定方法およびその装置 |
-
1993
- 1993-07-30 JP JP20838093A patent/JP3236710B2/ja not_active Expired - Lifetime
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11202003A (ja) * | 1997-11-10 | 1999-07-30 | Fluke Corp | ｒｍｓコンバータ、電力線信号のｒｍｓ値を計算するための方法および電力線信号の高速ｒｍｓ測定を得るための測定計器 |
| JP2006098287A (ja) * | 2004-09-30 | 2006-04-13 | Yokogawa Electric Corp | 高調波成分測定装置 |
| JP2007232571A (ja) * | 2006-03-01 | 2007-09-13 | Hioki Ee Corp | 電圧等の実効値演算回路および測定器 |
| JP2008014811A (ja) * | 2006-07-06 | 2008-01-24 | Hioki Ee Corp | データ処理装置およびデータ処理方法 |
| JP2008058228A (ja) * | 2006-09-01 | 2008-03-13 | Yokogawa Electric Corp | 測定装置 |
| JP2008064493A (ja) * | 2006-09-05 | 2008-03-21 | Yokogawa Electric Corp | 測定装置 |
| CN102914687A (zh) * | 2012-11-05 | 2013-02-06 | 冶金自动化研究设计院 | 一种精确计算电压或电流有效值的方法 |
| JP2016075555A (ja) * | 2014-10-06 | 2016-05-12 | 日置電機株式会社 | 実効値測定方法およびその装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3236710B2 (ja) | 2001-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7779690B2 (en) | Vibrating wire sensor using spectral analysis | |
| JPS5934164A (ja) | 波形取込装置 | |
| KR890011206A (ko) | 샘플링 주파수 변환기 및 그 변환방법 | |
| JPH095362A (ja) | 波形検出方法およびその装置 | |
| JPH06308167A (ja) | 実効値等の測定装置 | |
| JP3230048B2 (ja) | 内部抵抗測定方法 | |
| JP2006220629A (ja) | 蓄電池の内部インピーダンス測定装置および蓄電池の内部インピーダンス測定方法 | |
| EP0194643A2 (en) | Correlation time-difference detector | |
| JP3284146B2 (ja) | 波形データ演算装置 | |
| JPH10160507A (ja) | ピーク検出装置 | |
| JPH1010163A (ja) | 実効値電圧測定装置 | |
| JP3464692B2 (ja) | 実効値測定装置 | |
| JPH0339270B2 (ja) | ||
| JPH06249892A (ja) | 波形データの演算方法 | |
| JP4455938B2 (ja) | 電圧測定装置 | |
| KR950004833B1 (ko) | 전력계의 역률 계측 방법 및 그 장치 | |
| JP2003098201A (ja) | クロック周波数解析装置 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JP2000055953A (ja) | 回路素子の測定装置 | |
| JP2004206367A (ja) | 電源瞬断検出方法および装置 | |
| JP2995769B2 (ja) | 電気的変量の測定方法 | |
| JP3507838B2 (ja) | 電力基本波位相検出装置 | |
| JPH07225250A (ja) | 位相検出装置 | |
| JPH039267A (ja) | 直流電流測定方法 | |
| JP2002022783A (ja) | 高調波特性測定方法及び高調波特性測定装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010822 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |