JPH06309178A - 割込処理コードによって割込みを処理するための方法およびコンピュータシステム - Google Patents
割込処理コードによって割込みを処理するための方法およびコンピュータシステムInfo
- Publication number
- JPH06309178A JPH06309178A JP6082894A JP8289494A JPH06309178A JP H06309178 A JPH06309178 A JP H06309178A JP 6082894 A JP6082894 A JP 6082894A JP 8289494 A JP8289494 A JP 8289494A JP H06309178 A JPH06309178 A JP H06309178A
- Authority
- JP
- Japan
- Prior art keywords
- registers
- interrupt
- code
- register
- interruption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
- G06F9/30123—Organisation of register space, e.g. banked or distributed register file according to context, e.g. thread buffers
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/30101—Special purpose registers
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/461—Saving or restoring of program or task context
- G06F9/462—Saving or restoring of program or task context with multiple register sets
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【目的】 割込処理の割込み待ち時間とレジスタ復元時
間とを短縮する。 【構成】 割込みを不能化して実行される割込ハンドラ
による割込処理を高速にするため、コンピュータシステ
ム１１０内の１以上のプロセッサレジスタを、割込みを
不能化して実行されるソフトウエアの専用にするための
予備とする。高水準言語によって割込処理コードを書く
ことができ、コンパイラの生成するコードが非予備レジ
スタ１４４．２を用いるならば、これらは割込処理コー
ドの呼び出し前に割込ハンドラによって予備のレジスタ
１４４．１の中に退避される。割込処理コードの実行
後、割込ハンドラは予備のレジスタから非予備レジスタ
を復元する。非予備レジスタをメモリではなく予備のレ
ジスタの中に退避することで割込処理のスピードが向上
する。
間とを短縮する。 【構成】 割込みを不能化して実行される割込ハンドラ
による割込処理を高速にするため、コンピュータシステ
ム１１０内の１以上のプロセッサレジスタを、割込みを
不能化して実行されるソフトウエアの専用にするための
予備とする。高水準言語によって割込処理コードを書く
ことができ、コンパイラの生成するコードが非予備レジ
スタ１４４．２を用いるならば、これらは割込処理コー
ドの呼び出し前に割込ハンドラによって予備のレジスタ
１４４．１の中に退避される。割込処理コードの実行
後、割込ハンドラは予備のレジスタから非予備レジスタ
を復元する。非予備レジスタをメモリではなく予備のレ
ジスタの中に退避することで割込処理のスピードが向上
する。
Description
【０００１】この特許文書の開示の一部は、著作権保護
の対象となっている資料を含む。著作権所有者は、それ
が特許商標庁の特許のファイルまたは記録に掲載されて
いるとおりのものである限りは、何者によってであろう
と特許文書または特許の開示をコピーで再現されること
には全く異存はないが、他の場合には一切の著作権を留
保する。
の対象となっている資料を含む。著作権所有者は、それ
が特許商標庁の特許のファイルまたは記録に掲載されて
いるとおりのものである限りは、何者によってであろう
と特許文書または特許の開示をコピーで再現されること
には全く異存はないが、他の場合には一切の著作権を留
保する。
【０００２】
【発明の分野】この発明はコンピュータシステムに関
し、より特定的にはコンピュータシステム内における割
込処理に関する。
し、より特定的にはコンピュータシステム内における割
込処理に関する。
【０００３】
【関連技術の説明】典型的なコンピュータシステムは、
コンピュータメモリ内に記憶されるソフトウエアを実行
するプロセッサを含む。割込みが起こると、そのプロセ
ッサは割込ハンドラと呼ばれるソフトウエアを実行す
る。割込みが起こった際には通常、コンピュータシステ
ムのハードウエアおよび／または割込ハンドラが、割込
ハンドラによって破壊されてしまう可能性のあるプロセ
ッサレジスタを退避する。なぜならこれらのレジスタは
被割込プログラムにとって必要かもしれないからであ
る。汎用レジスタ、すなわち算術演算／または論理演算
によって直接変更され得るレジスタは、メモリ内に退避
される。
コンピュータメモリ内に記憶されるソフトウエアを実行
するプロセッサを含む。割込みが起こると、そのプロセ
ッサは割込ハンドラと呼ばれるソフトウエアを実行す
る。割込みが起こった際には通常、コンピュータシステ
ムのハードウエアおよび／または割込ハンドラが、割込
ハンドラによって破壊されてしまう可能性のあるプロセ
ッサレジスタを退避する。なぜならこれらのレジスタは
被割込プログラムにとって必要かもしれないからであ
る。汎用レジスタ、すなわち算術演算／または論理演算
によって直接変更され得るレジスタは、メモリ内に退避
される。
【０００４】被割込プログラムに戻る前に、割込ハンド
ラおよび／またはシステムハードウエアは、退避されて
いたレジスタを復元する。
ラおよび／またはシステムハードウエアは、退避されて
いたレジスタを復元する。
【０００５】レジスタの退避により、割込みの待ち時間
が増大する。この割込みの待ち時間とは、システムが割
込みを受ける瞬間と割込処理コードの実行の開始との間
に経過する時間として定義されるものである。割込処理
コードとは、割込ハンドラにおいてレジスタの退避およ
び復元に関係のない部分である。システムのスピードを
増すためには、割込み待ち時間を改善し、かつ割込処理
の終わりでのレジスタの復元時間をも改善する（すなわ
ち低減する）ことが望ましい。割込み待ち時間とレジス
タの復元時間とを改善することは、特に割込みを不能化
して実行される割込ハンドラには重要であるが、これは
そのような割込ハンドラが実行されている間には他の割
込みが見逃されてしまうかもしれないからである。
が増大する。この割込みの待ち時間とは、システムが割
込みを受ける瞬間と割込処理コードの実行の開始との間
に経過する時間として定義されるものである。割込処理
コードとは、割込ハンドラにおいてレジスタの退避およ
び復元に関係のない部分である。システムのスピードを
増すためには、割込み待ち時間を改善し、かつ割込処理
の終わりでのレジスタの復元時間をも改善する（すなわ
ち低減する）ことが望ましい。割込み待ち時間とレジス
タの復元時間とを改善することは、特に割込みを不能化
して実行される割込ハンドラには重要であるが、これは
そのような割込ハンドラが実行されている間には他の割
込みが見逃されてしまうかもしれないからである。
【０００６】したがって、割込み待ち時間が低減され、
かつレジスタ復元時間が低減された割込処理技術を提供
することが望ましい。汎用レジスタを回避したり復元し
たりするには、メモリアクセスが必要であり、かつメモ
リアクセスには比較的長い時間がかかるため、汎用レジ
スタの処理の効率を高めることが特に望ましい。さら
に、コードを高水準言語で書くことでコンピュータシス
テムの開発と保守とが容易となるので、割込処理技術は
割込処理コードの少なくとも一部を高水準言語で書くの
に適しているべきである。
かつレジスタ復元時間が低減された割込処理技術を提供
することが望ましい。汎用レジスタを回避したり復元し
たりするには、メモリアクセスが必要であり、かつメモ
リアクセスには比較的長い時間がかかるため、汎用レジ
スタの処理の効率を高めることが特に望ましい。さら
に、コードを高水準言語で書くことでコンピュータシス
テムの開発と保守とが容易となるので、割込処理技術は
割込処理コードの少なくとも一部を高水準言語で書くの
に適しているべきである。
【０００７】
【発明の概要】この発明は、いくつかの実施例におい
て、短い割込み待ち時間と短いレジスタ復元時間とを得
ることができるようにする、割込処理技術を提供する。
これらの技術は、いくつかの実施例において、割込処理
コードを高水準言語で書くのに適するものである。
て、短い割込み待ち時間と短いレジスタ復元時間とを得
ることができるようにする、割込処理技術を提供する。
これらの技術は、いくつかの実施例において、割込処理
コードを高水準言語で書くのに適するものである。
【０００８】上述のおよび他の利点は、いくつかの実施
例において、割込みを不能化して実行されるコードのた
めにいくつかの汎用レジスタを予備としておくことによ
って達成される。したがって、割込みを不能化して実行
される割込ハンドラは、予備としておかれた汎用レジス
タを、退避することなく用いてもよい。
例において、割込みを不能化して実行されるコードのた
めにいくつかの汎用レジスタを予備としておくことによ
って達成される。したがって、割込みを不能化して実行
される割込ハンドラは、予備としておかれた汎用レジス
タを、退避することなく用いてもよい。
【０００９】割込ハンドラが予備とされていないいずれ
かの汎用レジスタを用いる場合、割込ハンドラはメモリ
の中ではなく、予備としておかれたレジスタの中に、予
備とされていないレジスタを退避する。レジスタのアク
セスは典型的にはメモリアクセスよりも速いため、割込
み待ち時間は改善される。予備としておかれたレジスタ
から予備とされていないレジスタを復元することは、メ
モリから復元するよりも速いので、レジスタ復元時間も
改善される。
かの汎用レジスタを用いる場合、割込ハンドラはメモリ
の中ではなく、予備としておかれたレジスタの中に、予
備とされていないレジスタを退避する。レジスタのアク
セスは典型的にはメモリアクセスよりも速いため、割込
み待ち時間は改善される。予備としておかれたレジスタ
から予備とされていないレジスタを復元することは、メ
モリから復元するよりも速いので、レジスタ復元時間も
改善される。
【００１０】この発明は、いくつかの実施例において、
割込処理コードを高水準言語で書くのに適している。高
水準言語コンパイラが予備とされていないレジスタを用
いるコードを発生する場合、割込ハンドラは割込処理コ
ードを呼び出す前に、予備とされていないレジスタを予
備としておかれたレジスタの中に退避する。
割込処理コードを高水準言語で書くのに適している。高
水準言語コンパイラが予備とされていないレジスタを用
いるコードを発生する場合、割込ハンドラは割込処理コ
ードを呼び出す前に、予備とされていないレジスタを予
備としておかれたレジスタの中に退避する。
【００１１】この発明の他の特徴および利点を、これよ
り説明する。この発明は、前掲の特許請求の範囲によっ
て規定されるものである。
り説明する。この発明は、前掲の特許請求の範囲によっ
て規定されるものである。
【００１２】
【好ましい実施例の説明】図１は、短い割込み待ち時間
と短いレジスタ復元時間とを提供するコンピュータシス
テム１１０を示す。プロセッサ１１４およびメモリ１２
０はインタフェース１２４によって接続される。いくつ
かの実施例では、インタフェース１２４はプロセッサお
よびメモリのそれぞれのアドレス、データ、および制御
ポートを接続する導線の集まりである。他の実施例で
は、インタフェース１２４はメモリ制御装置、アドレス
ラッチ、データバッファ、および／または当該技術分野
において知られている他の回路を含む。
と短いレジスタ復元時間とを提供するコンピュータシス
テム１１０を示す。プロセッサ１１４およびメモリ１２
０はインタフェース１２４によって接続される。いくつ
かの実施例では、インタフェース１２４はプロセッサお
よびメモリのそれぞれのアドレス、データ、および制御
ポートを接続する導線の集まりである。他の実施例で
は、インタフェース１２４はメモリ制御装置、アドレス
ラッチ、データバッファ、および／または当該技術分野
において知られている他の回路を含む。
【００１３】プロセッサ１１４とメモリ１２０とは別個
の部品で形成され、または集積回路の中に埋め込まれ
る。いくつかの実施例では、プロセッサ１１４はＡｍ２
９０００（商標）タイプ、またはＡｍ２９０５０（商
標）タイプのＲＩＳＣマイクロプロセッサ、もしくは２
９Ｋ（商標）ファミリの他の何らかのプロセッサであっ
て、それらのプロセッサは、カリォルニア州、サニィベ
イル（Sunnyvale,Calfornia ）のアドバンスト・マイク
ロ・ディバイシズ・インコーポレイテッド（Advanced M
icro Devices,Inc. ）から入手可能である。
の部品で形成され、または集積回路の中に埋め込まれ
る。いくつかの実施例では、プロセッサ１１４はＡｍ２
９０００（商標）タイプ、またはＡｍ２９０５０（商
標）タイプのＲＩＳＣマイクロプロセッサ、もしくは２
９Ｋ（商標）ファミリの他の何らかのプロセッサであっ
て、それらのプロセッサは、カリォルニア州、サニィベ
イル（Sunnyvale,Calfornia ）のアドバンスト・マイク
ロ・ディバイシズ・インコーポレイテッド（Advanced M
icro Devices,Inc. ）から入手可能である。
【００１４】メモリ１２０はプログラム１３０および割
込ハンドラ１４０を含むソフトウエアを記憶する。ソフ
トウエアはプロセッサ１１４によって実行される。
込ハンドラ１４０を含むソフトウエアを記憶する。ソフ
トウエアはプロセッサ１１４によって実行される。
【００１５】プロセッサ１１４は汎用レジスタ１４４と
専用レジスタ１４８とを含む。プロセッサ１１４は汎用
レジスタ１４４の内容に対し、直接に算術演算および／
または論理演算を行なうことができる。
専用レジスタ１４８とを含む。プロセッサ１１４は汎用
レジスタ１４４の内容に対し、直接に算術演算および／
または論理演算を行なうことができる。
【００１６】専用レジスタ１４８はプロセッサのある一
定の機能のために、制御およびデータを提供する。Ａｍ
２９０５０タイプのプロセッサでは、専用レジスタはた
とえば、いくつかの算術演算および論理演算の結果につ
いての情報を含むＡＬＵステータスレジスタを含む。レ
ジスタ１４８はまた、現在実行されているプロセスと関
連の制御情報を含むカレントプロセッサステータスレジ
スタ１４８．１をも含む。『Ａｍ２９０５０マイクロプ
ロセッサユーザマニュアル（Am29050 Microprocessor U
ser's Manual）』（アドバンスト・マイクロ・ディバイ
シズ・インコーポレイテッド、１９９１年）を参照され
たく、これはここでは引用により援用される。また、
『ＲＩＳＣ Ｄｅｓｉｇｎ−Ｍａｄｅ−ＥａｓｙSMアプ
リケーションガイド（RISC Design-Made-Easy SM Appli
cation Guide）』（アドバンスト・マイクロ・ディバイ
シズ・インコーポレイテッド、１９９２年）をも参照さ
れたく、これもまたここで引用により援用される。
定の機能のために、制御およびデータを提供する。Ａｍ
２９０５０タイプのプロセッサでは、専用レジスタはた
とえば、いくつかの算術演算および論理演算の結果につ
いての情報を含むＡＬＵステータスレジスタを含む。レ
ジスタ１４８はまた、現在実行されているプロセスと関
連の制御情報を含むカレントプロセッサステータスレジ
スタ１４８．１をも含む。『Ａｍ２９０５０マイクロプ
ロセッサユーザマニュアル（Am29050 Microprocessor U
ser's Manual）』（アドバンスト・マイクロ・ディバイ
シズ・インコーポレイテッド、１９９１年）を参照され
たく、これはここでは引用により援用される。また、
『ＲＩＳＣ Ｄｅｓｉｇｎ−Ｍａｄｅ−ＥａｓｙSMアプ
リケーションガイド（RISC Design-Made-Easy SM Appli
cation Guide）』（アドバンスト・マイクロ・ディバイ
シズ・インコーポレイテッド、１９９２年）をも参照さ
れたく、これもまたここで引用により援用される。
【００１７】プロセッサ１１４は、レジスタ１４８に対
し直接に算術演算および論理演算を行なうことはしな
い。これらのレジスタはデータ移動のみによってアクセ
スされる。たとえば、専用レジスタに汎用レジスタ１４
４から書込むことができる。
し直接に算術演算および論理演算を行なうことはしな
い。これらのレジスタはデータ移動のみによってアクセ
スされる。たとえば、専用レジスタに汎用レジスタ１４
４から書込むことができる。
【００１８】Ａｍ２９０５０タイプのプロセッサでは、
プロセッサのハードウエアは割込みが起こったとき専用
レジスタ１４８を退避しない。ハードウエアは、しかし
ながらカレントプロセッサステータスレジスタ１４８．
１内にＦＺ（フリーズ）ビットをセットすることによっ
て専用レジスタを凍結する。割込ハンドラが何らかの専
用レジスタを用いる場合、割込ハンドラはＦＺビットを
リセットする前にそのようなレジスタの内容を退避す
る。
プロセッサのハードウエアは割込みが起こったとき専用
レジスタ１４８を退避しない。ハードウエアは、しかし
ながらカレントプロセッサステータスレジスタ１４８．
１内にＦＺ（フリーズ）ビットをセットすることによっ
て専用レジスタを凍結する。割込ハンドラが何らかの専
用レジスタを用いる場合、割込ハンドラはＦＺビットを
リセットする前にそのようなレジスタの内容を退避す
る。
【００１９】いくつかの割込ハンドラはひとつの専用レ
ジスタ１４８も使用せず、これらのハンドラは完全にフ
リーズモードで（すなわちＦＺビットがセットされた状
態で）実行することができる。これらのハンドラはいか
なる専用レジスタも退避しないので、割込み待ち時間と
レジスタ復元時間とが改善される。
ジスタ１４８も使用せず、これらのハンドラは完全にフ
リーズモードで（すなわちＦＺビットがセットされた状
態で）実行することができる。これらのハンドラはいか
なる専用レジスタも退避しないので、割込み待ち時間と
レジスタ復元時間とが改善される。
【００２０】多くの割込ハンドラは１以上の汎用レジス
タ１４４を用いる。これらのレジスタが被割込プログラ
ムによって用いられるならば、その内容は割込ハンドラ
によって退避される必要がある。
タ１４４を用いる。これらのレジスタが被割込プログラ
ムによって用いられるならば、その内容は割込ハンドラ
によって退避される必要がある。
【００２１】割込み待ち時間とレジスタ復元時間とを改
善するため、コンピュータシステム１１０は１以上の汎
用レジスタ１４４．１を、割込みが不能化された状態で
実行されるソフトウエアの専用とするために予備として
おく。これは、１９２個の汎用レジスタを有するＡｍ２
９０５０タイプのプロセッサを含む、多数の汎用レジス
タを有するプロセッサについて実用的である。前述の
『Ａｍ２９０５０マイクロプロセッサユーザマニュア
ル』を参照されたい。多くの割込ハンドラが割込みを不
能化された状態で実行され、そのような割込ハンドラは
予備としておかれたレジスタ１４４．１を退避すること
なく用いることができる。その結果割込み待ち時間が改
善される。割込ハンドラが予備としておかれたレジスタ
のみを用いるならば、レジスタ復元時間は０まで低減さ
れる。
善するため、コンピュータシステム１１０は１以上の汎
用レジスタ１４４．１を、割込みが不能化された状態で
実行されるソフトウエアの専用とするために予備として
おく。これは、１９２個の汎用レジスタを有するＡｍ２
９０５０タイプのプロセッサを含む、多数の汎用レジス
タを有するプロセッサについて実用的である。前述の
『Ａｍ２９０５０マイクロプロセッサユーザマニュア
ル』を参照されたい。多くの割込ハンドラが割込みを不
能化された状態で実行され、そのような割込ハンドラは
予備としておかれたレジスタ１４４．１を退避すること
なく用いることができる。その結果割込み待ち時間が改
善される。割込ハンドラが予備としておかれたレジスタ
のみを用いるならば、レジスタ復元時間は０まで低減さ
れる。
【００２２】Ａｍ２９０５０タイプのプロセッサを用い
るいくつかの実施例では、レジスタ１４４．１は１７個
の汎用レジスタＧＲ６４からＧＲ８０である。
るいくつかの実施例では、レジスタ１４４．１は１７個
の汎用レジスタＧＲ６４からＧＲ８０である。
【００２３】割込処理コードが高水準言語、たとえばＣ
言語で書かれたならば、割込処理コードは高水準言語コ
ンパイラによって割り当てられたレジスタをすべて用い
るだろう。コンパイラが予備とされていないレジスタ１
４４．２を割り当てるならば、その場合割込ハンドラは
割込処理コードを呼び出す前に、割り当てられた予備と
されていないレジスタをレジスタ１４４．１内に退避す
る。退避されたレジスタは、割込処理コードが実行され
た後でレジスタ１４４．１から復元される。レジスタを
メモリの中ではなく予備としておかれたレジスタ１４
４．１の中に退避することによって、割込み待ち時間と
レジスタ復元時間とが改善される。
言語で書かれたならば、割込処理コードは高水準言語コ
ンパイラによって割り当てられたレジスタをすべて用い
るだろう。コンパイラが予備とされていないレジスタ１
４４．２を割り当てるならば、その場合割込ハンドラは
割込処理コードを呼び出す前に、割り当てられた予備と
されていないレジスタをレジスタ１４４．１内に退避す
る。退避されたレジスタは、割込処理コードが実行され
た後でレジスタ１４４．１から復元される。レジスタを
メモリの中ではなく予備としておかれたレジスタ１４
４．１の中に退避することによって、割込み待ち時間と
レジスタ復元時間とが改善される。
【００２４】図１は、レジスタ１４４．１内にレジスタ
１４４．２を退避する割込ハンドラ１４０のブロック図
を含む。図２と図３とは割込ハンドラ１４０をインスト
ールするＡｍ２９０５０アセンブリ言語マクロを示す。
図４（補遺Ａ）は割込ハンドラ１４０によって呼び出さ
れたＣ言語の割込処理コードを示す。
１４４．２を退避する割込ハンドラ１４０のブロック図
を含む。図２と図３とは割込ハンドラ１４０をインスト
ールするＡｍ２９０５０アセンブリ言語マクロを示す。
図４（補遺Ａ）は割込ハンドラ１４０によって呼び出さ
れたＣ言語の割込処理コードを示す。
【００２５】ステップ１４０．１では、割込ハンドラ１
４０は割込処理コードによって用いられるレジスタ１４
４．２を退避する。レジスタ１４４．１はＡｍ２９０５
０タイプのプロセッサのレジスタＧＲ６４からＧＲ８０
である。レジスタ１４４．２はＡｍ２９０５０のレジス
タＧＲ１およびＧＲ８１からＧＲ２５５である。レジス
タＧＲ１およびＧＲ８１からＧＲ９５は主にオペレーテ
ィングシステムによる特別な用途のために予備としてお
かれる。前述の『ＲＩＳＣ Ｄｅｓｉｇｎ−Ｍａｄｅ−
Ｅａｓｙ』の第１頁を参照されたい。システムコンパイ
ラは汎用レジスタＧＲ９６からＧＲ２５５のみを使用す
るコードを生成するようになっている。コンパイラは生
成コードのためのレジスタの割り当てをレジスタＧＲ９
６から開始し、レジスタ番号の順に、つまりＧＲ９６、
ＧＲ９７…というふうに進んでいく。
４０は割込処理コードによって用いられるレジスタ１４
４．２を退避する。レジスタ１４４．１はＡｍ２９０５
０タイプのプロセッサのレジスタＧＲ６４からＧＲ８０
である。レジスタ１４４．２はＡｍ２９０５０のレジス
タＧＲ１およびＧＲ８１からＧＲ２５５である。レジス
タＧＲ１およびＧＲ８１からＧＲ９５は主にオペレーテ
ィングシステムによる特別な用途のために予備としてお
かれる。前述の『ＲＩＳＣ Ｄｅｓｉｇｎ−Ｍａｄｅ−
Ｅａｓｙ』の第１頁を参照されたい。システムコンパイ
ラは汎用レジスタＧＲ９６からＧＲ２５５のみを使用す
るコードを生成するようになっている。コンパイラは生
成コードのためのレジスタの割り当てをレジスタＧＲ９
６から開始し、レジスタ番号の順に、つまりＧＲ９６、
ＧＲ９７…というふうに進んでいく。
【００２６】ステップ１４０．１で、割込ハンドラはレ
ジスタＧＲ６５からＧＲ８０のそれぞれの中にレジスタ
ＧＲ９６からＧＲ１１１を退避する。割込ハンドラはレ
ジスタＧＲ６４の中に、レジスタＧＲ１２８からＧＲ２
５５の１つであるレジスタＬＲ０を退避する。レジスタ
ＬＲ０のレジスタ番号は、前述の『Ａｍ２９０５０マイ
クロプロセッサユーザマニュアル』第７節１．１．３で
説明されるようにレジスタＧＲ１によって決定される。
ジスタＧＲ６５からＧＲ８０のそれぞれの中にレジスタ
ＧＲ９６からＧＲ１１１を退避する。割込ハンドラはレ
ジスタＧＲ６４の中に、レジスタＧＲ１２８からＧＲ２
５５の１つであるレジスタＬＲ０を退避する。レジスタ
ＬＲ０のレジスタ番号は、前述の『Ａｍ２９０５０マイ
クロプロセッサユーザマニュアル』第７節１．１．３で
説明されるようにレジスタＧＲ１によって決定される。
【００２７】コンパイラ生成コードがレジスタＧＲ９６
から１１１のすべてを使用するというわけではないと
き、いくつかの場合では、割込ハンドラは以下で説明す
るようにこれらのレジスタをすべて退避することはしな
い。コンパイラ生成コードがＧＲ９６から１１１以外の
汎用レジスタを用いるならば、これらのレジスタはメモ
リ１２０の中に退避される。メモリの中にレジスタを退
避するためのコードは示されていない。
から１１１のすべてを使用するというわけではないと
き、いくつかの場合では、割込ハンドラは以下で説明す
るようにこれらのレジスタをすべて退避することはしな
い。コンパイラ生成コードがＧＲ９６から１１１以外の
汎用レジスタを用いるならば、これらのレジスタはメモ
リ１２０の中に退避される。メモリの中にレジスタを退
避するためのコードは示されていない。
【００２８】割込ハンドラをインストールする前に、コ
ンパイラ生成コードではどの汎用レジスタが用いられる
のかが、決定される。この決定はコンパイラによって生
成される生成コードのアセンブリ言語リストを調べるこ
とによって行なわれる。補遺Ａ（図４）の割込処理コー
ドのためのリストは補遺Ｂ（図５、図６）で示される。
補遺Ｂのリストが示すのは、レジスタＧＲ９８、ＧＲ９
７、およびＧＲ９６のみである。
ンパイラ生成コードではどの汎用レジスタが用いられる
のかが、決定される。この決定はコンパイラによって生
成される生成コードのアセンブリ言語リストを調べるこ
とによって行なわれる。補遺Ａ（図４）の割込処理コー
ドのためのリストは補遺Ｂ（図５、図６）で示される。
補遺Ｂのリストが示すのは、レジスタＧＲ９８、ＧＲ９
７、およびＧＲ９６のみである。
【００２９】一旦、生成コードによって用いられる汎用
レジスタが決定されると、割込ハンドラへのエントリ点
が以下のように設定される。ステップ１４０．１（図２
および３）における各「ａｄｄ」命令は、レジスタＧＲ
１１１からＧＲ９７、ＬＲ０、ＧＲ９６の１つを（この
順に）退避する移動命令である。エントリ点の設定は、
生成コードで用いられるレジスタの最も大きい番号より
も大きい番号の付いたレジスタは退避しないように行な
われる。したがって補遺Ａについては、エントリ点はレ
ジスタＧＲ９８、ＧＲ９７、ＧＲ９６、およびＬＲ０の
みを退避するように命令「ａｄｄ ｇｒ６７，ｇｒ９
８，０」に設定される。エントリ点は「ｎｒｅｇｓ」パ
ラメータにより、図２および３のマクロに設定される。
（補遺Ａにおいてはｎｒｅｇｓ＝３…補遺Ａの最終文を
参照のこと） マクロはその後、割込ハンドラをインストールするため
に呼び出される。
レジスタが決定されると、割込ハンドラへのエントリ点
が以下のように設定される。ステップ１４０．１（図２
および３）における各「ａｄｄ」命令は、レジスタＧＲ
１１１からＧＲ９７、ＬＲ０、ＧＲ９６の１つを（この
順に）退避する移動命令である。エントリ点の設定は、
生成コードで用いられるレジスタの最も大きい番号より
も大きい番号の付いたレジスタは退避しないように行な
われる。したがって補遺Ａについては、エントリ点はレ
ジスタＧＲ９８、ＧＲ９７、ＧＲ９６、およびＬＲ０の
みを退避するように命令「ａｄｄ ｇｒ６７，ｇｒ９
８，０」に設定される。エントリ点は「ｎｒｅｇｓ」パ
ラメータにより、図２および３のマクロに設定される。
（補遺Ａにおいてはｎｒｅｇｓ＝３…補遺Ａの最終文を
参照のこと） マクロはその後、割込ハンドラをインストールするため
に呼び出される。
【００３０】ステップ１４０．１の最後の命令は「ａｄ
ｄ ｇｒ６５，ｇｒ９６，０」である。この「ａｄｄ」
命令は図２では命令「ｃａｌｌｉ」の後に現れるにもか
かわらず、この「ａｄｄ」命令は「ｃａｌｌｉ」の完了
前に実行される。Ａｍ２９０５０タイプのプロセッサで
は、「ｃａｌｌｉ」命令に続く命令は、「ｃａｌｌｉ」
命令の完了前に実行される。
ｄ ｇｒ６５，ｇｒ９６，０」である。この「ａｄｄ」
命令は図２では命令「ｃａｌｌｉ」の後に現れるにもか
かわらず、この「ａｄｄ」命令は「ｃａｌｌｉ」の完了
前に実行される。Ａｍ２９０５０タイプのプロセッサで
は、「ｃａｌｌｉ」命令に続く命令は、「ｃａｌｌｉ」
命令の完了前に実行される。
【００３１】一旦レジスタが退避されると、マクロパラ
メータ「Ｃ ｈａｎｄｌｅｒ」によって識別されるルー
チンを呼び出すことにより、ステップ１４０．２でＣ言
語の割込処理コードが呼び出される。割込処理コードは
割込みが不能化された状態で実行される。
メータ「Ｃ ｈａｎｄｌｅｒ」によって識別されるルー
チンを呼び出すことにより、ステップ１４０．２でＣ言
語の割込処理コードが呼び出される。割込処理コードは
割込みが不能化された状態で実行される。
【００３２】次にステップ１４０．３で、退避されてい
たレジスタ１４４．２がレジスタ１４４．１から復元さ
れる。ステップ１４０．３における最初の命令、すなわ
ち「ｊｍｐ」が、レジスタ復元コードにおける「ａｄ
ｄ」命令に制御を移し、ステップ１４０．１で退避され
ていたレジスタのみが復元されるようにする。
たレジスタ１４４．２がレジスタ１４４．１から復元さ
れる。ステップ１４０．３における最初の命令、すなわ
ち「ｊｍｐ」が、レジスタ復元コードにおける「ａｄ
ｄ」命令に制御を移し、ステップ１４０．１で退避され
ていたレジスタのみが復元されるようにする。
【００３３】ステップ１４０．４では、割込ハンドラか
らのリターンが行なわれる。上述の割込処理技術によっ
て、割込処理コードを高水準言語で書くことができ、そ
れによりソフトウエアの開発および保守を容易にするこ
とができるようになる。
らのリターンが行なわれる。上述の割込処理技術によっ
て、割込処理コードを高水準言語で書くことができ、そ
れによりソフトウエアの開発および保守を容易にするこ
とができるようになる。
【００３４】この発明を上述の実施例との関連で説明し
てきたが、それ以外の実施例および変形もこの発明の範
囲内にあるものである。特に、この発明は、プロセッサ
のタイプ、またはいかなる特定のコンピュータ言語によ
っても限定されるものではない。いくつかの実施例で
は、レジスタ１４４．１のうち１以上が汎用でないレジ
スタである。その他の実施例および変形は前述の特許請
求の範囲によって規定されるこの発明の範囲内にある。
てきたが、それ以外の実施例および変形もこの発明の範
囲内にあるものである。特に、この発明は、プロセッサ
のタイプ、またはいかなる特定のコンピュータ言語によ
っても限定されるものではない。いくつかの実施例で
は、レジスタ１４４．１のうち１以上が汎用でないレジ
スタである。その他の実施例および変形は前述の特許請
求の範囲によって規定されるこの発明の範囲内にある。
【図１】この発明に従うコンピュータシステムのブロッ
ク図である。
ク図である。
【図２】この発明に従う割込ハンドラをインストールす
るためのアセンブリ言語のマクロを示す図である。
るためのアセンブリ言語のマクロを示す図である。
【図３】この発明に従う割込ハンドラをインストールす
るためのアセンブリ言語のマクロを示す図である。
るためのアセンブリ言語のマクロを示す図である。
【図４】補遺Ａの、Ｃ言語による割込処理コードを示す
図である。
図である。
【図５】図４のコードに対する、補遺Ｂのアセンブリ言
語リストを示す図である。
語リストを示す図である。
【図６】図４のコードに対する、補遺Ｂのアセンブリ言
語リストを示す図である。
語リストを示す図である。
１１０ コンピュータシステム １１４ プロセッサ １２０ メモリ １４４ 汎用レジスタ
Claims (6)
- 【請求項１】 割込を不能化して実行されるコンピュー
タコードによって用いるために予備としておかれる１以
上のレジスタのセットＳ１と、 １以上の汎用レジスタのセットＳ２とを含む、プロセッ
サを含むコンピュータシステムにおいて、 前記セットＳ２の１以上の汎用レジスタを上書きする命
令を含む割込処理コードによって割込みを処理するため
の方法であって、 前記セットＳ１における１以上のレジスタの中に、前記
割込処理コードによって上書きされ得る１以上の汎用レ
ジスタを退避するステップと、 その後前記割込処理コードを呼び出すステップとを含
む、割込処理コードによって割込みを処理するための方
法。 - 【請求項２】 前記割込処理コードは、高水準言語で書
かれる、請求項１に記載の方法。 - 【請求項３】 前記割込処理コードが実行された後に、
前記セットＳ１の１以上のレジスタから、前記退避する
ステップによって退避された１以上のレジスタを復元す
るステップをさらに含む、請求項１に記載の方法。 - 【請求項４】 １以上のレジスタのセットＳ１を含み、
かつ１以上の汎用レジスタをも含むプロセッサと、 割込みが不能化されたときのみ前記セットＳ１のレジス
タにアクセスするソフトウエアを含む記憶装置とを備
え、前記記憶装置は割込ハンドラを含み、前記割込ハン
ドラは、 前記汎用レジスタの１以上のものを上書きする１以上の
命令を含む、割込処理コードと、 前記セットＳ１の前記１以上のレジスタの中に、前記命
令によって上書きされ得る、前記１以上の汎用レジスタ
を退避するためのコードと、 を含む、コンピュータシステム。 - 【請求項５】 前記割込ハンドラは、前記割込処理コー
ドが実行された後、退避されていた汎用レジスタを前記
セットＳ１のレジスタから復元するためのコードをさら
に含む、請求項４に記載のコンピュータシステム。 - 【請求項６】 前記セットＳ１の１以上のレジスタは汎
用レジスタである、請求項４に記載のコンピュータシス
テム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US5234793A | 1993-04-23 | 1993-04-23 | |
| US052347 | 1993-04-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06309178A true JPH06309178A (ja) | 1994-11-04 |
Family
ID=21977024
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6082894A Pending JPH06309178A (ja) | 1993-04-23 | 1994-04-21 | 割込処理コードによって割込みを処理するための方法およびコンピュータシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5717933A (ja) |
| EP (1) | EP0621535B1 (ja) |
| JP (1) | JPH06309178A (ja) |
| DE (1) | DE69423376T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100405843B1 (ko) * | 1995-03-31 | 2004-04-03 | 모토로라 인코포레이티드 | 데이터처리시스템에서인터럽트대기의선택적제어를위한데이터처리시스템동작방법과데이터처리기 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19535546B4 (de) * | 1995-09-25 | 2004-04-08 | Siemens Ag | Verfahren zum Betreiben eines durch ein Realzeit-Betriebssystem gesteuerten Realzeit-Computersystems |
| US5987258A (en) * | 1997-06-27 | 1999-11-16 | Lsi Logic Corporation | Register reservation method for fast context switching in microprocessors |
| JP3278603B2 (ja) * | 1998-01-12 | 2002-04-30 | エヌイーシーマイクロシステム株式会社 | コンパイル装置、コンパイラの最適化方法及びコンパイラの最適化手順を記録した記録媒体 |
| US6112292A (en) * | 1998-04-21 | 2000-08-29 | Idea Corporation | Code sequence for asynchronous backing store switch utilizing both the cover and LOADRS instructions |
| US6115777A (en) * | 1998-04-21 | 2000-09-05 | Idea Corporation | LOADRS instruction and asynchronous context switch |
| US6192513B1 (en) * | 1998-11-02 | 2001-02-20 | Hewlett-Packard Company | Mechanism for finding spare registers in binary code |
| US6754755B1 (en) * | 2000-08-10 | 2004-06-22 | Hewlett-Packard Development Company, L.P. | Service request system using an activity indicator to reduce processing overhead |
| ATE384992T1 (de) * | 2000-10-18 | 2008-02-15 | Koninkl Philips Electronics Nv | Digitale signalprozessorvorrichtung |
| GB2390443B (en) * | 2002-04-15 | 2005-03-16 | Alphamosaic Ltd | Application registers |
| US7739451B1 (en) * | 2002-12-27 | 2010-06-15 | Unisys Corporation | Method and apparatus for stacked address, bus to memory data transfer |
| US20080052663A1 (en) * | 2006-07-17 | 2008-02-28 | Rod Cope | Project extensibility and certification for stacking and support tool |
| US8595747B2 (en) * | 2005-12-29 | 2013-11-26 | Sony Computer Entertainment Inc. | Efficient task scheduling by assigning fixed registers to scheduler |
| TWI386814B (zh) * | 2007-12-31 | 2013-02-21 | Ind Tech Res Inst | 具動態工作管理能力之多處理器界面及其程式載卸方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276634A (ja) * | 1985-09-18 | 1987-12-01 | Nec Corp | 仮想計算機システム |
| US5050067A (en) * | 1987-08-20 | 1991-09-17 | Davin Computer Corporation | Multiple sliding register stacks in a computer |
| US5241680A (en) * | 1989-06-12 | 1993-08-31 | Grid Systems Corporation | Low-power, standby mode computer |
| WO1991019244A1 (en) * | 1990-06-04 | 1991-12-12 | 3Com Corporation | Method for optimizing software for any one of a plurality of variant architectures |
| US5161226A (en) * | 1991-05-10 | 1992-11-03 | Jmi Software Consultants Inc. | Microprocessor inverse processor state usage |
| KR100299691B1 (ko) * | 1991-07-08 | 2001-11-22 | 구사마 사부로 | 확장가능알아이에스씨마이크로프로세서구조 |
| US5327566A (en) * | 1991-07-12 | 1994-07-05 | Hewlett Packard Company | Stage saving and restoring hardware mechanism |
| JP3176093B2 (ja) * | 1991-09-05 | 2001-06-11 | 日本電気株式会社 | マイクロプロセッサの割込み制御装置 |
-
1994
- 1994-03-29 DE DE69423376T patent/DE69423376T2/de not_active Expired - Lifetime
- 1994-03-29 EP EP94302269A patent/EP0621535B1/en not_active Expired - Lifetime
- 1994-04-21 JP JP6082894A patent/JPH06309178A/ja active Pending
-
1996
- 1996-08-29 US US08/705,033 patent/US5717933A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100405843B1 (ko) * | 1995-03-31 | 2004-04-03 | 모토로라 인코포레이티드 | 데이터처리시스템에서인터럽트대기의선택적제어를위한데이터처리시스템동작방법과데이터처리기 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0621535A3 (en) | 1995-02-08 |
| EP0621535B1 (en) | 2000-03-15 |
| DE69423376D1 (de) | 2000-04-20 |
| EP0621535A2 (en) | 1994-10-26 |
| US5717933A (en) | 1998-02-10 |
| DE69423376T2 (de) | 2000-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3753743B2 (ja) | 先進のプロセッサにおけるメモリ・データ・エリアシング方法および装置 | |
| JP3615770B2 (ja) | アドレスされた構成部分の思索の失敗を検出するメモリ・コントローラ | |
| US8544022B2 (en) | Transactional memory preemption mechanism | |
| JP3320358B2 (ja) | コンパイル方法、例外処理方法、及びコンピュータ | |
| US6230259B1 (en) | Transparent extended state save | |
| EP2082318B1 (en) | Register-based instruction optimization for facilitating efficient emulation of an instruction stream | |
| JP3776132B2 (ja) | マイクロプロセッサの改良 | |
| JP3790039B2 (ja) | 分岐予測調整方法 | |
| US7171546B2 (en) | CPU life-extension apparatus and method | |
| JP2000029737A (ja) | デバッグ機能のためのリアルタイム外部命令挿入を有するプロセッサ | |
| JPH06309178A (ja) | 割込処理コードによって割込みを処理するための方法およびコンピュータシステム | |
| JP3621116B2 (ja) | 先進のプロセッサのための変換メモリ保護装置 | |
| US7360223B2 (en) | Arrangements and methods for invoking an upcall in a computer system | |
| CN111133418A (zh) | 在例外屏蔽更新指令之后允许未中止的事务处理 | |
| JP3654913B2 (ja) | 一時的にターゲット・プロセッサの状態を保持する装置を備えたホスト・マイクロプロセッサ | |
| Moudgill et al. | Precise interrupts | |
| JPH0810437B2 (ja) | 仮想計算機システムのゲスト実行制御方式 | |
| JP2005521937A (ja) | コンピュータオペレーティングシステムにおけるコンテキスト切り替え方法及び装置 | |
| US6405300B1 (en) | Combining results of selectively executed remaining sub-instructions with that of emulated sub-instruction causing exception in VLIW processor | |
| US12008372B2 (en) | Techniques for reducing CPU privilege boundary crossings | |
| JP2003196085A (ja) | 情報処理装置 | |
| KR100415742B1 (ko) | 프로세서에서 소프트웨어의 제어를 받는 예외 처리 흐름용장치 및 그 동작 방법 | |
| JPH11134202A (ja) | タスク切替え装置 | |
| JP2000194668A (ja) | 計算機システム及び同システムに適用される中間コ―ド実行装置並びに中間コ―ド実行方法 | |
| JPH05250161A (ja) | マイクロコンピュータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040728 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041026 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050906 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050909 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |