JPH06309277A - データ転送制御システムおよびファクシミリ装置 - Google Patents
データ転送制御システムおよびファクシミリ装置Info
- Publication number
- JPH06309277A JPH06309277A JP9473493A JP9473493A JPH06309277A JP H06309277 A JPH06309277 A JP H06309277A JP 9473493 A JP9473493 A JP 9473493A JP 9473493 A JP9473493 A JP 9473493A JP H06309277 A JPH06309277 A JP H06309277A
- Authority
- JP
- Japan
- Prior art keywords
- data
- signal
- peripheral device
- data transfer
- transfer control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Information Transfer Systems (AREA)
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 本発明は、１つの転送元からシステムバスを
介して複数の転送先に一回の転送動作によってデータの
転送を行うことを可能にし、動作時間の短縮および構成
するハードウェアの削減ができるデータ転送制御システ
ムおよびファクシミリ装置を提供することを目的として
いる。 【構成】 周辺デバイスＡ１１からＴＲＥＱ信号がデー
タ転送制御回路へ出力される。データ転送制御回路１３
は、ＴＡＣＫ信号を周辺デバイスＡ１１に返す。周辺デ
バイスＡ１１はＴＡＣＫ信号を受け取ると転送すべきデ
ータをシステムバスに出力する。データ転送制御回路１
３はＴＡＣＫ信号を出力すると同時に、メモリに対して
システムバス上のデータを書き込むためにアドレス、Ｒ
／Ｗ信号、チップセレクト信号等の制御信号をシステム
バスを経由してメモリ１４に与える。またデータ転送制
御回路１３はＴＡＣＫ信号を出力すると同時に、周辺デ
バイスＢ１２にデータ取り込み指示信号を出力すること
で、周辺デバイスＡ１１から出力されたデータは、メモ
リ１４と周辺デバイスＢ１２へ同時に転送される。
介して複数の転送先に一回の転送動作によってデータの
転送を行うことを可能にし、動作時間の短縮および構成
するハードウェアの削減ができるデータ転送制御システ
ムおよびファクシミリ装置を提供することを目的として
いる。 【構成】 周辺デバイスＡ１１からＴＲＥＱ信号がデー
タ転送制御回路へ出力される。データ転送制御回路１３
は、ＴＡＣＫ信号を周辺デバイスＡ１１に返す。周辺デ
バイスＡ１１はＴＡＣＫ信号を受け取ると転送すべきデ
ータをシステムバスに出力する。データ転送制御回路１
３はＴＡＣＫ信号を出力すると同時に、メモリに対して
システムバス上のデータを書き込むためにアドレス、Ｒ
／Ｗ信号、チップセレクト信号等の制御信号をシステム
バスを経由してメモリ１４に与える。またデータ転送制
御回路１３はＴＡＣＫ信号を出力すると同時に、周辺デ
バイスＢ１２にデータ取り込み指示信号を出力すること
で、周辺デバイスＡ１１から出力されたデータは、メモ
リ１４と周辺デバイスＢ１２へ同時に転送される。
Description
【０００１】
【産業上の利用分野】本発明は、データ転送制御システ
ムに関し、特に、マイクロコンピュータシステムにおけ
るシステムバス上のデータ転送制御システムに関する。
ムに関し、特に、マイクロコンピュータシステムにおけ
るシステムバス上のデータ転送制御システムに関する。
【０００２】
【従来の技術】従来のＤＭＡ回路としては、特開平３−
２８２９５４号公報記載の「ダイレクトメモリアクセス
データ転送装置」が提案されている。このものは、周辺
デバイスからの転送要求信号（ＤＭＡ Request）（以
下、単にＤＲＥＱ信号という）が有意になると、ＤＭＡ
回路はＤＡＣＫ信号を周辺デバイスに返しながらバス調
停回路に対してＨＯＬＤ信号を出力する。調停回路はＣ
ＰＵに対してＣＰＵＨＯＬＤ信号を出力する。ＣＰＵは
ＣＰＵＨＬＤＡ信号をバス調停回路に返し、バス調停回
路はＤＭＡ回路に対してバス使用許可信号（Hold Ackno
wredge）を返す。これによってＤＭＡ回路は周辺デバイ
スより読み込んだバイトデータをバス変換回路で配列し
直し、３２ビットデータとしてメモリに対しライト動作
を行い、ＤＭＡによるシステムバス上のデータを一つの
転送元から一つの転送先に転送している。
２８２９５４号公報記載の「ダイレクトメモリアクセス
データ転送装置」が提案されている。このものは、周辺
デバイスからの転送要求信号（ＤＭＡ Request）（以
下、単にＤＲＥＱ信号という）が有意になると、ＤＭＡ
回路はＤＡＣＫ信号を周辺デバイスに返しながらバス調
停回路に対してＨＯＬＤ信号を出力する。調停回路はＣ
ＰＵに対してＣＰＵＨＯＬＤ信号を出力する。ＣＰＵは
ＣＰＵＨＬＤＡ信号をバス調停回路に返し、バス調停回
路はＤＭＡ回路に対してバス使用許可信号（Hold Ackno
wredge）を返す。これによってＤＭＡ回路は周辺デバイ
スより読み込んだバイトデータをバス変換回路で配列し
直し、３２ビットデータとしてメモリに対しライト動作
を行い、ＤＭＡによるシステムバス上のデータを一つの
転送元から一つの転送先に転送している。
【０００３】
【発明が解決しようとする課題】従来のコンピュータシ
ステムにおいて、システムバス上のデータ転送は一つの
転送元と一つの転送先との間で行われるのが普通であっ
た。システムバス上のデータ転送の主なものは、ＣＰＵ
が行うメモリやＩ／ＯデバイスへのアクセスとＤＭＡコ
ントローラが転送を司るＩ／Ｏデバイスとメモリの間あ
るいはメモリとメモリの間のＤＭＡデータ転送である
が、それらはいずれも一つの転送元と一つの転送先への
転送である。大部分のデータ転送はその目的からしてこ
の方式でなんら支障はないが、なかには一つの転送元か
ら同一のデータを複数の転送先へ転送したい場合がある
（以下、単に１対ｎ転送という）。
ステムにおいて、システムバス上のデータ転送は一つの
転送元と一つの転送先との間で行われるのが普通であっ
た。システムバス上のデータ転送の主なものは、ＣＰＵ
が行うメモリやＩ／ＯデバイスへのアクセスとＤＭＡコ
ントローラが転送を司るＩ／Ｏデバイスとメモリの間あ
るいはメモリとメモリの間のＤＭＡデータ転送である
が、それらはいずれも一つの転送元と一つの転送先への
転送である。大部分のデータ転送はその目的からしてこ
の方式でなんら支障はないが、なかには一つの転送元か
ら同一のデータを複数の転送先へ転送したい場合がある
（以下、単に１対ｎ転送という）。
【０００４】例えば一つのデータストリームについて同
一処理を複数のプロセッサーで行って処理結果の照合を
する場合がある。また、ネットワークを通じて受信した
データストリームをバッファにストアしながら専用ハー
ドウェアでデータストリームの中からフラグ等特定パタ
ーンを検出してネットワークに直ちに応答を返す様な場
合がある。このような場合には、従来はデータ転送を転
送先の数の回数だけ繰り返すことにより行っていた。こ
の方法では時間がかかり、ＤＭＡコントローラによって
行う場合には、ＤＭＡチャネル数も多く必要である。
一処理を複数のプロセッサーで行って処理結果の照合を
する場合がある。また、ネットワークを通じて受信した
データストリームをバッファにストアしながら専用ハー
ドウェアでデータストリームの中からフラグ等特定パタ
ーンを検出してネットワークに直ちに応答を返す様な場
合がある。このような場合には、従来はデータ転送を転
送先の数の回数だけ繰り返すことにより行っていた。こ
の方法では時間がかかり、ＤＭＡコントローラによって
行う場合には、ＤＭＡチャネル数も多く必要である。
【０００５】そこで本発明は、１つの転送元からシステ
ムバスを介して複数の転送先に一回の転送動作によって
データの転送を行うことを可能にし、動作時間の短縮お
よび構成するハードウェアの削減ができるデータ転送制
御システムおよびファクシミリ装置を提供することを目
的としている。
ムバスを介して複数の転送先に一回の転送動作によって
データの転送を行うことを可能にし、動作時間の短縮お
よび構成するハードウェアの削減ができるデータ転送制
御システムおよびファクシミリ装置を提供することを目
的としている。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
上記課題を解決するため、システムバスにデータを出力
する出力デバイスと、該出力デバイスから出力されたデ
ータを該システムバスを介して取り込む複数の入力デバ
イスと、を有し、該出力デバイスにデータの出力を指示
し、複数の入力デバイスにデータの取り込みを指示する
データ転送制御手段と、を有することを特徴とする。
上記課題を解決するため、システムバスにデータを出力
する出力デバイスと、該出力デバイスから出力されたデ
ータを該システムバスを介して取り込む複数の入力デバ
イスと、を有し、該出力デバイスにデータの出力を指示
し、複数の入力デバイスにデータの取り込みを指示する
データ転送制御手段と、を有することを特徴とする。
【０００７】請求項２記載の発明は、上記課題を解決す
るため、前記データ転送制御手段をＤＭＡコントローラ
が構成し、該ＤＭＡコントローラが前記複数の入力デバ
イスにＤＡＣＫ信号によってデータの取り込みを指示す
ることを特徴とする。請求項３記載の発明は、上記課題
を解決するため、前記複数の入力デバイスに前記ＤＡＣ
Ｋ信号によってデータの取り込みを指示する際に、該複
数の入力デバイス毎にＤＡＣＫ信号の入力を制御するこ
とを特徴とする。
るため、前記データ転送制御手段をＤＭＡコントローラ
が構成し、該ＤＭＡコントローラが前記複数の入力デバ
イスにＤＡＣＫ信号によってデータの取り込みを指示す
ることを特徴とする。請求項３記載の発明は、上記課題
を解決するため、前記複数の入力デバイスに前記ＤＡＣ
Ｋ信号によってデータの取り込みを指示する際に、該複
数の入力デバイス毎にＤＡＣＫ信号の入力を制御するこ
とを特徴とする。
【０００８】請求項４記載の発明は、上記課題を解決す
るため、通信回線を介して受信信号を受信データに復調
するモデムと、該モデムによって復調された受信データ
を復号する復号手段と、該モデムによって復調された受
信データからＲＴＣ信号を検出するＲＴＣ信号検出手段
と、該モデムにデータの出力を指示し、該ＲＴＣ信号検
出手段にデータの取り込みを指示するデータ転送制御手
段と、を有し、該データ転送制御手段によってＲＴＣ信
号を独立して検出することを特徴とする。
るため、通信回線を介して受信信号を受信データに復調
するモデムと、該モデムによって復調された受信データ
を復号する復号手段と、該モデムによって復調された受
信データからＲＴＣ信号を検出するＲＴＣ信号検出手段
と、該モデムにデータの出力を指示し、該ＲＴＣ信号検
出手段にデータの取り込みを指示するデータ転送制御手
段と、を有し、該データ転送制御手段によってＲＴＣ信
号を独立して検出することを特徴とする。
【０００９】
【作用】請求項１記載の発明では、周辺デバイスＡから
ＴＲＥＱ信号がデータ転送制御回路へ出力される。デー
タ転送制御回路は、ＴＡＣＫ信号を周辺デバイスＡに返
す。周辺デバイスＡはＴＡＣＫ信号を受け取ると転送す
べきデータをシステムバスに出力する。データ転送制御
回路はＴＡＣＫ信号を出力すると同時に、メモリに対し
てシステムバス上のデータを書き込むためにアドレス、
リード／ライト（以下、単にＲ／Ｗ信号という）信号、
チップセレクト信号等の制御信号をシステムバスを経由
してメモリ１４に与える。またデータ転送制御回路はＴ
ＡＣＫ信号を出力すると同時に、周辺デバイスＢにデー
タ取り込み指示信号を出力する。これによって周辺デバ
イスＡから出力されたデータは、メモリと周辺デバイス
Ｂへ同時に転送される。
ＴＲＥＱ信号がデータ転送制御回路へ出力される。デー
タ転送制御回路は、ＴＡＣＫ信号を周辺デバイスＡに返
す。周辺デバイスＡはＴＡＣＫ信号を受け取ると転送す
べきデータをシステムバスに出力する。データ転送制御
回路はＴＡＣＫ信号を出力すると同時に、メモリに対し
てシステムバス上のデータを書き込むためにアドレス、
リード／ライト（以下、単にＲ／Ｗ信号という）信号、
チップセレクト信号等の制御信号をシステムバスを経由
してメモリ１４に与える。またデータ転送制御回路はＴ
ＡＣＫ信号を出力すると同時に、周辺デバイスＢにデー
タ取り込み指示信号を出力する。これによって周辺デバ
イスＡから出力されたデータは、メモリと周辺デバイス
Ｂへ同時に転送される。
【００１０】請求項２記載の発明では、周辺デバイスＡ
からＤＲＥＱ信号がＤＭＡコントローラへ出力される。
ＤＭＡコントローラは、ＤＡＣＫ信号を周辺デバイスＡ
２１に返す。周辺デバイスＡはＤＡＣＫ信号を受け取る
と転送すべきデータをシステムバスに出力する。ＤＭＡ
コントローラはＤＡＣＫ信号を出力すると同時に、メモ
リに対してシステムバス上のデータを書き込むためにア
ドレス、Ｒ／Ｗ信号、チップセレクト信号等の制御信号
をシステムバスを経由してメモリに与える。またＤＭＡ
コントローラはＤＡＣＫ信号を周辺デバイスＡに出力す
ると同時に、周辺デバイスＢにデータ取り込み指示信号
としてＤＡＣＫ信号を出力する。これによって周辺デバ
イスＡから出力されたデータは、メモリと周辺デバイス
Ｂへ同時に転送される。
からＤＲＥＱ信号がＤＭＡコントローラへ出力される。
ＤＭＡコントローラは、ＤＡＣＫ信号を周辺デバイスＡ
２１に返す。周辺デバイスＡはＤＡＣＫ信号を受け取る
と転送すべきデータをシステムバスに出力する。ＤＭＡ
コントローラはＤＡＣＫ信号を出力すると同時に、メモ
リに対してシステムバス上のデータを書き込むためにア
ドレス、Ｒ／Ｗ信号、チップセレクト信号等の制御信号
をシステムバスを経由してメモリに与える。またＤＭＡ
コントローラはＤＡＣＫ信号を周辺デバイスＡに出力す
ると同時に、周辺デバイスＢにデータ取り込み指示信号
としてＤＡＣＫ信号を出力する。これによって周辺デバ
イスＡから出力されたデータは、メモリと周辺デバイス
Ｂへ同時に転送される。
【００１１】請求項３記載の発明では、ＤＭＡコントロ
ーラはＤＡＣＫ信号を周辺デバイスＡに出力すると同時
に、周辺デバイスＢにデータ取り込み指示信号としてＤ
ＡＣＫ信号をＡＮＤゲートを介して出力する。これによ
って周辺デバイスＡから出力されたデータは、メモリと
周辺デバイスＢへ同時に転送される。しかし、周辺デバ
イスＣにはＡＮＤゲートが閉じているため、周辺デバイ
スＣにはデータ取り込み指示信号としてＤＡＣＫ信号は
入力されない。
ーラはＤＡＣＫ信号を周辺デバイスＡに出力すると同時
に、周辺デバイスＢにデータ取り込み指示信号としてＤ
ＡＣＫ信号をＡＮＤゲートを介して出力する。これによ
って周辺デバイスＡから出力されたデータは、メモリと
周辺デバイスＢへ同時に転送される。しかし、周辺デバ
イスＣにはＡＮＤゲートが閉じているため、周辺デバイ
スＣにはデータ取り込み指示信号としてＤＡＣＫ信号は
入力されない。
【００１２】請求項４記載の発明では、モデムからＴＲ
ＥＱ信号がデータ転送制御回路へ出力される。データ転
送制御回路はＴＡＣＫ信号をモデムに返す。モデムはＴ
ＡＣＫ信号を受け取ると転送すべきデータをシステムバ
スに出力する。データ転送制御回路はＴＡＣＫ信号を出
力する。また、データ転送制御回路はＴＡＣＫ信号を出
力すると同時に、復号部およびＲＴＣ信号検出回路にデ
ータ取り込み指示信号を出力する。これによってモデム
から出力されたデータは、復号部とＲＴＣ信号検出回路
へ同時に転送される。ＲＴＣ信号検出回路において、受
信データからＲＴＣ信号を検出することができる。受信
側のファクシミリ装置は、Ｇ３ファクシミリ伝送におい
てＶ．２９またはＶ．２７ｔｅｒ変調方式で送られてく
る画情報の中からＲＴＣ信号を検出し、モデムの動作モ
ードを切り替えて次に送られてくるＶ．２１変調方式の
コマンド信号を受信する準備をする。
ＥＱ信号がデータ転送制御回路へ出力される。データ転
送制御回路はＴＡＣＫ信号をモデムに返す。モデムはＴ
ＡＣＫ信号を受け取ると転送すべきデータをシステムバ
スに出力する。データ転送制御回路はＴＡＣＫ信号を出
力する。また、データ転送制御回路はＴＡＣＫ信号を出
力すると同時に、復号部およびＲＴＣ信号検出回路にデ
ータ取り込み指示信号を出力する。これによってモデム
から出力されたデータは、復号部とＲＴＣ信号検出回路
へ同時に転送される。ＲＴＣ信号検出回路において、受
信データからＲＴＣ信号を検出することができる。受信
側のファクシミリ装置は、Ｇ３ファクシミリ伝送におい
てＶ．２９またはＶ．２７ｔｅｒ変調方式で送られてく
る画情報の中からＲＴＣ信号を検出し、モデムの動作モ
ードを切り替えて次に送られてくるＶ．２１変調方式の
コマンド信号を受信する準備をする。
【００１３】
【実施例】図１の手段によって構成されるデータ転送制
御システムが請求項１記載の発明に係るデータ転送制御
システムである場合について説明する。図１は本発明に
係る一実施例を示す図である。まず構成を説明する。図
１において、１１はデータを出力する周辺デバイスＡで
あり、１２はデータを入力する周辺デバイスＢであり、
１３は周辺デバイスのデータ転送を制御するデータ転送
制御回路であり、１４はデータを記憶するメモリであ
る。
御システムが請求項１記載の発明に係るデータ転送制御
システムである場合について説明する。図１は本発明に
係る一実施例を示す図である。まず構成を説明する。図
１において、１１はデータを出力する周辺デバイスＡで
あり、１２はデータを入力する周辺デバイスＢであり、
１３は周辺デバイスのデータ転送を制御するデータ転送
制御回路であり、１４はデータを記憶するメモリであ
る。
【００１４】本実施例では周辺デバイスＡ１１からメモ
リ１４および周辺デバイス１２へ同時にデータを転送す
る場合について説明する。図２は転送動作を示すタイム
チャートである。次に、請求項１との係わりにおいて構
成および動作を説明する。周辺デバイスＡ１１が、出力
デバイスを構成し、システムバスへデータを出力する。
周辺デバイスＢ１２およびメモリ１４が、入力デバイス
を構成し、周辺デバイスＡ１１から出力されたデータを
システムバスを介して取り込む。データ転送制御回路１
３が、データ転送制御手段を構成し、周辺デバイスＡ１
１にデータの出力を指示し、周辺デバイスＢ１２および
メモリ１４にデータの取り込みを指示する。
リ１４および周辺デバイス１２へ同時にデータを転送す
る場合について説明する。図２は転送動作を示すタイム
チャートである。次に、請求項１との係わりにおいて構
成および動作を説明する。周辺デバイスＡ１１が、出力
デバイスを構成し、システムバスへデータを出力する。
周辺デバイスＢ１２およびメモリ１４が、入力デバイス
を構成し、周辺デバイスＡ１１から出力されたデータを
システムバスを介して取り込む。データ転送制御回路１
３が、データ転送制御手段を構成し、周辺デバイスＡ１
１にデータの出力を指示し、周辺デバイスＢ１２および
メモリ１４にデータの取り込みを指示する。
【００１５】以下に転送動作について説明する。まず周
辺デバイスＡ１１からデータ転送要求信号（Transmisio
n Request）（以下、単にＴＲＥＱ信号という）がデー
タ転送制御回路へ出力される。データ転送制御回路１３
は他のデバイスに対する転送サービス中でなく、かつシ
ステムバスが空いている場合には、転送許可信号（Tran
smision Acknowledge）（以下、単にＴＡＣＫ信号とい
う）を周辺デバイスＡ１１に返す。周辺デバイスＡ１１
はＴＡＣＫ信号を受け取ると転送すべきデータをシステ
ムバスに出力する。データ転送制御回路１３はＴＡＣＫ
信号を出力すると同時に、メモリに対してシステムバス
上のデータを書き込むためにアドレス、リード／ライト
（以下、単にＲ／Ｗ信号という）信号、チップセレクト
信号等の制御信号をシステムバスを経由してメモリ１４
に与える。
辺デバイスＡ１１からデータ転送要求信号（Transmisio
n Request）（以下、単にＴＲＥＱ信号という）がデー
タ転送制御回路へ出力される。データ転送制御回路１３
は他のデバイスに対する転送サービス中でなく、かつシ
ステムバスが空いている場合には、転送許可信号（Tran
smision Acknowledge）（以下、単にＴＡＣＫ信号とい
う）を周辺デバイスＡ１１に返す。周辺デバイスＡ１１
はＴＡＣＫ信号を受け取ると転送すべきデータをシステ
ムバスに出力する。データ転送制御回路１３はＴＡＣＫ
信号を出力すると同時に、メモリに対してシステムバス
上のデータを書き込むためにアドレス、リード／ライト
（以下、単にＲ／Ｗ信号という）信号、チップセレクト
信号等の制御信号をシステムバスを経由してメモリ１４
に与える。
【００１６】またデータ転送制御回路１３はＴＡＣＫ信
号を出力すると同時に、周辺デバイスＢ１２にデータ取
り込み指示信号を出力する。これによって周辺デバイス
Ａ１１から出力されたデータは、メモリ１４と周辺デバ
イスＢ１２へ同時に転送される。データの転送方向がメ
モリから周辺デバイスＡ１１および周辺デバイスＢ１２
の場合には、単にデータバスと周辺デバイスＡ１１およ
びメモリ１４との間のデータの方向が逆になるだけであ
る。
号を出力すると同時に、周辺デバイスＢ１２にデータ取
り込み指示信号を出力する。これによって周辺デバイス
Ａ１１から出力されたデータは、メモリ１４と周辺デバ
イスＢ１２へ同時に転送される。データの転送方向がメ
モリから周辺デバイスＡ１１および周辺デバイスＢ１２
の場合には、単にデータバスと周辺デバイスＡ１１およ
びメモリ１４との間のデータの方向が逆になるだけであ
る。
【００１７】以下、本発明の作用効果を説明する。デー
タ転送制御回路はＴＡＣＫ信号を周辺デバイスに出力す
ると同時に、周辺デバイスＢにデータ取り込み指示信号
を出力する。これによって転送元の周辺デバイスＡから
出力されたデータは、転送先のメモリおよび周辺デバイ
スＢへ同時に転送されるので、１対ｎ転送を実現するこ
とができ、処理時間の短縮および構成するハードウェア
の削減ができる。
タ転送制御回路はＴＡＣＫ信号を周辺デバイスに出力す
ると同時に、周辺デバイスＢにデータ取り込み指示信号
を出力する。これによって転送元の周辺デバイスＡから
出力されたデータは、転送先のメモリおよび周辺デバイ
スＢへ同時に転送されるので、１対ｎ転送を実現するこ
とができ、処理時間の短縮および構成するハードウェア
の削減ができる。
【００１８】次に、上述の図３の手段によって構成され
るデータ転送制御システムが請求項２記載の発明に係る
データ転送制御システムである場合について説明する。
まず、構成を説明する。図３において、２１はデータを
出力する周辺デバイスＡであり、２２はデータを入力す
る周辺デバイスＢであり、２３は周辺デバイスＡのデー
タ転送を制御するＤＭＡコントローラであり、２４はデ
ータを記憶するメモリである。
るデータ転送制御システムが請求項２記載の発明に係る
データ転送制御システムである場合について説明する。
まず、構成を説明する。図３において、２１はデータを
出力する周辺デバイスＡであり、２２はデータを入力す
る周辺デバイスＢであり、２３は周辺デバイスＡのデー
タ転送を制御するＤＭＡコントローラであり、２４はデ
ータを記憶するメモリである。
【００１９】次に、請求項２との係わりにおいて構成お
よび動作を説明する。ＤＭＡコントローラ２３が、デー
タ転送制御手段を構成し、複数の入力デバイスにＤＡＣ
Ｋ信号によってデータの取り込みを指示する。まず周辺
デバイスＡ２１からＤＲＥＱ信号がＤＭＡコントローラ
２３へ出力される。ＤＭＡコントローラ２３は他のデバ
イスに対する転送サービス中でなく、かつシステムバス
が空いている場合には、ＤＡＣＫ信号を周辺デバイスＡ
２１に返す。周辺デバイスＡ２１はＤＡＣＫ信号を受け
取ると転送すべきデータをシステムバスに出力する。Ｄ
ＭＡコントローラ２３はＤＡＣＫ信号を出力すると同時
に、メモリ２４に対してシステムバス上のデータを書き
込むためにアドレス、Ｒ／Ｗ信号、チップセレクト信号
等の制御信号をシステムバスを経由してメモリに与え
る。
よび動作を説明する。ＤＭＡコントローラ２３が、デー
タ転送制御手段を構成し、複数の入力デバイスにＤＡＣ
Ｋ信号によってデータの取り込みを指示する。まず周辺
デバイスＡ２１からＤＲＥＱ信号がＤＭＡコントローラ
２３へ出力される。ＤＭＡコントローラ２３は他のデバ
イスに対する転送サービス中でなく、かつシステムバス
が空いている場合には、ＤＡＣＫ信号を周辺デバイスＡ
２１に返す。周辺デバイスＡ２１はＤＡＣＫ信号を受け
取ると転送すべきデータをシステムバスに出力する。Ｄ
ＭＡコントローラ２３はＤＡＣＫ信号を出力すると同時
に、メモリ２４に対してシステムバス上のデータを書き
込むためにアドレス、Ｒ／Ｗ信号、チップセレクト信号
等の制御信号をシステムバスを経由してメモリに与え
る。
【００２０】またＤＭＡコントローラ２３はＤＡＣＫ信
号を周辺デバイスＡ２１に出力すると同時に、周辺デバ
イスＢ２２にデータ取り込み指示信号としてＤＡＣＫ信
号を出力する。これによって周辺デバイスＡ２１から出
力されたデータは、メモリ２４と周辺デバイスＢ２２へ
同時に転送される。以下、本発明の作用効果を説明す
る。
号を周辺デバイスＡ２１に出力すると同時に、周辺デバ
イスＢ２２にデータ取り込み指示信号としてＤＡＣＫ信
号を出力する。これによって周辺デバイスＡ２１から出
力されたデータは、メモリ２４と周辺デバイスＢ２２へ
同時に転送される。以下、本発明の作用効果を説明す
る。
【００２１】ＤＭＡコントローラ２３はＤＡＣＫ信号を
転送元の周辺デバイスＡに出力すると同時に、周辺デバ
イスＢにデータ取り込み指示信号としてＤＡＣＫ信号を
出力する。これによって周辺デバイスＡから出力された
データは、転送先のメモリおよび周辺デバイスＢへ同時
に転送されるので、一般に使用されるＤＭＡコントロー
ラに小規模の回路を付加するだけで、本発明にかかるデ
ータ転送システムを実現できる。
転送元の周辺デバイスＡに出力すると同時に、周辺デバ
イスＢにデータ取り込み指示信号としてＤＡＣＫ信号を
出力する。これによって周辺デバイスＡから出力された
データは、転送先のメモリおよび周辺デバイスＢへ同時
に転送されるので、一般に使用されるＤＭＡコントロー
ラに小規模の回路を付加するだけで、本発明にかかるデ
ータ転送システムを実現できる。
【００２２】次に、上述の図４の手段によって構成され
るデータ転送制御システムが請求項３記載の発明に係る
データ転送制御システムである場合について説明する。
まず、構成を説明する。図４において、３１はデータを
出力する周辺デバイスＡであり、３２はデータを入力す
る周辺デバイスＢであり、３３は周辺デバイスのデータ
転送を制御するＤＭＡコントローラであり、３４はデー
タを記憶するメモリであり、３５はデータを入力する周
辺デバイスＣであり、３６はデータを保持するラッチで
あり、３７および３８は ＡＮＤゲートである。３９は
全体を制御するＣＰＵである。
るデータ転送制御システムが請求項３記載の発明に係る
データ転送制御システムである場合について説明する。
まず、構成を説明する。図４において、３１はデータを
出力する周辺デバイスＡであり、３２はデータを入力す
る周辺デバイスＢであり、３３は周辺デバイスのデータ
転送を制御するＤＭＡコントローラであり、３４はデー
タを記憶するメモリであり、３５はデータを入力する周
辺デバイスＣであり、３６はデータを保持するラッチで
あり、３７および３８は ＡＮＤゲートである。３９は
全体を制御するＣＰＵである。
【００２３】次に、請求項３との係わりにおいて構成お
よび動作を説明する。ＣＰＵ３９によって、ラッチ３６
にデータを設定し、ＡＮＤゲート３７のゲートを開け、
一方、ＡＮＤゲート３８のゲートは閉じる。次に、周辺
デバイスＡ３１からＤＲＥＱ信号がＤＭＡコントローラ
３３へ出力される。ＤＭＡコントローラ３３は他のデバ
イスに対する転送サービス中でなく、かつシステムバス
が空いている場合には、ＤＡＣＫ信号を周辺デバイスＡ
３１に返す。周辺デバイスＡ３１はＤＡＣＫ信号を受け
取ると転送すべきデータをシステムバスに出力する。Ｄ
ＭＡコントローラ３３はＤＡＣＫ信号を出力すると同時
に、メモリ３４に対してシステムバス上のデータを書き
込むためにアドレス、Ｒ／Ｗ信号、チップセレクト信号
等の制御信号をシステムバスを経由してメモリ３４に与
える。
よび動作を説明する。ＣＰＵ３９によって、ラッチ３６
にデータを設定し、ＡＮＤゲート３７のゲートを開け、
一方、ＡＮＤゲート３８のゲートは閉じる。次に、周辺
デバイスＡ３１からＤＲＥＱ信号がＤＭＡコントローラ
３３へ出力される。ＤＭＡコントローラ３３は他のデバ
イスに対する転送サービス中でなく、かつシステムバス
が空いている場合には、ＤＡＣＫ信号を周辺デバイスＡ
３１に返す。周辺デバイスＡ３１はＤＡＣＫ信号を受け
取ると転送すべきデータをシステムバスに出力する。Ｄ
ＭＡコントローラ３３はＤＡＣＫ信号を出力すると同時
に、メモリ３４に対してシステムバス上のデータを書き
込むためにアドレス、Ｒ／Ｗ信号、チップセレクト信号
等の制御信号をシステムバスを経由してメモリ３４に与
える。
【００２４】またＤＭＡコントローラ３３はＤＡＣＫ信
号を周辺デバイスＡ３１に出力すると同時に、周辺デバ
イスＢ３２にデータ取り込み指示信号としてＤＡＣＫ信
号をＡＮＤゲート３７を介して出力する。これによって
周辺デバイスＡ３１から出力されたデータは、メモリ３
４と周辺デバイスＢ３２へ同時に転送される。しかし、
周辺デバイスＣ３５にはＡＮＤゲート３８が閉じている
ため、周辺デバイスＣ３５にはデータ取り込み指示信号
としてＤＡＣＫ信号は入力されない。
号を周辺デバイスＡ３１に出力すると同時に、周辺デバ
イスＢ３２にデータ取り込み指示信号としてＤＡＣＫ信
号をＡＮＤゲート３７を介して出力する。これによって
周辺デバイスＡ３１から出力されたデータは、メモリ３
４と周辺デバイスＢ３２へ同時に転送される。しかし、
周辺デバイスＣ３５にはＡＮＤゲート３８が閉じている
ため、周辺デバイスＣ３５にはデータ取り込み指示信号
としてＤＡＣＫ信号は入力されない。
【００２５】以下、本発明の作用効果を説明する。ＤＭ
Ａコントローラ３３はＤＡＣＫ信号を周辺デバイスＡに
出力すると同時に、周辺デバイスＢにデータ取り込み指
示信号としてＤＡＣＫ信号をＡＮＤゲートを介して出力
する。これによって周辺デバイスＡから出力されたデー
タは、転送先のメモリおよび周辺デバイスＢとに同時に
転送される。しかし、周辺デバイスＣにはＡＮＤゲート
が閉じているため、転送元の周辺デバイスＡから出力さ
れたデータは転送されない。以上のように、複数の入力
デバイス毎にＤＡＣＫ信号の入力を制御するので、通常
の１対１転送と本発明に係わる１対ｎ転送を混在させる
ことができる。
Ａコントローラ３３はＤＡＣＫ信号を周辺デバイスＡに
出力すると同時に、周辺デバイスＢにデータ取り込み指
示信号としてＤＡＣＫ信号をＡＮＤゲートを介して出力
する。これによって周辺デバイスＡから出力されたデー
タは、転送先のメモリおよび周辺デバイスＢとに同時に
転送される。しかし、周辺デバイスＣにはＡＮＤゲート
が閉じているため、転送元の周辺デバイスＡから出力さ
れたデータは転送されない。以上のように、複数の入力
デバイス毎にＤＡＣＫ信号の入力を制御するので、通常
の１対１転送と本発明に係わる１対ｎ転送を混在させる
ことができる。
【００２６】次に、上述の図５の手段によって構成され
るファクシミリ装置が請求項４記載の発明に係るファク
シミリ装置である場合について説明する。まず、構成を
説明する。図５において、４１は通信回線を介して受信
信号を受信データに復調するモデムであり、４２はモデ
ム４１によって復調された受信データからＲＴＣ信号を
検出するＲＴＣ信号検出回路であり、４３はモデム４１
にデータの出力を指示し、ＲＴＣ信号検出回路４２にデ
ータの取り込みを指示するデータ転送制御回路であり、
４４はデータを記憶するメモリであり、４５はモデム４
１によって復調された受信データを復号する復号部であ
る。
るファクシミリ装置が請求項４記載の発明に係るファク
シミリ装置である場合について説明する。まず、構成を
説明する。図５において、４１は通信回線を介して受信
信号を受信データに復調するモデムであり、４２はモデ
ム４１によって復調された受信データからＲＴＣ信号を
検出するＲＴＣ信号検出回路であり、４３はモデム４１
にデータの出力を指示し、ＲＴＣ信号検出回路４２にデ
ータの取り込みを指示するデータ転送制御回路であり、
４４はデータを記憶するメモリであり、４５はモデム４
１によって復調された受信データを復号する復号部であ
る。
【００２７】次に、請求項４との係わりにおいて構成お
よび動作を説明する。モデム４１が、通信回線を介して
受信信号を受信データに復調する。復号部４５が、復号
手段を構成し、モデム４１によって復調された受信デー
タを復号する。ＲＴＣ信号検出回路４２が、ＲＴＣ信号
検出手段を構成し、モデム４１によって復調された受信
データからＲＴＣ信号を検出する。データ転送制御回路
４３が、データ転送制御手段を構成し、モデム４１にデ
ータの出力を指示し、ＲＴＣ信号検出回路４２にデータ
の取り込みを指示する。
よび動作を説明する。モデム４１が、通信回線を介して
受信信号を受信データに復調する。復号部４５が、復号
手段を構成し、モデム４１によって復調された受信デー
タを復号する。ＲＴＣ信号検出回路４２が、ＲＴＣ信号
検出手段を構成し、モデム４１によって復調された受信
データからＲＴＣ信号を検出する。データ転送制御回路
４３が、データ転送制御手段を構成し、モデム４１にデ
ータの出力を指示し、ＲＴＣ信号検出回路４２にデータ
の取り込みを指示する。
【００２８】以下に転送動作について説明する。まずモ
デム４１からＴＲＥＱ信号がデータ転送制御回路４３へ
出力される。データ転送制御回路４３は他のデバイスに
対する転送サービス中でなく、かつシステムバスが空い
ている場合には、ＴＡＣＫ信号をモデム４１に返す。モ
デム４１はＴＡＣＫ信号を受け取ると転送すべきデータ
をシステムバスに出力する。データ転送制御回路４３は
ＴＡＣＫ信号を出力する。また、データ転送制御回路４
３はＴＡＣＫ信号を出力すると同時に、復号部４５およ
びＲＴＣ信号検出回路４２にデータ取り込み指示信号を
出力する。これによってモデム４１から出力されたデー
タは、復号部４５とＲＴＣ信号検出回路４２へ同時に転
送される。ＲＴＣ信号検出回路４２において、受信デー
タからＲＴＣ信号を検出できる。
デム４１からＴＲＥＱ信号がデータ転送制御回路４３へ
出力される。データ転送制御回路４３は他のデバイスに
対する転送サービス中でなく、かつシステムバスが空い
ている場合には、ＴＡＣＫ信号をモデム４１に返す。モ
デム４１はＴＡＣＫ信号を受け取ると転送すべきデータ
をシステムバスに出力する。データ転送制御回路４３は
ＴＡＣＫ信号を出力する。また、データ転送制御回路４
３はＴＡＣＫ信号を出力すると同時に、復号部４５およ
びＲＴＣ信号検出回路４２にデータ取り込み指示信号を
出力する。これによってモデム４１から出力されたデー
タは、復号部４５とＲＴＣ信号検出回路４２へ同時に転
送される。ＲＴＣ信号検出回路４２において、受信デー
タからＲＴＣ信号を検出できる。
【００２９】受信側のファクシミリ装置は、Ｇ３ファク
シミリ伝送においてＶ．２９またはＶ．２７ｔｅｒ変調
方式で送られてくる画情報の中からＲＴＣ信号を検出
し、モデム４１の動作モードを切り替えて次に送られて
くるＶ．２１変調方式のコマンド信号を受信する準備を
する。以下、本発明の作用効果を説明する。
シミリ伝送においてＶ．２９またはＶ．２７ｔｅｒ変調
方式で送られてくる画情報の中からＲＴＣ信号を検出
し、モデム４１の動作モードを切り替えて次に送られて
くるＶ．２１変調方式のコマンド信号を受信する準備を
する。以下、本発明の作用効果を説明する。
【００３０】データ転送制御回路はＴＡＣＫ信号を転送
元のモデムに出力すると同時に、復号部およびＲＴＣ信
号検出回路にデータ取り込み指示信号を出力する。これ
によってモデムから出力された受信データは、転送先の
復号部およびＲＴＣ信号検出回路へ同時に転送されるの
で、ＲＴＣ信号検出回路によって、Ｇ３ファクシミリ伝
送においてＶ．２９またはＶ．２７ｔｅｒ変調方式で送
られてくる画情報の中からＲＴＣ信号を検出し、モデム
４１の動作モードを切り替えて次に送られてくるＶ．２
１変調方式のコマンド信号を受信する準備ができ、処理
時間の短縮または構成するハードウェアの削減ができ
る。
元のモデムに出力すると同時に、復号部およびＲＴＣ信
号検出回路にデータ取り込み指示信号を出力する。これ
によってモデムから出力された受信データは、転送先の
復号部およびＲＴＣ信号検出回路へ同時に転送されるの
で、ＲＴＣ信号検出回路によって、Ｇ３ファクシミリ伝
送においてＶ．２９またはＶ．２７ｔｅｒ変調方式で送
られてくる画情報の中からＲＴＣ信号を検出し、モデム
４１の動作モードを切り替えて次に送られてくるＶ．２
１変調方式のコマンド信号を受信する準備ができ、処理
時間の短縮または構成するハードウェアの削減ができ
る。
【００３１】
【発明の効果】以上説明したように、請求項１記載の発
明に係わるデータ転送制御システムによれば、転送元の
周辺デバイスＡから出力されたデータは、転送先のメモ
リおよび周辺デバイスＢへ同時に転送されるので、１対
ｎ転送を実現することができ、処理時間の短縮および構
成するハードウェアの削減ができる。
明に係わるデータ転送制御システムによれば、転送元の
周辺デバイスＡから出力されたデータは、転送先のメモ
リおよび周辺デバイスＢへ同時に転送されるので、１対
ｎ転送を実現することができ、処理時間の短縮および構
成するハードウェアの削減ができる。
【００３２】また、請求項２記載の発明に係わるデータ
転送制御システムによれば、周辺デバイスＡから出力さ
れたデータは、転送先のメモリおよび周辺デバイスＢへ
同時に転送されるので、一般に使用されるＤＭＡコント
ローラに小規模の回路を付加するだけで、本発明にかか
るデータ転送システムを実現できる。また、請求項３記
載の発明に係わるデータ転送制御システムによれば、複
数の入力デバイス毎にＤＡＣＫ信号の入力を制御するの
で、通常の１対１転送と本発明に係わる１対ｎ転送を混
在させることができる。
転送制御システムによれば、周辺デバイスＡから出力さ
れたデータは、転送先のメモリおよび周辺デバイスＢへ
同時に転送されるので、一般に使用されるＤＭＡコント
ローラに小規模の回路を付加するだけで、本発明にかか
るデータ転送システムを実現できる。また、請求項３記
載の発明に係わるデータ転送制御システムによれば、複
数の入力デバイス毎にＤＡＣＫ信号の入力を制御するの
で、通常の１対１転送と本発明に係わる１対ｎ転送を混
在させることができる。
【００３３】また、請求項４記載の発明に係わるファク
シミリ装置によれば、モデムから出力された受信データ
は、転送先の復号部およびＲＴＣ信号検出回路へ同時に
転送されるので、ＲＴＣ信号検出回路によって、Ｇ３フ
ァクシミリ伝送においてＶ．２９またはＶ．２７ｔｅｒ
変調方式で送られてくる画情報の中からＲＴＣ信号を検
出し、モデム４１の動作モードを切り替えて次に送られ
てくるＶ．２１変調方式のコマンド信号を受信する準備
ができ、処理時間の短縮または構成するハードウェアの
削減ができる。
シミリ装置によれば、モデムから出力された受信データ
は、転送先の復号部およびＲＴＣ信号検出回路へ同時に
転送されるので、ＲＴＣ信号検出回路によって、Ｇ３フ
ァクシミリ伝送においてＶ．２９またはＶ．２７ｔｅｒ
変調方式で送られてくる画情報の中からＲＴＣ信号を検
出し、モデム４１の動作モードを切り替えて次に送られ
てくるＶ．２１変調方式のコマンド信号を受信する準備
ができ、処理時間の短縮または構成するハードウェアの
削減ができる。
【図１】本発明の請求項１に係わるデータ転送制御シス
テムの一実施例の構成を示すそのブロック図である。
テムの一実施例の構成を示すそのブロック図である。
【図２】そのタイムチャートを示す図である。
【図３】本発明の請求項２に係わるデータ転送制御シス
テムの一実施例の構成を示すそのブロック図である。
テムの一実施例の構成を示すそのブロック図である。
【図４】本発明の請求項３に係わるデータ転送制御シス
テムの一実施例の構成を示すそのブロック図である。
テムの一実施例の構成を示すそのブロック図である。
【図５】本発明の請求項４に係わるファクシミリ装置の
一実施例の構成を示すそのブロック図である。
一実施例の構成を示すそのブロック図である。
１１ 周辺デバイスＡ １２ 周辺デバイスＢ １３ データ転送制御回路 １４ メモリ ２１ 周辺デバイスＡ ２２ 周辺デバイスＢ ２３ ＤＭＡコントローラ ２４ メモリ ３１ 周辺デバイスＡ ３２ 周辺デバイスＢ ３３ ＤＭＡコントローラ ３４ メモリ ３５ 周辺デバイスＣ ３６ ラッチ ３７ ＡＮＤゲート ３８ ＡＮＤゲート ３９ ＣＰＵ ４１ モデム ４２ ＲＴＣ信号検出回路 ４３ データ転送制御回路 ４４ メモリ ４５ 復号部
Claims (4)
- 【請求項１】システムバスにデータを出力する出力デバ
イスと、該出力デバイスから出力されたデータを該シス
テムバスを介して取り込む複数の入力デバイスと、を有
し、該出力デバイスにデータの出力を指示し、複数の入
力デバイスにデータの取り込みを指示するデータ転送制
御手段と、を有することを特徴とするデータ転送制御シ
ステム。 - 【請求項２】前記データ転送制御手段を直接メモリ・ア
クセス（Direct Memory Access）（以下、単にＤＭＡと
いう）コントローラが構成し、該ＤＭＡコントローラが
前記複数の入力デバイスに転送許可信号（ＤＭＡ Ackn
owledge）（以下、単にＤＡＣＫ信号という）によって
データの取り込みを指示することを特徴とする請求項１
記載のデータ転送制御システム。 - 【請求項３】前記複数の入力デバイスに前記ＤＡＣＫ信
号によってデータの取り込みを指示する際に、該複数の
入力デバイス毎にＤＡＣＫ信号の入力を制御することを
特徴とする請求項２記載のデータ転送制御システム。 - 【請求項４】通信回線を介して受信信号を受信データに
復調するモデムと、該モデムによって復調された受信デ
ータを復号する復号手段と、該モデムによって復調され
た受信データから制御復帰信号（Return to Control）
（以下、単にＲＴＣ信号という）を検出するＲＴＣ信号
検出手段と、該モデムにデータの出力を指示し、該ＲＴ
Ｃ信号検出手段にデータの取り込みを指示するデータ転
送制御手段と、を有し、該データ転送制御手段によって
ＲＴＣ信号を独立して検出することを特徴とするファク
シミリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9473493A JPH06309277A (ja) | 1993-04-22 | 1993-04-22 | データ転送制御システムおよびファクシミリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9473493A JPH06309277A (ja) | 1993-04-22 | 1993-04-22 | データ転送制御システムおよびファクシミリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06309277A true JPH06309277A (ja) | 1994-11-04 |
Family
ID=14118350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9473493A Pending JPH06309277A (ja) | 1993-04-22 | 1993-04-22 | データ転送制御システムおよびファクシミリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06309277A (ja) |
-
1993
- 1993-04-22 JP JP9473493A patent/JPH06309277A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7016984B2 (en) | System controller using plural CPU's | |
| JP3059520B2 (ja) | データ処理装置及びファクシミリ装置 | |
| JPH05197647A (ja) | 入力／出力装置及びデータ転送方法 | |
| US20040230717A1 (en) | Processing device | |
| JPS62239235A (ja) | オペレ−シヨンコ−ドの高速比較動作を備えたデ−タプロセツサ | |
| JPH06309277A (ja) | データ転送制御システムおよびファクシミリ装置 | |
| JPS6126132A (ja) | 画像デ−タ転送方式 | |
| JP3496294B2 (ja) | シリアルデータ転送装置 | |
| US6897872B2 (en) | Controller of multi function device | |
| JP3447820B2 (ja) | バスコントローラ | |
| JPH05324545A (ja) | バス制御装置 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPH03204254A (ja) | データ受信装置 | |
| JP3153257B2 (ja) | ファクシミリ装置 | |
| JP2884943B2 (ja) | アドレス調停回路 | |
| KR100192960B1 (ko) | 컴퓨터시스템의 디엠에이인터페이스방법 | |
| JPH05181809A (ja) | マルチプロセッサシステムにおけるデータ転送方式 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JP3086245B2 (ja) | 他系アクセス指定装置 | |
| JP2006004038A (ja) | データ転送制御装置 | |
| JPH02277159A (ja) | 情報転送方式 | |
| JPS61223965A (ja) | デ−タ転送回路 | |
| JPH05143531A (ja) | データ処理装置 | |
| JPS63268053A (ja) | バス制御装置 | |
| JPH08174924A (ja) | プリンタ装置 |