JPH06309472A - テクスチャ・マッピングの方法及びテクスチャ・マッピング装置 - Google Patents

Abstract

(57)【要約】 【目的】 ぼけることなく鮮明なテクスチャ・マッピン
グを可能とし、装置を小形にする。 【構成】 スクリーン座標からテクスチャ・マップの座
標系に変換されたスパン内の所定数のピクセルについ
て、その座標からレベルとテクセルの集合の座標が計算
される。計算されたレベルと、テクセルの集合の座標と
からテクスチャ・マップ・メモリの各バンクのアドレス
を計算して、スパン内の全てのピクセルに対応したテク
スチャ・エレメント値が各バンクから同時に読み出され
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、コンピュータグラフ
ィックスにおいて、物体及び地表にそれぞれの質感を表
す模様（texture：テクスチャ）をマッピングする方法
及び装置に関するものである。

【０００２】

【従来の技術】コンピュータグラフィックスにおいて、
データベース上に格納され仮定された三次元の視覚対象
物を構成する多角形面上に必要な模様を付して、指定さ
れた視点から見た二次元画像として表示を行なう方法が
ある。視覚対象物を構成する多角形（「ポリゴン」とい
う）面上の必要な模様は、テクスチャ（texture）と呼
ばれ、複雑で不均一な色や輝度のパターンを言う。各ポ
リゴンは、一枚一枚の平面で構成され、データベース上
の平面を視点から見た情景になるように平行回転移動を
して表示されるため、テクスチャを与えない場合は、海
面や地面などは単なる青あるいは茶色の平面として表示
される。

【０００３】テクスチャの基本単位として、テクスチャ
・マップがあり、テクスチャの一波長を表わす。１マッ
プの模様は例えば２５６×２５６のドット（テクスチャ
の場合、これをテクセル（texel）＝テクスチャ・エレ
メントという）で表わす。これに対して、テクスチャ・
マップの情報を格納するメモリにテクスチャ・マップ・
メモリがある。

【０００４】テクスチャの発生原理は、通常のポリゴン
とは逆の経路で、ディスプレイ上の各画素を予めパター
ンがストアされているテクスチャ・メモリ（「テクスチ
ャ・マップ・メモリ」（texture map memory）ともい
う。）のアドレスへ対応させることによっている。この
操作を「マッピング」と呼ぶ。

【０００５】コンピュータで高速に画像を生成するため
には並列処理が行われる。即ち、複数のピクセル（pixe
l）の計算を同時に並列処理する。このとき、テクスチ
ャをマッピングする回路とマッピングする模様（テクス
チャ）を記憶するテクスチャ・マップ・メモリも各ピク
セル・プロセッサに装置する必要があり、装置が大規模
になる欠点があった。従来のビデオ・プロセッサとテク
スチャ発生回路のブロック図を図１１及び図１２に示
す。

【０００６】図１１及び図１２において、１１１はフェ
イスＦＩＦＯ、１１２はセグメント計算部、１１３はス
パン計算部、１１４はピクセル計算部、１１５はテクス
チャ発生回路、１１６はビデオバッファ、１１７はディ
スプレイ装置、１２１は座標変換部、１２２はレベル計
算部、１２３はアドレス計算部、１２４はテクスチャ・
マップ・メモリ、１２５はアンチ・タイル及びアンチ・
エリアシング計算機である。

【０００７】装置を大きくしないためには、１つのテク
スチャ発生回路で発生されたテクスチャ・エレメント値
を、並列処理した全てのピクセルにマッピングする方法
がとられ模様がぼける欠点があった。

【０００８】

【発明が解決しようとする課題】この発明は、上記のよ
うな問題点を解消するためになされたもので、テクスチ
ャ・マップ・メモリを複数台のピクセル・プロセッサ
（pixel processor）に対し、共通、且つ複数台のピク
セル・プロセッサにそれぞれ対応したテクスチャ・エレ
メント値を計算するようにし、小形の回路で且つぼける
ことなく鮮明なテクスチャ・マッピングを可能とする方
法及び装置を提供することを目的とする。

【０００９】

【課題を解決するための手段】上記の課題を解決するた
め本発明に係るテクスチャ・マッピングの方法は、テク
スチャ・マップを並列に処理される所定数のピクセルの
集合であるスパンとして、２バンクで構成したテクスチ
ャ・マップ・メモリに予め格納するに際し、テクスチャ
・マップの精細度を表す各レベルの下側と上側を各バン
クに分け、各レベルｎの下側を隣のレベルｎ−１の上側
とレベルｎ＋１の上側と同一バンクに格納し、各レベル
ｎの上側を隣のレベルｎ−１の下側とレベルｎ＋１の下
側と同一バンクに格納しておき、スパンの所定数のピク
セルからテクスチャ・マップのレベルを計算し、前記計
算したレベルにより前記テクスチャ・マップ・メモリの
アドレスを得て、スパン内の全てのピクセルに対応した
テクスチャ・エレメント値を各バンクから同時に読み出
すものである。

【００１０】また、テクスチャ・マッピング装置は、ス
パン内の所定数のピクセルをスクリーン座標系からテク
スチャ・マップの座標系に変換する座標変換計算部と、
前記変換されたテクスチャ・マップの座標系からテクス
チャ・マップのレベルと、テクスチャ・マップ座標系に
変換されたスパンを含むテクセルの集合の座標を計算す
るマップ・スパン計算部と、２バンクに構成されて、テ
クスチャ・マップが、並列に処理される所定数のピクセ
ルの集合であるスパンとして格納され、テクスチャ・マ
ップの精細度を表す各レベルの下側と上側が各バンクに
分けられ、各レベルｎの下側が隣のレベルｎ−１の上側
とレベルｎ＋１の上側と同一バンクに格納され、各レベ
ルｎの上側が隣のレベルｎ−１の下側とレベルｎ＋１の
下側と同一バンクに格納されるテクスチャ・マップ・メ
モリと、前記マップ・スパン計算機において計算された
テクスチャ・マップのレベルと、スパンを含むテクセル
の集合の座標とからテクスチャ・マップ・メモリの各バ
ンクのアドレスを計算するマップ・アドレス計算機とを
有するものである。

【００１１】

【作用】スクリーン座標からテクスチャ・マップの座標
系に変換されたスパン内の所定数のピクセルについて、
その座標からレベルとテクセルの集合の座標が計算され
る。計算されたレベルと、テクセルの集合の座標とから
テクスチャ・マップ・メモリの各バンクのアドレスを計
算して、スパン内の全てのピクセルに対応したテクスチ
ャ・エレメント値が各バンクから同時に読み出される。

【００１２】

【実施例】以下、この発明の一実施例を図について説明
する。図２にビジュアルシステム（visual system）の
全体構成のブロック図、図３にビデオプロセッサ（vide
o processor）の全体構成のブロック図を示す。

【００１３】図２において、１はビジュアルシステム全
体を制御する視界計算部（visual control processo
r）、２は物体及び地形モデルについての幾何学的な計
算をする幾何計算部（geometric processor）、３は物
体及び地形を表すフェイスデータ（face data）からビ
デオ信号を発生するビデオプロセッサ（video processo
r）、３８はディスプレイ装置である。

【００１４】図３において、３１は図２の幾何計算部２
から出力されるフェイスデータを一時格納するＦＩＦ
Ｏ、３２はフェイスをラスタ方向にスライスしたセグメ
ントに分割するセグメント計算部、３３はセグメントを
ピクセルの集合であるスパン（span）に分割するスパン
計算部、３４はスパン内のピクセルのテクスチャ・マッ
プ座標系への変換を行うマッピング計算部である。３５
はテクスチャ・エレメント値を計算するテクスチャ・エ
レメント値計算部である。３６はスパン内のピクセルの
隠顕、明るさ、色を計算するピクセル計算部、３７はピ
クセル計算部で計算したピクセルを１フレーム分格納
し、ビデオ信号に変換するビデオバッファである。

【００１５】図１は、図３におけるマッピング計算部３
４とテクスチャ・エレメント値計算部３５との内部ブロ
ック図である。

【００１６】図１において、３４１はスパン内のピクセ
ルをスクリーン座標系からテクスチャ・マップの座標系
に変換する座標変換計算部、３４２はテクスチャ・マッ
プのレベルとテクスチャ・マップ座標系に変換されたス
パンを含むテクセルの集合（「ｍｓｐａｎ」ということ
がある。）の座標を計算するマップ・スパン計算部であ
る。

【００１７】３５１はｍｓｐａｎの座標とレベルからテ
クスチャ・マップ・メモリの各バンクのアドレスを計算
するマップ・アドレス計算部、３５２はスパン内のピク
セルのテクスチャ・エレメント値を並列に読み出せるよ
うに、且つアンチ・エリアシング（anti-aliasing）を
行うのに必要な精細なレベル（fine level）のテクセル
と粗いレベル（coarse level）のテクセルが並列に読み
出せるようにバンク（偶数バンク（even bank）と奇数
バンク（odd bank）の２バンク）分けしたテクスチャ・
マップ・メモリ、３５３は並列に読み出された各バンク
の出力の中から各ピクセルに関するバンク出力（すなわ
ちテクセル）を選択するテクセル・セレクタ、３５４は
アンチ・タイル（anti-tile）及びアンチ・エリアシン
グを行うアンチ・タイル及びアンチ・エリアシング計算
機である。

【００１８】なお、上記説明で、テクスチャのエリアシ
ングについて、マッピングされたパターンは、視点に近
いものほど大きく見え、遠ざかるにつれて小さくなる。
このテクセルの大きさが画素の１／２の大きさ以下とな
るとちらつきが起こる。これをテクスチャのエリアシン
グといい、これを除去することをアンチ・エリアシング
という。また、タイルについて、本来ピクセル毎に模様
が異なるものが、分解能の限界により、広いピクセルに
わたり同一の模様となり、あたかもタイル状の模様を貼
ったようになる現象をいう。これら、エリアシング、タ
イル化は映像の現実感を著しく損なう結果となる。

【００１９】図４はフェイス４１、セグメント４２、ス
パン４３、ピクセル４５の関係を示す図である。４６は
ラスタである。この図では、スパン４３は２×２ピクセ
ルで構成されているが、２×４、３×３、４×４ピクセ
ル等任意でよい。

【００２０】スパンは、その中心の座標《ｒ_spn》
（《ａ》は、大きさａのベクトルを意味し、以下この明
細書においてベクトル表記を《 》を用いた場合と、肉
太の場合とで併用して表わす。）、中心の奥行（の逆
数）Ｚ^-1 _spn、奥行（の逆数）のｘ_s，ｙ_s方向の変化率
∂Ｚ^-1／∂ｘ_s，∂Ｚ^-1／∂ｙ_s で表される。

【００２１】このとき、ピクセルは次式で表わされる。

【００２２】

【数１】

【００２３】以下、スパンは２×２ピクセルのときにつ
いて説明する。

【００２４】テクスチャ・マップのフェイスへのマッピ
ングの仕方はマッピングマトリックスＴ_mと、オフセッ
ト・ベクトル（offset vextor）《ｒ_mo》で与えられる
ものとする。即ち、ピクセル（《ｒ_pxl》、Ｚ^-1 _pxl）に
マッピングすべきマップのテクセルｔ（テクスチャ・エ
レメント値）は次式により与えられる。

【００２５】

【数２】

【００２６】ここで、マッピング・マトリックスＴ
_mは、テクスチャを貼る面の座標点（ｘ_s，ｙ_s）とテク
スチャ・マップの座標点（ｘ_m，ｙ_m）の対応を表わすも
ので、オフセット・ベクトル《ｒ_mo》は、マッピングさ
れた模様をさらに《ｒ_mo》だけ並行移動するものであ
る。また、マッピング・マトリックスについて、例えば
図５（ａ）のようにテクスチャを貼る場合、

【００２７】

【数３】

【００２８】そして、

【００２９】

【数４】

【００３０】により、図５（ｂ），（ｃ），（ｄ），
（ｅ）のようになる。模様は繰り返される。

【００３１】図６にスパンとマップ・スパン（ｍｓｐａ
ｎ）の関係を示す。ｍｓｐａｎはスパン内のピクセルを
マップへ座標変換した点を全て含む３×３テクセルの集
合である。なお、スパンが３×３ピクセルのときは４×
４テクセルの集合である。

【００３２】座標変換計算部３４１は次の計算を行う。

【００３３】

【数５】

【００３４】マップ・スパン計算部３４２は、座標変換
計算部３４１の出力《ｒ_m（ｕ，ｖ）》のｘ，ｙ成分す
なわちスパンの内最も外側の４個（ｘ_m（ｕ，ｖ））に
より、次のようにｍｓｐｎの座標《ｒ_mspn》とレベルｌ
ｖの計算を行う。

【００３５】

【数６】 《ｒ_mspn》 ＝ （ｘ_min，ｙ_min） …（１１） ｌｖ＝−ｌｏｇ₂（ｍａｘ｛ｘ_max−ｘ_min，ｙ_max−ｙ_min｝） …（１２） ｘ_min ＝ ｍｉｎ｛ｘ_m（ｕ，ｖ）｝ …（１３） ｙ_min ＝ ｍｉｎ｛ｙ_m（ｕ，ｖ）｝ …（１４） ｘ_max ＝ ｍａｘ｛ｘ_m（ｕ，ｖ）｝ …（１５） ｙ_max ＝ ｍａｘ｛ｘ_m（ｕ，ｖ）｝ …（１６）

【００３６】マップ・アドレス計算部３５１は、マップ
・スパン計算部３４２の出力《ｒ_{ms pn}》とレベルｌｖに
より次のようにアドレスａ_ijkを計算する。

【００３７】

【数７】

【００３８】ここで、

【００３９】

【数８】

【００４０】は、

【００４１】

【数９】 ｘ−１＜Ｉ≦ｘ …（２８）

【００４２】なる関係を満たす整数Ｉとする。同様に、

【００４３】

【数１０】

【００４４】は、

【００４５】

【数１１】 ｘ≦Ｉ＜ｘ＋１ …（２９）

【００４６】を満たす整数Ｉとする。

【００４７】さらに、テクスチャの模様の分解能を２^L
×２^Lとする。即ち、模様を２５６×２５６テクセルで
表わしたテクスチャ・マップを、レベルＬ＝８と定義す
る。この模様にフィルタをかけて分解能を１／２にした
もの、即ち２^L-1×２^L-1にしたテクスチャ・マップをレ
ベルＬ−１という。

【００４８】ａ_ij（Ｌ）：レベルＬのテクスチャ・マッ
プの後述するｉｊバンク上のテクセルのアドレス。

【００４９】ａ_ijx：ｉｊバンク上のテクセルのｘ方向
のアドレス（図６、図９参照）。

【００５０】ａ_ijy：ｉｊバンク上のテクセルのｙ方向
のアドレス。

【００５１】ｘ_mspnL：レベルＬのテクスチャ・マップ
上のテクセルのｘ方向の座標。

【００５２】ｙ_mspnL：レベルＬのテクスチャ・マップ
上のテクセルのｙ方向の座標。

【００５３】 ｆ（ａ，ｂ）＝［ａ＜ｂ］： ｆ（ａ，ｂ）＝１ ：ａ＜ｂ ＝０ ：ａ≧ｂ

【００５４】ｇ（Ｌ）：レベルＬのテクスチャ・マップ
の各バンクの最大ｘ（又はｙ）アドレス−１即ち、ａ
_ijx（又はａ_ijy）の最大値マイナス１。例えば、Ｌ＝４
のとき図７を参照して、次のようになる。

【００５５】

【数１２】

【００５６】ｈ（Ｌ）：レベル０からレベルＬ−１まで
のテクスチャ・マップのテクセルの総数。

【００５７】ｆ_SW：スイッチフラグ（flag of switc
h）。奇数バンクから精細レベルのテクセルが読み出さ
れ、偶数バンクから粗レベルのテクセルが読み出される
ときｆ_SW＝０（即ち、

【００５８】

【数１３】

【００５９】）。その逆のときｆ_SW＝１。

【００６０】ｎbnk：バンク数（number of bank）。こ
こでは、ｎbnk＝３として説明している。

【００６１】ｆ（ｉ，ｍｏｄ（ｘ_mspnL，ｎbnk））：ｉ
がｘ_mspnLのｎbnk（＝３）のモジューロより小さいとき
１、その逆のとき０。

【００６２】マップ・アドレス計算部３５１で計算され
たアドレスａ_ijkにより読み出されるテクスチャ・マッ
プ・メモリ３５２は次のように構成される。図８に示す
ように偶数バンク３５２１、奇数バンク３５２２の各バ
ンクの中をさらに３×３バンクとして、３×３×２バン
クで構成する。このとき、前述のｉｊバンクのｉ，ｊは
それぞれｉ，ｊ＝０，１，２となる。３×３バンクの各
バンクは、図９に示すテクセルを格納する。即ち、ｂａ
ｎｋｉｊはテクセル（３ｍ＋ｉ，３ｎ＋ｊ）を格納する
（ｍ，ｎは任意の整数。）。偶数バンク、奇数バンク
は、図１０に示すようにＭＩＰ（MULTUM IN PARVO：man
y things in a small place）ＭＡＰの各レベルを格納
する。即ち、偶数バンク３５２１は、レベル０の下側
（ｌｏｗｅｒ：粗レベル）、レベル１の上側（ｕｐｐｅ
ｒ：精細レベル）、レベル２の下側…、偶数バンク３５
２２は、レベル０の上側、レベル１の下側、レベル２の
上側、…を格納する。

【００６３】スパン内のピクセルＰ₀₀，Ｐ₁₀，Ｐ₀₁，Ｐ
₁₁をテクスチャ・マップ上に座標変換（マッピング）し
た点をそれぞれＰ’₀₀，Ｐ’₁₀，Ｐ’₀₁，Ｐ’₁₁とす
る。これらの点に対応する（即ち、これらの点を囲む）
テクスチャ・エレメント値は各バンクメモリの次のアド
レスの内容である。

【００６４】バンク００の（１，１）番地

【００６５】バンク１０の（１，１）番地

【００６６】バンク２０の（０，１）番地

【００６７】バンク０１の（１，０）番地

【００６８】バンク１１の（１，０）番地 （この場合
は不要）

【００６９】バンク２１の（０，０）番地

【００７０】バンク０２の（１，０）番地

【００７１】バンク１２の（１，０）番地

【００７２】バンク２２の（０，０）番地

【００７３】テクセル・セレクタ３５３は、並列に読み
出された各バンクの出力の中から各ピクセルに関するバ
ンク出力（すなわちテクセル）を選択するため次の計算
を行う。

【００７４】

【数１４】

【００７５】アンチ・タイル及びアンチ・エリアシング
計算機３５４は、次の計算を行うことにより、式（３）
のテクセルｔの補正を行ってアンチ・タイル（anti-til
e）及びアンチ・エリアシングを行う。図１において、
アンチ・タイル及びアンチ・エリアシング計算機３５４
の出力《ｔ1》、《ｔ2》、《ｔ3》、《ｔ4》は、テクス
チャがカラーでＲ，Ｇ，Ｂ、及びトランスルーセンシに
対応してｔR，ｔG、ｔB，及びｔTを有するものとして表
わしている。

【００７６】

【数１５】

【００７７】

【発明の効果】以上のように、この発明によればテクス
チャ・マップ・メモリを複数のピクセル・プロセッサに
対して共通にし、ＭＩＰＭＡＰの各レベルのマップを偶
数バンクと奇数バンクに平等に格納し無駄なくメモリを
使うようにしたので、各ピクセル・プロセッサに同じテ
クスチャ・マップを格納する必要がなく、レベル計算回
路が１回路でしかも簡単でよく、アンチ・タイル計算を
行うために読み出すテクセルの数が少なくてすむので装
置を小型にすることができる。また、言い換えれば同一
規模の装置で多くのテクスチャ・マップを提供できる。

【００７８】これを具体的に述べると

【００７９】（１）レベル計算

【００８０】（ａ）本発明においては前記した式（１
２）で与えられ、全体で一回路で実現できる。式（１
２）を再掲する。

【００８１】 ｌｖ＝−ｌｏｇ₂（ｍａｘ｛ｘ_max−ｘ_min，ｙ_max−ｙ_min｝） …（１２）

【００８２】（ｂ）従来方式では次式で与えられ、各ピ
クセルプロセッサで計算する必要がある。

【００８３】

【数１６】

【００８４】（２）アンチ・タイル計算のためのバンク
数

【００８５】（ａ）本発明においては、ｓｐａｎ＝２×
２ｐｉｘｅｌｓのとき、システム全体で ３×３＝９バ
ンク必要

【００８６】（ｂ）従来方式では、１ピクセルプロセッ
サ当り４バンク必要、システム全体では４ｐｉｘｅｌ／
ｓｐａｎの場合 ４×４＝１６バンク必要となる。

【００８７】（３）テクスチャ・メモリ容量（ｍ ｍａ
ｐ／ｓｙｓ，２５６×２５６ｔｅｘｅｌｓ／ｍａｐ，１
バイト／ｔｅｘｅｌとして）

【００８８】（ａ）本発明では ６４ｍ ＫＢ／ｓ
ｙｓ

【００８９】（ｂ）従来方式では ２５６ｍ ＫＢ／ｓ
ｙｓ （４ｐｉｘｅｌ ｐｒｏｃ．／ｓｙｓとして）

【図面の簡単な説明】

【図１】マッピング計算部３４とテクスチャ・エレメン
ト値計算部３５との内部ブロック図である。

【図２】ビジュアルシステムの全体構成のブロック図で
ある。

【図３】ビデオプロセッサの全体構成のブロック図であ
る。

【図４】フェイス、セグメント、スパン、ピクセルの関
係を示す図である。

【図５】マッピング・マトリックスを説明する図であ
る。

【図６】スパンとマップ・スパン（ｍｓｐａｎ）の関係
を示す図である。

【図７】ｇ（Ｌ）を説明する図である。

【図８】テクスチャ・マップ・メモリ３５２の構成を説
明する図である。

【図９】テクスチャ・マップのテクセルとバンクの関係
を説明する図である。

【図１０】偶数バンク、奇数バンクとＭＩＰＭＡＰのレ
ベルの関係を説明する図である。

【図１１】従来のビデオ・プロセッサのブロック図であ
る

【図１２】従来のテクスチャ発生回路のブロック図であ
る。

【符号の説明】

１ 視界計算部 ２ 幾何計算部 ３ ビデオプロセッサ ３１ ＦＩＦＯ ３２ セグメント計算部 ３３ スパン計算部 ３４ マッピング計算部 ３５ テクスチャ・エレメント値計算部 ３６ ピクセル計算部 ３７ ビデオバッファ ３８ ディスプレイ装置 ３４１ 座標変換計算部 ３４２ マップ・スパン計算部 ３５１ マップ・アドレス計算部 ３５２ テクスチャ・マップ・メモリ ３５３ テクセル・セレクタ ３５４ アンチ・エリアシング計算機

Claims (3)

【特許請求の範囲】
1. 【請求項１】 所定数のピクセルの集合であるスパンに
   含まれるピクセルを同時に並列に処理する方式におい
   て、 予めテクスチャ・マップをテクスチャ・マップ・メモリ
   に格納しておくに際して、スパンのピクセルの数に応じ
   た所定数のバンクのテクスチャ・マップ・メモリにテク
   スチャ・マップを分割して格納しておき、 スパン内のピクセルのテクスチャ・マップ座標系への変
   換を計算し、変換されたピクセルからテクスチャ・マッ
   プのレベルを計算し、前記変換されたピクセルと前記計
   算したレベルにより前記テクスチャ・マップ・メモリの
   アドレスを得て、スパン内の全てのピクセルに対応した
   テクスチャ・エレメント値を各バンクから同時に読み出
   すことを特徴とするテクスチャ・マッピングの方法。
2. 【請求項２】 ＭＩＰ ＭＡＰ方式のテクスチャ・マッ
   プを用いてアンチエイリアシングを行う場合、 ２バンクで構成したテクスチャ・マップ・メモリに予め
   格納するに際し、テクスチャ・マップの精細度を表す各
   レベルの下側と上側を各バンクに分け、各レベルｎの下
   側を隣のレベルｎ−１の上側とレベルｎ＋１の上側と同
   一バンクに格納し、各レベルｎの上側を隣のレベルｎ−
   １の下側とレベルｎ＋１の下側と同一バンクに格納して
   おき、 各バンクから高精細度レベルと低精細度レベルのテクセ
   ルが同時に読み出され、且つテクスチャ・マップ・メモ
   リを全くむだなく使用できるようにしたことを特徴とす
   るテクスチャ・マッピングの方法。
3. 【請求項３】 スパン内の所定数のピクセルをスクリー
   ン座標系からテクスチャ・マップの座標系に変換する座
   標変換計算部と、 前記変換されたテクスチャ・マップの座標系からテクス
   チャ・マップのレベルと、テクスチャ・マップ座標系に
   変換されたスパンを含むテクセルの集合の座標を計算す
   るマップ・スパン計算部と、 ２バンクに構成されて、テクスチャ・マップが、並列に
   処理される所定数のピクセルの集合であるスパンとして
   予め格納され、テクスチャ・マップの精細度を表す各レ
   ベルの下側と上側が各バンクに分けられ、各レベルｎの
   下側が隣のレベルｎ−１の上側とレベルｎ＋１の上側と
   同一バンクに格納され、各レベルｎの上側が隣のレベル
   ｎ−１の下側とレベルｎ＋１の下側と同一バンクに格納
   されるテクスチャ・マップ・メモリと、 前記マップ・スパン計算機において計算されたテクスチ
   ャ・マップのレベルと、スパンを含むテクセルの集合の
   座標とからテクスチャ・マップ・メモリの各バンクのア
   ドレスを計算するマップ・アドレス計算機とを有するこ
   とを特徴とするテクスチャ・マッピング装置。