JPH08212357A - 補間装置および補間方法、並びに画像生成装置 - Google Patents

Abstract

(57)【要約】 【課題】 高速で動作し、かつ、高画質な画像を生成可
能な補間装置を提供する。 【解決手段】 補間装置は、複数の画素を含むテクスチ
ャを格納する第１の原画像格納部２０７と、そのテクス
チャに対する参照点の位置にかかわらず、そのテクスチ
ャに含まれる所定の数の画素に関連する情報を補間処理
部２０４に供給する画素値供給部２０３と、その所定の
数の画素に関連する情報に基づいて補間画素データを計
算することにより、補間処理を実行する補間処理部２０
４とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、テクスチャマッピ
ングや画像のスケーリングなどの画像処理、コンピュー
タグラフィックスにおいて、高画質な画像を得るために
内挿補間処理を実行する補間装置および補間方法、並び
にその補間装置を含む画像生成装置に関する。

【０００２】

【従来の技術】近年、コンピュータグラフィックスや、
ゲーム機などの分野では、テクスチャマッピングによ
り、ポリゴンレンダリングを行っているものが多い。通
常、インバースマップと呼ばれるテクスチャマッピング
手法では、スクリーン座標（Ｘｓ，Ｙｓ）からテクスチ
ャパターンの座標（ｕ，ｖ）が計算され、その座標
（ｕ，ｖ）に対応する色が取得される。計算により得ら
れる座標（ｕ，ｖ）は小数部を有するのに対し、実際の
テクスチャパターンは、座標（ｕ，ｖ）が整数値となる
有限個の格子点上でしか定義されていない。このため、
計算により得られる小数部を有する座標（ｕ，ｖ）を単
に整数に丸めたのでは、テクスチャマッピングにより綺
麗な画像を得ることはできない。折り返しひずみなどの
影響を受けるからである。この格子点間のテクスチャ情
報をどのように補間するかによって、生成画像に差が現
れる。すなわち、テクスチャマッピングにおいてテクス
チャ情報を内挿補間することにより高画質な画像を生成
することができる。

【０００３】内挿補間とは、サンプル点（非整数）の周
辺に位置する画素の画素値を用いて、サンプル点の画素
値を算出するものである。サンプル点の周辺に位置する
画素とは、サンプル点を中心とし、半径１画素の円の領
域内に存在する画素を表す。この補間処理にはいくつか
の手法がある。高画質な画像を生成することができる手
法としては、例えば、バイリニア補間処理が知られてい
る（George Wolberg,"Digital Image Warping", IEEE C
omputer Society Press発行, 1990, pp147-pp149）。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
テクスチャパターンのサイズは比較的大きかったので、
そのテクスチャパターンの境界部分の画素データをどの
ように扱うかは考慮されていなかった。

【０００５】本発明の目的は、テクスチャに対するアク
セスが高速であり、かつ、高画質な画像を生成するため
に使用される補間装置および補間方法、並びに画像生成
装置を提供することにある。

【０００６】

【課題を解決するための手段】本発明の補間装置は、複
数の画素を含むテクスチャを格納する第１格納手段と、
該テクスチャに対する参照点の位置にかかわらず、該テ
クスチャに含まれる所定の数の画素に関連する情報を提
供する提供手段と、該所定の数の画素に関連する情報に
基づいて補間画素データを計算することにより、補間処
理を実行する補間処理手段とを備えており、これによ
り、上記目的が達成される。

【０００７】前記提供手段は、前記第１格納手段に格納
されているテクスチャから、処理の対象となる第１テク
スチャより少なくとも周囲１画素だけ大きい第２テクス
チャを切り出す切り出し手段と、該第２テクスチャを格
納する第２格納手段と、該第１テクスチャに対する参照
点の位置に応じて、該第２格納手段に格納されている第
２テクスチャの画素にアクセスするためのアドレスを生
成するアドレス生成手段とを備えていてもよい。

【０００８】前記第２テクスチャは、トーラスを形成す
るように切り出されてもよい。

【０００９】前記提供手段は、前記第１格納手段に格納
されているテクスチャのうち少なくとも一部を含む第１
テクスチャを、該第１テクスチャより少なくとも周囲１
画素だけ大きい第２テクスチャに変換するテクスチャ変
換手段と、該第２テクスチャを格納する第２格納手段
と、該第１テクスチャに対する参照点の位置に応じて、
該第２格納手段に格納されている第２テクスチャの画素
にアクセスするためのアドレスを生成するアドレス生成
手段とを備えていてもよい。

【００１０】前記テクスチャ変換手段は、前記第１テク
スチャの境界部分の画素を、前記第１テクスチャの周囲
に複写する手段を備えていてもよい。

【００１１】前記テクスチャ変換手段は、前記第１テク
スチャの周囲に所定の固定値を挿入する手段を備えてい
てもよい。

【００１２】前記処理の固定値は、黒色を表す値であっ
てもよい。

【００１３】前記処理の固定値は、描画対象の背景色を
表す値であってもよい。

【００１４】前記提供手段は、前記第１格納手段に格納
されているテクスチャのうち少なくとも一部を含む第１
テクスチャを格納する第２格納手段と、該第１テクスチ
ャを該第２格納手段に転送する転送手段と、該第１テク
スチャに対する参照点の位置に応じて、該第２格納手段
に格納されている第１テクスチャの画素にアクセスする
ためのアドレスを生成するアドレス生成手段とを備えて
いてもよい。

【００１５】前記提供手段と補間処理手段とは第１のチ
ップ上に形成され、前記第１格納手段は該第１のチップ
とは異なる第２のチップ上に形成されてもよい。

【００１６】前記第２格納手段は、前記第１格納手段よ
りも高速に動作するメモリであってもよい。

【００１７】本発明の補間方法は、複数の画素を含むテ
クスチャに対する参照点の位置にかかわらず、該テクス
チャに含まれる所定の数の画素に関連する情報を提供す
るステップと、該所定の数の画素に関連する情報に基づ
いて補間画素データを計算することにより、補間処理を
実行するステップとを包含しており、これにより、上記
目的が達成される。

【００１８】前記情報を提供するステップは、前記テク
スチャから、処理の対象となる第１テクスチャより少な
くとも周囲１画素だけ大きい第２テクスチャを切り出す
ステップと、該第１テクスチャに対する参照点の位置に
応じて、該第２テクスチャの画素にアクセスするための
アドレスを生成するステップとを包含してもよい。

【００１９】前記第２テクスチャは、トーラスを形成す
るように切り出されれてもよい。

【００２０】前記情報を提供するステップは、前記テク
スチャのうち少なくとも一部を含む第１テクスチャを、
該第１テクスチャより少なくとも周囲１画素だけ大きい
第２テクスチャに変換するステップと、該第１テクスチ
ャに対する参照点の位置に応じて、該第２テクスチャの
画素にアクセスするためのアドレスを生成するステップ
とを包含してもよい。

【００２１】前記変換ステップは、前記第１テクスチャ
の境界部分の画素を、前記第１テクスチャの周囲に複写
するステップを包含してもよい。

【００２２】前記変換ステップは、前記第１テクスチャ
の周囲に所定の固定値を挿入するステップを包含しても
よい。

【００２３】前記処理の固定値は、黒色を表す値であっ
てもよい。

【００２４】前記処理の固定値は、描画対象の背景色を
表す値であってもよい。

【００２５】前記情報を提供するステップは、前記テク
スチャのうち少なくとも一部を含む第１テクスチャに対
する参照点の位置に応じて、該第１テクスチャの画素に
アクセスするためのアドレスを生成するステップを包含
してもよい。

【００２６】本発明の画像生成装置は、テクスチャをポ
リゴンにマッピングすることにより、画像を生成する画
像生成装置であって、複数の画素を含むテクスチャを格
納する手段と、ポリゴン平面上の点の座標をテクスチャ
平面上の点の座標に変換する手段と、該テクスチャ平面
上の点の座標の値にかかわらず、該テクスチャに含まれ
る所定の数の画素に関連する情報を提供する手段と、該
所定の数の画素に関連する情報に基づいて補間画素デー
タを計算することにより、補間処理を実行する手段と、
該補間画素データに基づいて、画像を生成する手段とを
備えており、これにより、上記目的が達成される。

【００２７】

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を説明する。

【００２８】（実施の形態１）図１は、テクスチャマッ
ピングによりポリゴンを描画するシステム１００の構成
を示す。システム１００は、プロセッサ１と、メインメ
モリ２と、レンダリングプロセッサ３と、ピクセルメモ
リ４と、デジタルアナログコンバータ（ＤＡＣ）５と、
モニタ６とを有している。システム１００は、システム
バス７をさらに有している。プロセッサ１とメインメモ
リ２とレンダリングプロセッサ３とピクセルメモリ４と
はシステムバス７に接続されている。入出力装置（不図
示）もまたシステムバス７に接続され得る。

【００２９】プロセッサ１は、テクスチャマッピングを
行うための三次元図形処理の幾何演算、レンダリングプ
ロセッサ３およびＤＡＣ５の動作の制御、並びにシステ
ム全体の動作の制御を行う。

【００３０】メインメモリ２は、プロセッサ１によって
実行されるプログラムや、不透明処理やテクスチャマッ
ピングなどの各処理に必要とされるデータを格納する。
そのようなデータには、ポリゴンデータが含まれる。

【００３１】レンダリングプロセッサ３は、ピクセルメ
モリ４に格納される画像に含まれる各画素ごとにその画
素の色を表す画素データを計算することにより、ポリゴ
ンを表す画像を生成する。レンダリングプロセッサ３に
よって生成される画像もまたピクセルメモリ４に格納さ
れる。このようにして、レンダリングプロセッサ３によ
ってポリゴンの描画が達成される。レンダリングプロセ
ッサ３の動作は、プロセッサ１によって制御される。

【００３２】ピクセルメモリ４には、レンダリングプロ
セッサ３による描画の対象となる画像のほか、その画像
の画素データを計算するために使用される原画像（テク
スチャ）が格納される。

【００３３】レンダリングプロセッサ３によって生成さ
れた画像は、ＤＡＣ５を介してモニタ６に出力される。
このようにして、ポリゴンを表す画像がモニタ６上に表
示される。

【００３４】図２は、レンダリングプロセッサ３および
ピクセルメモリ４の構成を示す。レンダリングプロセッ
サ３は、ＤＤＡ(Digital differential analyzer)係数
演算部２０１と、マッピングアドレス生成部２０２と、
画素値供給部２０３と、補間処理部２０４と、合成処理
部２０５とを含んでいる。ピクセルメモリ４は、レンダ
リングプロセッサ３によって生成された画像を格納する
生成画像格納部２０６と、その画像を生成するために使
用される原画像（テクスチャ）を格納する第１の原画像
格納部２０７とを含んでいる。

【００３５】ＤＤＡ係数演算部２０１には、ｘｙｚ座標
系で表されるポリゴンの頂点の座標（ｘ，ｙ，ｚ）とｕ
ｖ座標系で表されるテクスチャの頂点の座標（ｕ，ｖ）
との間の関係がシステムバス７を介して供給される。例
えば、その関係は、ｕ＝ｆ（ｘ，ｙ）およびｖ＝ｇ
（ｘ，ｙ）という関数の形式で与えられる。ＤＤＡ係数
演算部２０１は、入力されるポリゴンの頂点の座標とテ
クスチャの頂点の座標との関係に基づいて、ＤＤＡ係数
を生成する。ＤＤＡ係数は、ｙ方向の微分係数（ｄｕ／
ｄｙ，ｄｖ／ｄｙ）と、ｘ方向の偏微分係数（∂ｕ／∂
ｘ，∂ｖ／∂ｘ）とからなる。ＤＤＡ係数演算部２０１
によって生成されたＤＤＡ係数は、マッピングアドレス
生成部２０２に供給される。

【００３６】マッピングアドレス生成部２０２は、ＤＤ
Ａ係数に基づいてポリゴンの座標（ｘ，ｙ）を生成する
ｘｙ−ＤＤＡ処理部２１１と、ＤＤＡ係数に基づいてそ
のポリゴンの属性値を生成するアルファ−ＤＤＡ処理部
２１２と、ＤＤＡ係数に基づいてそのポリゴンの座標
（ｘ，ｙ）に対応するテクスチャの座標（ｕ，ｖ）を生
成するｕｖ−ＤＤＡ処理部２１３とを含んでいる。例え
ば、アルファ−ＤＤＡ処理部２１２によって生成される
ポリゴンの属性値は、１つの画素が占める面積のうちそ
のポリゴンが占める面積の割合（面積寄与率）であり得
る。

【００３７】マッピングアドレス生成部２０２における
ＤＤＡ処理は、ｙ方向の微分係数とｘ方向の偏微分係数
と初期値（ポリゴンの頂点の座標）とに基づいて行われ
る。例えば、ｕｖ−ＤＤＡ処理部２１３は、ｙ方向の微
分係数とｘ方向の偏微分係数と初期値（ポリゴンの頂点
の座標）とに基づいて、第１の原画像格納部２０７に格
納されている原画像（テクスチャ）に対する参照点を示
す座標（ｕ，ｖ）を生成する。第１の原画像格納部２０
７に格納されている原画像（テクスチャ）の参照点を示
す座標（ｕ，ｖ）は、以下に説明するようにして得られ
る。

【００３８】ポリゴンのエッジにおけるテクスチャの座
標は、複数のスキャンラインのそれぞれについて（数
１）の漸化式を適用することによって計算される。（数
１）における（ｕ（ｎ＋１），ｖ（ｎ＋１））は、（ｕ
（ｎ），ｖ（ｎ））に対して１つ下のスキャンライン上
のポリゴンのエッジにおけるテクスチャの座標を表す。

【００３９】

【数１】

【００４０】また、同一のスキャンライン上のポリゴン
内部（以下、「スパン」という）におけるテクスチャの
座標は、（数２）の漸化式によって計算される。（数
２）における（ｕ（ｎ＋１），ｖ（ｎ＋１））は、（ｕ
（ｎ），ｖ（ｎ））に対してスパン方向に１画素となり
の点におけるテクスチャの座標を表す。

【００４１】

【数２】

【００４２】画素値供給部２０３は、ｕｖ−ＤＤＡ処理
部２１３によって生成されるテクスチャの座標（ｕ，
ｖ）の値にかかわらず、所定数の画素の座標およびその
所定数の画素の値を補間処理部２０４に供給する。

【００４３】補間処理部２０４には、ｕｖ−ＤＤＡ処理
部２１３から供給されるテクスチャの座標（ｕ，ｖ）が
参照アドレスとして供給される。また、補間処理部２０
４には、画素値供給部２０３から所定数の画素の座標お
よびその所定数の画素の値が供給される。補間処理部２
０４は、参照アドレス（ｕ，ｖ）の値に応じて、画素値
供給部２０３から供給される所定数の画素の値をそれぞ
れ重みづけすることにより補間画素データの値（Ｐ＿ｇ
ｅｎ）を計算する。この処理をバイリニア補間処理とい
う。

【００４４】例えば、図３は、参照アドレス２１００
（ｕ，ｖ）の近傍に４つの画素２１１０〜２１４０が配
置されている例を示す。この場合、画素値供給部２０３
（図２）によって、参照アドレス２１００（ｕ，ｖ）の
近傍に位置する画素２１１０〜２１４０のそれぞれの座
標値と画素値とが補間処理部２０４に供給される。ここ
で、本明細書では、「参照アドレス（ｕ，ｖ）の近傍」
とは、そのテクスチャの座標（ｕ，ｖ）を中心とし、半
径１画素の円の範囲をいうと定義する。補間処理部２０
４は、補間画素データの値（Ｐ＿ｇｅｎ）を（数３）に
従って求める。

【００４５】

【数３】

【００４６】ここで、画素２１１０の座標値を（ｕ０，
ｖ０）、画素２１１０の画素値をａ、画素２１２０の座
標値を（ｕ０，ｖ１）、画素２１２０の画素値をｂ、画
素２１３０の座標値を（ｕ１，ｖ１）、画素２１３０の
画素値をｃ、画素２１４０の座標値を（ｕ１，ｖ０）、
画素２１４０の画素値をｄとする。

【００４７】参照アドレス２１００がテクスチャの境界
の近傍に位置する場合には、その参照アドレスを中心と
する半径１画素の円の範囲には４つの画素が存在しない
場合がある。本明細書では、参照アドレスを中心とする
半径１画素の円の範囲には４つの画素が存在しない領域
を「境界領域」といい、それ以外の領域を「中心領域」
という。

【００４８】図４（ａ）は、画素値のサンプリングポイ
ントを画素の中心とした場合における中心領域（ハッチ
ング部分）と境界領域（ハッチング部分以外）とを示
す。すなわち、中心領域は、（数４）で示される。ここ
で、テクスチャのサイズはｍ×ｎ画素である。

【００４９】

【数４】

【００５０】図４（ｂ）は、画素値のサンプリングポイ
ントを画素の左上点（すなわち、画素を表す座標系の原
点に最も近い画素の点）とした場合における中心領域
（ハッチング部分）と境界領域（ハッチング部分以外）
とを示す。すなわち、中心領域は、（数５）で示され
る。ここで、テクスチャのサイズはｍ×ｎ画素である。

【００５１】

【数５】

【００５２】図４（ａ）および図４（ｂ）において、テ
クスチャは４×４画素からなり、各画素は小さな四角形
で表されている。

【００５３】画素値供給部２０３は、参照アドレスがテ
クスチャの中心領域内にあるか境界領域内にあるかにか
かわらず、補間処理部２０４に所定数の画素の座標値と
その所定数の画素の画素値とを供給する。

【００５４】画素値供給部２０３は、アドレス生成部２
０８と第２の原画像格納部２０９と原画像格納制御部２
１０とを含んでいる。

【００５５】アドレス生成部２０８は、ｕｖ−ＤＤＡ処
理部２１３によって生成されるテクスチャの座標（ｕ，
ｖ）に応じて、第２の原画像格納部２０９に格納される
テクスチャの画素をアクセスするためのアドレスを生成
する。

【００５６】第２の原画像格納部２０９は、第１の原画
像格納部２０７に格納されているレンダリングの対象と
なる原画像（テクスチャ）の一部又は全部を格納する。
レンダリングプロセッサ３を１つのチップ上に形成し、
第１の原画像格納部２０７を別のチップ上に形成しても
よい。例えば、レンダリングプロセッサ３は１つのＬＳ
Ｉとして実装され得る。また、第１の原画像格納部２０
７を外部メモリとして実装され得る。この場合には、第
２の原画像格納部２０９は、第１の原画像格納部２０７
のキャッシュ／バッファの役割を果たす。従って、第２
の原画像格納部２０９は、第１の原画像格納部２０７よ
り高速に動作するメモリであることが好ましい。これに
より、第２の原画像格納部２０９に格納されているテク
スチャへのアクセスはＬＳＩ内部におけるアクセスとな
る。その結果、テクスチャへの高速なアクセスが可能と
なり、レンダリングプロセッサ３（ＬＳＩ）と第１の原
画像格納部２０７（外部メモリ）との間のバスボトルネ
ックが解消される。

【００５７】原画像格納制御部２１０は、第１の原画像
格納部２０７に格納されている原画像（テクスチャ）の
うち少なくとも一部を切り出して、その切り出した原画
像（テクスチャ）を第２の原画像格納部２０９に転送す
る。

【００５８】図５（ａ）は、第１の原画像格納部２０７
に格納されている原画像（テクスチャ）３０１の例を示
す。この例では、テクスチャ３０１は１６×１６画素か
ら構成されており、テクスチャマッピングを行う最小単
位は４×４画素であると仮定する。従って、テクスチャ
３０１は、１６個の４×４画素に分割されている。例え
ば、テクスチャ３０２（図５（ｂ））は、（ｕ，ｖ）＝
（４，４）、（４，８）、（８，８）、（８，４）に囲
まれる４×４画素のテクスチャである。また、テクスチ
ャ３０４（図５（ｂ））は、（ｕ，ｖ）＝（０，１
２）、（０，１６）、（４，１６）、（４，１２）に囲
まれる４×４画素のテクスチャである。テクスチャマッ
ピングを行う最小単位は、第２の原画像格納部２０９に
格納可能なテクスチャのサイズに応じて決定される。以
下の説明では、第２の原画像格納部２０９に格納可能な
テクスチャのサイズは、テクスチャマッピングを行う最
小単位である４×４画素より周囲１画素分だけ大きい６
×６画素であると仮定する。

【００５９】図６は、生成画像格納部２０６に生成され
るポリゴン４０１の例を示す。ポリゴン４０１にはテク
スチャ３０１（図５（ａ））がテクスチャマッピングさ
れる。ポリゴン４０１もテクスチャ３０１と同様に１６
個のポリゴンに分割される。分割ポリゴン４０２は、テ
クスチャ３０２に対応し、分割ポリゴン４０３は、テク
スチャ３０４に対応する。

【００６０】原画像格納制御部２１０は、第１の原画像
格納部２０７に格納されているテクスチャ３０１から、
テクスチャ３０２より周囲１画素分だけ大きいテクスチ
ャ３０３（図５（ｃ））を切り出して、その切り出した
テクスチャ３０３を第２の原画像格納部２０９に転送す
る。テクスチャ３０３は、（ｕ，ｖ）＝（３，３）、
（３，９）、（９，９）、（９，３）に囲まれる６×６
画素のテクスチャである。テクスチャ３０１からテクス
チャ３０３を切り出す処理は、テクスチャ３０２がテク
スチャ３０１の境界領域を含まない場合における原画像
格納制御部２１０による処理の一例である。なお、テク
スチャ３０１から、テクスチャ３０２より周囲２画素以
上大きいテクスチャを切り出すようにしてもよい。

【００６１】原画像格納制御部２１０は、第１の原画像
格納部２０７に格納されているテクスチャ３０１から、
テクスチャ３０４より周囲１画素分だけ大きいテクスチ
ャ３０５（図５（ｃ））を切り出して、その切り出した
テクスチャ３０５を第２の原画像格納部２０９に転送す
る。テクスチャ３０５は、（ｕ，ｖ）＝（０，１１）、
（０，１６）、（５，１６）、（５，１１）に囲まれる
５×５画素のテクスチャ部分と、（ｕ，ｖ）＝（１５，
１１）、（１５，１６）、（１６，１６）、（１６，１
１）に囲まれる５×１画素のテクスチャ部分と、（ｕ，
ｖ）＝（０，０）、（０，１）、（５，１）、（５，
０）に囲まれる１×５画素のテクスチャ部分と、（ｕ，
ｖ）＝（１５，０）、（１５，１）、（１６，１）、
（１６，０）に囲まれる１画素のテクスチャ部分とから
構成される。このようなテクスチャ３０５の構成は、テ
クスチャはトーラス状に形成されているという事実に基
づいている。テクスチャ３０１からテクスチャ３０５を
切り出す処理は、テクスチャ３０４がテクスチャ３０１
の境界領域を含む場合における原画像格納制御部２１０
による処理の一例である。なお、テクスチャ３０１か
ら、テクスチャ３０４より周囲２画素以上大きいテクス
チャを切り出すようにしてもよい。

【００６２】以下、テクスチャ３０３および３０５の切
り出し処理についてさらに詳しく説明する。この切り出
し処理は、原画像格納制御部２１０によって実行され
る。

【００６３】図７は、分割テクスチャのサイズが４×４
画素であり、切り出されるテクスチャのサイズが６×６
画素である場合における切り出し処理の手順を示す。

【００６４】図７において、（ｕ，ｖ）は、テクスチャ
マッピングの対象となる分割テクスチャ３０２（３０
４）の原点に最も近い座標点を示す。（ｃｕｔ＿ｕ，ｃ
ｕｔ＿ｖ）は、テクスチャ３０１から切り出されるべき
テクスチャ３０３（３０５）の原点に最も近い座標点を
示す。（Ｈ，Ｗ）は、テクスチャ３０１の高さおよび幅
を示す。ここで、Ｈ、Ｗは２のべき乗とする。（ｉ，
ｊ）は、切り出し処理を制御するためのカウンタを示
す。ｉは切り出すべきテクスチャ３０３（３０５）のｕ
座標方向の画素数をカウントするためのカウンタであ
り、ｊは切り出すべきテクスチャ３０３（３０５）のｖ
座標方向の画素数をカウントするためのカウンタであ
る。記号”＆”は論理積演算を示し、記号”＾”は排他
的論理和演算を示す。

【００６５】図７において、ステップ６０５からステッ
プ６０９は１つのループを形成する。このループは、切
り出すべきテクスチャ３０３（３０５）のｕ座標方向の
座標を計算するために使用される。ステップ６０２から
ステップ６１１はもう１つのループを形成する。このル
ープは、切り出すべきテクスチャ３０３（３０５）のｖ
座標方向の座標を計算するために使用される。

【００６６】以下、図７に示される切り出し処理の手順
を各ステップごとに詳細に説明する。

【００６７】ステップ６０１では、（ｕ，ｖ）が入力さ
れる。また、内部カウンタ（ｉ，ｊ）が初期化される。
内部カウンタ（ｉ，ｊ）はそれぞれｕ座標方向およびｖ
座標方向のカウンタである。

【００６８】ステップ６０２では、切り出されるべきテ
クスチャ３０３（３０５）のｖ座標ｃｕｔ＿ｖが計算さ
れる。

【００６９】ステップ６０３では、ステップ６０２にお
いて計算されたｃｕｔ＿ｖの値がテクスチャ３０１の範
囲にあるか否かが判定される。ｃｕｔ＿ｖの値がテクス
チャ３０１の範囲にある場合には、処理はステップ６０
５に進む。ｃｕｔ＿ｖの値がテクスチャ３０１の範囲に
ない場合には、処理はステップ６０４を経由してステッ
プ６０５に進む。

【００７０】ステップ６０４では、テクスチャがトーラ
ス状に形成されるようにｃｕｔ＿ｖの値が変換される。

【００７１】ステップ６０５では、ステップ６０２と同
様にして、切り出されるべきテクスチャ３０３（３０
５）のｕ座標ｃｕｔ＿ｕが計算される。

【００７２】ステップ６０６では、ステップ６０３と同
様にして、ステップ６０５において計算されたｃｕｔ＿
ｕの値がテクスチャ３０１の範囲にあるか否かが判定さ
れる。ｃｕｔ＿ｕの値がテクスチャ３０１の範囲にある
場合には、処理はステップ６０８に進む。ｃｕｔ＿ｕの
値がテクスチャ３０１の範囲にない場合には、処理はス
テップ６０７を経由してステップ６０８に進む。

【００７３】ステップ６０７では、ステップ６０４と同
様にして、テクスチャがトーラス状に形成されるように
ｃｕｔ＿ｕの値が変換される。

【００７４】ステップ６０８では、ｖ座標方向のカウン
タであるｊが１だけインクリメントされる。

【００７５】ステップ６０９では、ｖ座標方向の処理を
終了するか否かが判定される。

【００７６】ステップ６１０では、ｕ座標方向のカウン
タであるｉが１だけインクリメントされる。

【００７７】ステップ６１１では、ｕ座標方向の処理を
終了するか否かが判定される。

【００７８】上述したステップ６０１〜６１１を実行す
ることにより、テクスチャがトーラス状に形成されてい
ることを考慮して、分割テクスチャ３０２（３０４）の
原点に最も近い座標点（ｕ，ｖ）から、テクスチャ３０
２から切り出されるべきテクスチャ３０３（３０５）の
原点に最も近い座標点（ｃｕｔ＿ｕ，ｃｕｔ＿ｖ）を得
ることができる。

【００７９】このように、原画像格納制御部２１０によ
れば、分割ポリゴンに対応するテクスチャよりも少なく
とも周囲１画素分だけ大きいテクスチャが切り出され、
その切り出されたテクスチャが第２の原画像格納部２０
９に格納される。その結果、第２の原画像格納部２０９
は、アドレス生成部２０８によって生成される参照アド
レスが第２の原画像格納部２０９に格納されているテク
スチャの境界領域内に位置するか否かにかかわらず、常
に、その参照アドレスの近傍に配置される４つの画素を
補間処理部２０４に提供することが可能となる。また、
レンダリングプロセッサ３を１つのＬＳＩ上に実装した
場合には、第２の原画像格納部２０９に格納されるテク
スチャへのアクセスを高速に行うことができるので、メ
モリボトルネックを解消することができる。さらに、単
一のテクスチャを複数のテクスチャに分割して、分割さ
れたテクスチャのそれぞれに対してテクスチャマッピン
グを行うことにより得られる画像の質は、単一のテクス
チャに対してテクスチャマッピングを行うことにより得
られる画像の質に比べて劣らない。

【００８０】図２を再び参照して、合成処理部２０５に
は、補間処理部２０４から補間画素データ（Ｐ＿ｇｅ
ｎ）が供給され、アルファ−ＤＤＡ処理部２１２からそ
の補間画素データ（Ｐ＿ｇｅｎ）の属性値（α＿ｇｅ
ｎ）が供給される。さらに、合成処理部２０５には、生
成画像格納部２０６から画素データ（Ｐ＿ａｃｃ＿ｉ
ｎ）およびその画素データの属性値（α＿ａｃｃ＿ｉ
ｎ）が供給される。合成処理部２０５は、これらの入力
に基づいて、生成画像の画素データ（Ｐ＿ａｃｃ＿ｏｕ
ｔ）およびその画素データの属性値（α＿ａｃｃ＿ｏｕ
ｔ）を生成する。合成処理部２０５によって生成された
生成画像の画素データ（Ｐ＿ａｃｃ＿ｏｕｔ）およびそ
の画素データの属性値（α＿ａｃｃ＿ｏｕｔ）は、生成
画像格納部２０６に格納される。この合成処理は、アル
ファブレンディングと呼ばれる。アルファブレンディン
グとは、補間処理部２０４から供給される補間画素デー
タと、生成画像格納部２０６に格納されている画素デー
タとを所定の混合率で合成する処理である。その所定の
混合率は、アルファ−ＤＤＡ処理部２１２から供給され
る属性値と、生成画像格納部２０６に格納されている属
性値とに基づいて決定される。具体的には、合成処理部
２０５によるアルファブレンディングは、（数６）に従
って生成画像の画素データ（Ｐ＿ａｃｃ＿ｏｕｔ）およ
びその画素データの属性値（α＿ａｃｃ＿ｏｕｔ）を計
算することによって達成される。

【００８１】

【数６】

【００８２】生成画像格納部２０６は、生成画像の画素
データおよびその画素データの属性値を格納する。第１
の原画像格納部２０７は、レンダリングに使用される原
画像（テクスチャ）を格納する。生成画像格納部２０６
および第１の原画像格納部２０７としては、一般の大容
量メモリを使用することができる。生成画像格納部２０
６および第１の原画像格納部２０７は、同一のバスを用
いて構成され得る。生成画像格納部２０６および第１の
原画像格納部２０７は、図１のピクセルメモリ４に相当
する。

【００８３】このようにして、生成画像格納部２０６に
生成画像が格納される。

【００８４】（実施の形態２）以下、本発明の実施の形
態２を説明する。システム１００の構成およびレンダリ
ングプロセッサ３の構成は、実施の形態１と同様であ
る。従って、ここではその説明を省略する。実施の形態
１と比較すると、原画像格納制御部２１０によって実行
される処理が異なる。

【００８５】図８は、第２の原画像格納部２０９に格納
されるテクスチャの例を示す。原画像格納制御部２１０
は、テクスチャマッピングの対象となるテクスチャ（例
えば、４×４画素のテクスチャ）を第１の原画像格納部
２０７から読み出す。次に、原画像格納制御部２１０
は、読み出されたテクスチャの境界領域に位置する画素
をその境界領域の周囲に複写することにより、テクスチ
ャマッピングの対象となるテクスチャより周囲１画素分
だけ大きいテクスチャ（例えば、６×６画素のテクスチ
ャ）を生成する。あるいは、原画像格納制御部２１０
は、テクスチャマッピングの対象となるテクスチャより
周囲２画素以上大きいテクスチャを生成してもよい。こ
のようにして生成されたテクスチャが第２の原画像格納
部２０９に格納される。

【００８６】例えば、図８に示す６×６画素のテクスチ
ャ５０１は、図５（ｂ）に示す４×４画素のテクスチャ
３０２の境界領域に位置する画素をその境界領域の周囲
に複写することにより得られる。図８に示す６×６画素
のテクスチャ５０２は、図５（ｂ）に示す４×４画素の
テクスチャ３０４の境界領域に位置する画素をその境界
領域の周囲に複写することにより得られる。

【００８７】このようにして、第２の原画像格納部２０
９に格納されるテクスチャの周囲１画素を複写処理によ
り生成することにより、実施の形態１に比較して、若干
の画質劣化はあるものの、第１の原画像格納部２０７か
ら第２の原画像格納部２０９に転送される画素データの
量を削減することができる。

【００８８】以下、画像格納制御部２１０による複写処
理についてさらに詳しく説明する。

【００８９】図９は、第１の原画像格納部２０７に格納
されているテクスチャの一部であって、テクスチャマッ
ピングの対象となるテクスチャＴ０を示す。この例で
は、テクスチャＴ０は４×４画素からなり、テクスチャ
Ｔ０に含まれる各画素の画素値は配列Ｔ０［ｉ］［ｊ］
に格納されていると仮定する。ここで、ｉ＝０，１，
２，３；ｊ＝０，１，２，３である。

【００９０】画像格納制御部２１０は、図９に示される
テクスチャＴ０を図１０に示されるテクスチャＴ１に変
換する。この例では、テクスチャＴ１は６×６（＝（４
＋２）×（４＋２））画素からなる。また、テクスチャ
Ｔ１に含まれる各画素の画素値は配列Ｔ１［ｉ］［ｊ］
に格納される。ここで、ｉ＝０，１，２，３，４，５；
ｊ＝０，１，２，３，４，５である。テクスチャＴ１
は、第２の原画像格納部２０９に格納される。

【００９１】具体的には、テクスチャＴ０からテクスチ
ャＴ１への変換は、（数７）に従って行われる。ここで
は、オリジナルテクスチャＴ０のサイズが４×４画素で
あるから、ｍ＝４、ｎ＝４である。

【００９２】

【数７】

【００９３】ここで、テクスチャＴ０に対する非整数の
原画像参照アドレスを（ｕ０，ｖ０）、テクスチャＴ１
に対する非整数の原画像参照アドレスを（ｕ１，ｖ１）
とすると、テクスチャＴ０からテクスチャＴ１への変換
式（数７）により、（ｕ１，ｖ１）は、（数８）と表す
ことができる。

【００９４】

【数８】

【００９５】アドレス生成部２０８は、（数９）に示す
アドレスを生成し、そのアドレスを用いて第２の原画像
格納部２０９に格納されるテクスチャの画素にアクセス
する。その結果、補間処理部２０４には、（数１０）に
示す画素データが入力される。（数１０）において、外
側の括弧（［］）は配列を表し、内側の括弧（［］）は
ガウス記号を表す。

【００９６】

【数９】

【００９７】

【数１０】

【００９８】（数１０）に示す画素データおよび（数
８）に示す参照アドレス（ｕ１，ｖ１）の一部を入力と
して、補間処理部２０４は、（数１１）に従って補間画
素データ（Ｐ＿ｇｅｎ）を生成する。以上の処理によ
り、テクスチャＴ１に対して参照アドレス（ｕ１，ｖ
１）を与えた場合、その補間画素データとして（数１
１）に示すＰ＿ｇｅｎを得ることができる。

【００９９】

【数１１】

【０１００】次に、テクスチャＴ０に対して参照アドレ
ス（ｕ０，ｖ０）を与えた場合に得られる補間画素デー
タＰ＿ｇｅｎ’について説明する。テクスチャＴ０に対
して、バイリニア補間処理可能な参照アドレスの範囲
は、（数４）より（数１２）となる。この場合、補間処
理に必要な４つの画素データは、（数１３）によって与
えられる（図３参照）。従って、テクスチャＴ０に対し
て参照アドレス（ｕ０，ｖ０）を与えた場合、その補間
画素データとして（数１４）に示すＰ＿ｇｅｎ’を得る
ことができる（（数１１）参照）。

【０１０１】

【数１２】

【０１０２】

【数１３】

【０１０３】

【数１４】

【０１０４】ここで、（数１１）、（数１４）におけ
る、ｐ、ｑは（数８）により一致することは自明であ
る。また、（数１５）より、（数１０）に示す画素デー
タと（数１３）に示す画素データとは一致する。すなわ
ち、（数１１）に示す補間画素データＰ＿ｇｅｎと、
（数１４）に示す補間画素データＰ＿ｇｅｎ’とは、
（数１２）に示す範囲において一致する。すなわち、補
間画素データとしても等しいデータを得ることができ
る。

【０１０５】

【数１５】

【０１０６】次に、参照アドレス（ｕ０，ｖ０）が、
（数１２）に示す範囲外である場合について説明する。
ここでは、参照アドレス（ｕ０，ｖ０）が（数１６）の
範囲にあったとする。

【０１０７】

【数１６】

【０１０８】オリジナルのテクスチャＴ０を参照した場
合、補間処理に必要とされる４つのテクスチャを揃える
ことは不可能である。しかし、本発明の画素値供給部２
０３によれば、補間処理に用いるテクスチャデータとし
て（数１０）を補間処理に用いることが可能となる。こ
れらのテクスチャデータは（数１７）となる。

【０１０９】

【数１７】

【０１１０】補間処理部２０４は、（数１７）に示すテ
クスチャデータおよび参照アドレス（ｕ１，ｖ１）か
ら、補間画素データ（Ｐ＿ｇｅｎ）を生成する。補間画
素データ（Ｐ＿ｇｅｎ）は、（数１１）より、（数１
８）となる。

【０１１１】

【数１８】

【０１１２】このようにして、オリジナルテクスチャＴ
０に対して、参照アドレスを挟む隣り合う２画素による
補間処理を実現することができる。これは、参照アドレ
スが図９のテクスチャの上の境界近傍に位置する場合に
おける補間処理であるが、参照アドレスが（数１６）に
示す範囲以外の境界近傍に位置する場合も、同様にし
て、補間処理を実現することができる。

【０１１３】このように、本発明によれば、（数１９）
の範囲において補間処理（バイリニア補間処理）を行う
ことができる。ここで、テクスチャのサイズはｍ×ｎ画
素、サンプリングポイントは画素の中心であるとする。
すなわち、テクスチャの座標位置にかかわらず、ただ１
つの補間処理（（数１１）参照）方式で、補間処理を実
現できる。

【０１１４】

【数１９】

【０１１５】合成処理部２０５は、上述したように、
（数６）に従って画像を生成する。

【０１１６】次に、ある１つのテクスチャを複数のテク
スチャに分割した場合におけるテクスチャマッピングに
ついて説明する。

【０１１７】図１１は、生成画像格納部２０６に格納さ
れている生成画像の各画素と、描画されるべきポリゴン
と、そのポリゴンに対してマップされるべきテクスチャ
の各画素との対応関係を示したものである。図１１にお
いて、点線は、生成画像格納部２０６に格納されている
生成画像の各画素を示し、太線は、描画されるべきポリ
ゴンを示し、細線は、そのポリゴンに対してマッピング
されるべきテクスチャの各画素を示す。

【０１１８】図１１に示されるように、ポリゴン４１と
ポリゴン４２とは接している。ポリゴン４１には、テク
スチャ０がマッピングされ、ポリゴン４２には、テクス
チャ１がマッピングされると仮定する。テクスチャ０
は、画素４３ａと画素４３ｂとを含む。画素４３ａは画
素値ａを有し、画素４３ｂは画素値ｂを有している。テ
クスチャ１は、画素４３ｃと画素４３ｄとを含む。画素
４３ｃは画素値ｃを有し、画素４３ｄは画素値ｄを有し
ている。ここで、注目画素は画素４４であるとする。注
目画素４４は、図１１において×印で示されている。注
目画素とは、生成画像格納部２０６において、補間画素
データが適用される画素の位置を表すものである。

【０１１９】補間処理部２０４は、画素値ａ，ｂ，ｃ，
ｄに基づいて補間画素データを生成し、その補間画素デ
ータを注目画素４４に適用する。

【０１２０】図１２は、注目画素４４の座標をテクスチ
ャ座標（（ｕ，ｖ）座標）で表した場合における、注目
画素４４とテクスチャ０の画素４３ａおよび４３ｂとテ
クスチャ１の画素４３ｃおよび４３ｄの配置の例を示
す。図１２に示される注目画素４４と画素４３ａ〜４３
ｄは、図１１に示されるそれらと同一のものである。図
１２に示される注目画素４４は、生成画像格納部２０６
の注目画素を第２の原画像格納部２０９に投影したもの
であり、（ｕ，ｖ）座標系の非整数点に位置する。

【０１２１】図１２に示される配置の場合、画素値ａ，
ｂ，ｃ，ｄに基づいて補間画素データとして（数２０）
が得られるべきである。

【０１２２】

【数２０】

【０１２３】以下、分割されたテクスチャ０とテクスチ
ャ１とを用いてどのようにして（数２０）が得られるか
を説明する。ここで、テクスチャ０をポリゴン４１にマ
ッピングした後、テクスチャ１をポリゴン４２にマッピ
ングすると仮定する。しかしながら、マッピングする順
序が逆の場合も処理は同様である。

【０１２４】はじめに、補間処理部２０４は、テクスチ
ャ０に関して補間画素データ（Ｐ＿ｇｅｎ０）を生成す
る。補間画素データ（Ｐ＿ｇｅｎ０）は、（数１１）に
従って計算される。その結果、（数２１）が得られる。
注目画素４４が占める面積のうちポリゴン０が占める面
積の割合（寄与率）が０．４である場合には、属性値
（α０＿ｇｅｎ）は、（数２２）によって表される。生
成画像格納部２０６の注目画素４４に格納される値（Ｐ
＿ａｃｃ＿ｏｕｔ）は、このようにして得られた補間画
素データ（Ｐ＿ｇｅｎ０）と属性値（α０＿ｇｅｎ）と
に基づいて、（数６）に従って計算される。その結果、
（数２３）が得られる。

【０１２５】

【数２１】

【０１２６】

【数２２】

【０１２７】

【数２３】

【０１２８】次に、補間処理部２０４は、テクスチャ１
に関して補間画素データ（Ｐ＿ｇｅｎ１）を生成する。
補間画素データ（Ｐ＿ｇｅｎ１）は、（数１１）に従っ
て計算される。その結果、（数２４）が得られる。注目
画素４４が占める面積のうちポリゴン１が占める面積の
割合（寄与率）が０．６である場合には、属性値（α１
＿ｇｅｎ）は、（数２５）によって表される。生成画像
格納部２０６の注目画素４４に格納される値（Ｐ＿ａｃ
ｃ＿ｏｕｔ）は、このようにして得られた補間画素デー
タ（Ｐ＿ｇｅｎ１）と属性値（α１＿ｇｅｎ）と値Ｐ＿
ａｃｃ＿ｉｎと値α＿ａｃｃ＿ｉｎとに基づいて、（数
６）に従って計算される。その結果、（数２６）および
（数２７）が得られる。

【０１２９】

【数２４】

【０１３０】

【数２５】

【０１３１】

【数２６】

【０１３２】

【数２７】

【０１３３】このように、（数２０）と（数２６）とは
一致する。このことから、ある１つのテクスチャを複数
のテクスチャに分割した場合でもテクスチャマッピング
によって理想的な補間を実現することができることが理
解される。

【０１３４】また、ある１つのテクスチャを複数のテク
スチャに分割したことにより、テクスチャ間、すなわ
ち、ポリゴン間において、不連続な画像が生成されるこ
とはない。そのため、高画質な画像を提供するテクスチ
ャマッピングを実現することができる。

【０１３５】また、最終的に生成される画素データをＰ
とし、その画素データに関連する補間画素の数をｎと
し、ｎ個の補間画素が有する補間画素データをそれぞれ
Ｐ＿ｇｅｎ（ｉ）とし、ｎ個の補間画素の寄与率（仮想
的にピクセルを一辺の長さが１の正方形とみなしたとき
に、スクリーン上の画素と生成する補間画素との共有領
域の面積）をそれぞれα＿ｇｅｎ（ｉ）とする場合、α
＿ｇｅｎ（ｉ）の和は、（数２８）に示すように１．０
となり、値Ｐは、（数２９）に従って得られる。

【０１３６】

【数２８】

【０１３７】

【数２９】

【０１３８】（数７）、（数１１）、（数２８）、（数
２９）より、最終的に生成される画素データＰには、そ
の画素にかかるポリゴンに対応するテクスチャデータを
反映させることが可能であることが分かる。言い換える
と、隣接するポリゴン間に反映されるそれぞれのテクス
チャの画素データを互いに参照することが可能となる。
すなわち、従来の補間装置に発生するポリゴン間の不連
続を排除することが可能となる。これにより、たとえ独
立したテクスチャであっても、隣接するポリゴン間であ
るならば、連続したテクスチャとして扱ったのと同じ効
果を得ることが可能となり、高画質なテクスチャマッピ
ングを実現することが可能となる。

【０１３９】本発明は、内挿補間処理の一手法であるバ
イリニア補間処理に関するものである。バイリニア補間
処理は、コンピュータグラフィックス、特にテクスチャ
マッピングや画像のスケーリングなどの画像処理におい
て、高画質な画像を生成するために必要不可欠な処理で
ある。

【０１４０】また、本発明は、そのバイリニア補間処理
を行う回路規模を小さくするとともに、高い処理能力を
備えた、高速で高画質なテクスチャマッピングにおける
補間処理を実現するものである。

【０１４１】なお、実施の形態２では、テクスチャのサ
ンリングポイントを画素の中心としたが、サンプリング
ポイントの位置は任意である。

【０１４２】（実施の形態３）実施の形態２では、テク
スチャ３０２の境界領域に位置する画素をその境界領域
の周囲に複写することにより、テクスチャ３０２より少
なくとも周囲１画素分だけ大きいテクスチャ５０１を生
成した。このような複写処理による効果と同様の効果
は、第２の原画像格納部２０９にテクスチャ３０２を格
納しつつ、アドレス生成部２０８の処理を変更すること
によっても得られる。すなわち、ｕｖ−ＤＤＡ処理部２
１３によって生成されるテクスチャ座標（ｕ，ｖ）がテ
クスチャ３０２の境界領域に位置する場合には、アドレ
ス生成部２０８がテクスチャ３０２の領域を越えてアド
レスを生成しないようにすればよい。これにより、第２
の原画像格納部２０９に必要とされる記憶領域を小さく
することができる。

【０１４３】以下、本発明の実施の形態３を説明する。
システム１００の構成およびレンダリングプロセッサ３
の構成は、実施の形態２と同様である。従って、ここで
はその説明を省略する。実施の形態２と比較すると、原
画像格納制御部２１０とアドレス生成部２０８によって
実行される処理が異なる。

【０１４４】原画像格納制御部２１０は、テクスチャマ
ッピングの対象となるテクスチャ（例えば、４×４画素
のテクスチャ）を第１の原画像格納部２０７から読み出
す。次に、原画像格納制御部２１０は、読み出されたテ
クスチャを第２の原画像格納部２０９に格納する。

【０１４５】今、図９に示されるテクスチャＴ０が第２
の原画像格納部２０９に格納されていると仮定する。こ
こで、テクスチャＴ０は４×４画素からなり、テクスチ
ャＴ０に含まれる各画素の画素値は配列Ｔ０［ｉ］
［ｊ］に格納されている。ここで、ｉ＝０，１，２，
３；ｊ＝０，１，２，３である。

【０１４６】アドレス生成部２０８は、第２の原画像格
納部２０９に格納されているテクスチャＴ０に対して参
照アドレス（ｕ０，ｖ０）を与える。参照アドレス（ｕ
０，ｖ０）が（数１２）の範囲内にある場合には、補間
処理部２０４は、補間処理に必要とされる画素データを
第２の原画像格納部２０９から得ることができる。上述
したように、その補間処理に必要とされる画素データ
は、（数１３）によって表される。

【０１４７】以下、参照アドレス（ｕ０，ｖ０）が（数
３０）である場合におけるテクスチャマッピングについ
て説明する。（数３０）に示される参照アドレスは、実
施の形態２で言及した（数１６）の範囲に位置する。

【０１４８】

【数３０】

【０１４９】図１３は、テクスチャＴ０において（数３
０）に示される参照アドレス（ｕ０，ｖ０）の点を示し
たものである。その点は小円７１によって表されてい
る。また、図１３における×印は、テクスチャ０のサン
プリングポイントを表す。

【０１５０】図１４は、図１３に示される参照アドレス
（ｕ０，ｖ０）の近傍を拡大したものである。８１は参
照アドレス（ｕ０，ｖ０）を示し、８２ａ〜８２ｄは周
辺の４画素を示す。画素８２ｂと画素８２ｄとは、実際
に存在するテクスチャ０の画素であり、その画素値とし
てＴ０［１］［０］とＴ０［２］［０］とをそれぞれ有
している。他方、画素８２ａと画素８２ｃとは、実際に
は存在しない仮想的な画素である。

【０１５１】このように、参照アドレス（ｕ０，ｖ０）
がテクスチャ０の境界領域に位置する場合には、アドレ
ス生成部２０８は、補間処理を行うために必要とされる
画素データ（（数１３）、（数３１）参照）を得るため
のアドレスを生成する。

【０１５２】

【数３１】

【０１５３】このようにして得られる画素データ（数３
１）は、実施の形態２で言及したテクスチャＴ１に対し
て参照アドレス（ｕ１，ｖ１）を与えることによって得
られる画素データと同一である。このことは、アドレス
生成部２０８のアドレス生成処理を変更することによっ
て、テクスチャＴ１を生成することなく、実施の形態１
および２と同様の効果を得ることができることを意味す
る。

【０１５４】以下、実施の形態３におけるアドレス生成
部２０８を詳細に説明する。

【０１５５】図１５は、実施の形態３におけるアドレス
生成部２０８の内部構成を示す。アドレス生成部２０８
には、２次元アドレスが入力される。その２次元アドレ
スは、ｕアドレス（ｕ＿ａｄｒ）とｖアドレス（ｖ＿ａ
ｄｒ）とから構成される。

【０１５６】アドレス生成部２０８は、アドレスインク
リメンタ１１１および１１２と、アドレスセレクタ１２
１〜１２４とを含んでいる。

【０１５７】アドレスインクリメンタ１１１は、入力さ
れたｕアドレス（ｕ＿ａｄｒ）を１だけインクリメント
し、その結果を示すアドレス（ｕ＿ａｄｒ’）を出力す
る。アドレスインクリメンタ１１２は、入力されたｖア
ドレス（ｖ＿ａｄｒ）を１だけインクリメントし、その
結果を示すアドレス（ｖ＿ａｄｒ’）を出力する。

【０１５８】アドレスセレクタ１２１は、ｕ＿ａｄｒと
０とを比較することにより、ｕ＿ａｄｒか０かを選択的
に出力する。その出力をｕ＿ａｄｒ＿ｏｕｔ０とする。
アドレスセレクタ１２２は、ｖ＿ａｄｒと０とを比較す
ることにより、ｖ＿ａｄｒか０かを選択的に出力する。
その出力をｖ＿ａｄｒ＿ｏｕｔ０とする。アドレスセレ
クタ１２３は、ｕ＿ａｄｒ’と原画像の横のサイズｍ
（この例では４）とを比較することにより、ｕ＿ａｄ
ｒ’かｍかを選択的に出力する。その出力をｕ＿ａｄｒ
＿ｏｕｔ１とする。アドレスセレクタ１２４は、ｖ＿ａ
ｄｒ’と原画像の縦のサイズｎ（この例では４）とを比
較することにより、ｖ＿ａｄｒ’かｎかを選択的に出力
する。その出力をｖ＿ａｄｒ＿ｏｕｔ１とする。

【０１５９】上述した構成を有するアドレス生成部２０
８に対して、（数３０）に示される参照アドレスを入力
した場合には、ｕ＿ａｄｒおよびｖ＿ａｄｒは、（数３
２）によって表される。

【０１６０】

【数３２】

【０１６１】はじめに、アドレスインクリメンタ１１１
および１１２の動作を説明する。アドレスインクリメン
タ１１１および１１２への入力（ｕ＿ａｄｒ，ｖ＿ａｄ
ｒ）と、アドレスインクリメンタ１１１および１１２か
らの出力（ｕ＿ａｄｒ’，ｖ＿ａｄｒ’）との関係は、
（数３３）によって表される。

【０１６２】

【数３３】

【０１６３】次に、アドレスセレクタ１２１〜１２４の
動作を説明する。ここで、アドレスセレクタ１２１の動
作を規定する関数をｓｅｌ１、アドレスセレクタ１２２
の動作を規定する関数をｓｅｌ２、アドレスセレクタ１
２３の動作を規定する関数をｓｅｌ３、アドレスセレク
タ１２４の動作を規定する関数をｓｅｌ４とする。これ
らの関数を用いて、出力値ｕ＿ａｄｒ＿ｏｕｔ０、ｖ＿
ａｄｒ＿ｏｕｔ０、ｕ＿ａｄｒ＿ｏｕｔ１、ｖ＿ａｄｒ
＿ｏｕｔ１を表すと（数３４）に示すようになる。

【０１６４】

【数３４】

【０１６５】アドレス生成部２０８は、補間処理用画素
データアドレス１として（ｕ＿ａｄｒ＿ｏｕｔ０，ｖ＿
ａｄｒ＿ｏｕｔ０）を出力し、補間処理用画素データア
ドレス２として（ｕ＿ａｄｒ＿ｏｕｔ０，ｖ＿ａｄｒ＿
ｏｕｔ１）を出力し、補間処理用画素データアドレス３
として（ｕ＿ａｄｒ＿ｏｕｔ１，ｖ＿ａｄｒ＿ｏｕｔ
０）を出力し、補間処理用画素データアドレス４として
（ｕ＿ａｄｒ＿ｏｕｔ１，ｖ＿ａｄｒ＿ｏｕｔ１）を出
力する。

【０１６６】このようにして、アドレス生成部２０８
は、第２の原画像格納部２０９に対して４つのアドレス
（補間処理用画素データアドレス）を出力する。それら
の４つのアドレスは、（数３５）によって表される。

【０１６７】

【数３５】

【０１６８】上述したように、図１５に示す構成を有す
るアドレス生成部２０８によれば、画素データを参照す
るためのアドレス（数３５）を生成することができる。
このことは、画素８２ａをアドレスする代わりに画素８
２ｂをアドレスし、画素８２ｃをアドレスする代わりに
画素８２ｄをアドレスすることを意味する。その結果、
画素値供給部２０３は、参照アドレスがテクスチャの境
界領域に位置するか否かにかかわらず、補間処理部２０
４に所定数の画素データを供給することになる。これに
より、補間処理部２０４は、（数１１）に従って補間画
素データ（Ｐ＿ｇｅｎ）を計算することが可能になる
（（数３６）参照）。

【０１６９】

【数３６】

【０１７０】これに続く処理は、実施の形態２と同様で
ある。すなわち、実施の形態３では、アドレス生成部２
０８は、実施の形態２によって生成されたテクスチャＴ
１があたかもあるかのように、アドレスを生成する。

【０１７１】このように、実施の形態３によれば、実施
の形態２と同様にして、高画質で高速なテクスチャマッ
ピング時の補間処理を実現することができる。しかも、
実施の形態２に比較して、原画像格納制御部２１０によ
るテクスチャの変換処理が不要となり、第２の原画像格
納部２０９の記憶容量も少なくて済むという利点があ
る。

【０１７２】（実施の形態４）実施の形態２では、テク
スチャ３０２の境界領域に位置する画素をその境界領域
の周囲に複写することにより、テクスチャ３０２より少
なくとも周囲１画素分だけ大きいテクスチャ５０１を生
成した。このような複写処理による効果と同様の効果
は、第２の原画像格納部２０９にテクスチャ３０２を格
納しつつ、補間処理部２０４の処理を変更することによ
っても得られる。すなわち、補間処理部２０４に入力さ
れる画素データの数が補間処理に必要とされる画素デー
タの数より少ない場合（例えば、補間処理部２０４に入
力される画素データの数が４より少ない場合）には、入
力された補間画素データに基づいて補間処理に必要とさ
れる画素データを生成する補間画素データ生成部９３ａ
を設ければよい。これにより、原画像格納制御部２１０
によるテクスチャの変換処理が不要となるので、実施の
形態２に比較して、第２の原画像格納部２０９に必要と
される記憶領域を小さくすることができる。

【０１７３】以下、本発明の実施の形態４を説明する。
システム１００の構成およびレンダリングプロセッサ３
の構成は、実施の形態２と同様である。従って、ここで
はその説明を省略する。実施の形態２と比較すると、原
画像格納制御部２１０と補間処理部２０４によって実行
される処理が異なる。

【０１７４】原画像格納制御部２１０は、テクスチャマ
ッピングの対象となるテクスチャ（例えば、４×４画素
のテクスチャ）を第１の原画像格納部２０７から読み出
す。次に、原画像格納制御部２１０は、読み出されたテ
クスチャを第２の原画像格納部２０９に格納する。

【０１７５】今、図９に示されるテクスチャＴ０が第２
の原画像格納部２０９に格納されていると仮定する。こ
こで、テクスチャＴ０は４×４画素からなり、テクスチ
ャＴ０に含まれる各画素の画素値は配列Ｔ０［ｉ］
［ｊ］に格納されている。ここで、ｉ＝０，１，２，
３；ｊ＝０，１，２，３である。

【０１７６】図１６は、実施の形態４における補間処理
部２０４の内部構成を示す。補間処理部２０４は、補間
データ生成部９３ａと補間実処理部９３ｂとを含んでい
る。

【０１７７】以下、補間データ生成部９３ａと補間実処
理部９３ｂの動作を説明する。ここで、テクスチャのサ
ンプリングは画素の中心で行うものとし、テクスチャマ
ッピングの対象となるテクスチャは４×４画素からなる
と仮定する。

【０１７８】アドレス生成部２０８によって第２の原画
像格納部２０９に格納されているテクスチャＴ０に対し
て与えられた参照アドレス（ｕ０，ｖ０）が（数１２）
の範囲内にある場合には、補間データ生成部９３ａに
は、４つの画素データが入力される。これら４つの画素
データは、バイリニア補間処理によって要求される適切
な数の画素データである。従って、補間データ生成部９
３ａは、入力された４つの画素データに対して何らの加
工を施すことなく、それらの画素データを補間実処理部
９３ｂに出力する。補間実処理部９３ａは、バイリニア
補間処理を実行する。補間実処理部９３ａの動作は、実
施の形態１〜３における補間処理部２０４の動作と同一
である。

【０１７９】他方、参照アドレス（ｕ０，ｖ０）が（数
１２）の範囲外にある場合には、補間処理データ生成部
９３ａに入力される画素データの数は、バイリニア補間
処理に必要とされる画素データの数より少なくなる。こ
の場合には、補間処理データ生成部９３ａは、不足する
画素データを生成する。その結果、補間実処理部９３ｂ
には４つの画素データが出力されることとなる。

【０１８０】以下、参照アドレス（ｕ０，ｖ０）が（数
３０）である場合におけるテクスチャマッピングについ
て説明する。（数３０）に示される参照アドレスは、実
施の形態２で言及した（数１６）の範囲に位置する。

【０１８１】アドレス生成部２０８が第２の原画像格納
部２０９に格納されているテクスチャＴ０に対して参照
アドレス（ｕ０，ｖ０）を与えることにより、補間処理
データ生成部９３ａには、（数３７）に示す画素データ
が入力される。しかしながら、（数３７）に示す４つの
画素データのうち、（数３８）に示す画素データは不当
なデータであるか、もしくはデータが存在しない。補間
処理データ生成部９３ａは、与えられた参照アドレス
（ｕ０，ｖ０）の値とテクスチャＴ０のサイズ（４×４
画素）とに基づいて、（数３８）に示す２つの画素デー
タが不当なものであると識別する。

【０１８２】

【数３７】

【０１８３】

【数３８】

【０１８４】

【数３９】

【０１８５】補間処理データ生成部９３ａに入力される
画素データに不当な画素データが含まれている場合に
は、補間処理データ生成部９３ａは、その不当な画素デ
ータの代わりに正当な画素データを補間実処理部９３ｂ
に出力する。例えば、（数３８）に示す画素データの代
わりに（数３９）に示す画素データが出力される。補間
実処理部９３ｂは、これらの画素データに基づいて補間
処理を実行する。この補間処理によって得られる補間画
素データは、（数３６）に一致する。

【０１８６】ここで、補間処理データ生成部９３ａに入
力される画素データのうち正当な画素データの数は、４
つか、２つか、１つかのいずれかである。また、参照ア
ドレス（ｕ０，ｖ０）の値の振舞いによって、補間処理
に必要とされる画素データは一意に決定される。このこ
とから、補間処理データ生成部９３ａを簡単なマルチプ
レクサで実現できることは当業者であれば容易に理解で
きるだろう。

【０１８７】これに続く処理は、実施の形態２と同様で
ある。

【０１８８】（実施の形態５）以下、本発明の実施の形
態５を説明する。システム１００の構成およびレンダリ
ングプロセッサ３の構成は、実施の形態１と同様であ
る。従って、ここではその説明を省略する。実施の形態
１と比較すると、原画像格納制御部２１０によって実行
される処理が異なる。

【０１８９】図１７は、第２の原画像格納部２０９に格
納されるテクスチャ５０３および５０４の例を示す。原
画像格納制御部２１０は、テクスチャマッピングの対象
となるテクスチャ（例えば、４×４画素のテクスチャ）
を第１の原画像格納部２０７から読み出す。次に、原画
像格納制御部２１０は、読み出されたテクスチャの周囲
１画素に予め定められた固定値を挿入することにより、
テクスチャマッピングの対象となるテクスチャより周囲
１画素分だけ大きいテクスチャ（例えば、６×６画素の
テクスチャ）を生成する。あるいは、原画像格納制御部
２１０は、テクスチャマッピングの対象となるテクスチ
ャより周囲２画素以上大きいテクスチャを生成してもよ
い。このようにして生成されたテクスチャが第２の原画
像格納部２０９に格納される。

【０１９０】例えば、図１７に示す６×６画素のテクス
チャ５０３は、図５（ｂ）に示す４×４画素のテクスチ
ャ３０２の周囲１画素に固定値を挿入することにより得
られる。図１７に示す６×６画素のテクスチャ５０４
は、図５（ｂ）に示す４×４画素のテクスチャ３０４の
周囲１画素に固定値を挿入することにより得られる。例
えば、その固定値は、画素値０（黒）である。

【０１９１】テクスチャマッピングの対象となるテクス
チャの周囲１画素に画素値０（黒）を挿入することによ
り、ポリゴンの内部からポリゴンの境界に近づくにつれ
て徐々に画素値が０に近づく。これは、ポリゴンエッジ
に対してフィルタリング処理を行った状態であることを
意味する。これにより、ポリゴンエッジのエイリアスを
除去することができる。

【０１９２】このように、実施の形態５によれば、内挿
補間処理とエッジアンチエイリアシング処理とを同時に
実現することができる。

【０１９３】なお、テクスチャの周囲１画素に挿入する
固定値は画素値０（黒）には限定されない。その固定値
として任意の値を挿入することが可能である。

【０１９４】以下、画像格納制御部２１０による挿入処
理についてさらに詳しく説明する。

【０１９５】実施の態様２と同様にして、画像格納制御
部２１０は、テクスチャＴ０をテクスチャＴ１に変換す
る。ただし、実施の形態５では、この変換は、（数４
０）によって規定される。（数４０）では、黒を表す画
素値を０と表している。

【０１９６】

【数４０】

【０１９７】参照アドレス（ｕ０，ｖ０）が、（数１
２）に示す範囲内である場合には、その補間処理結果
は、実施の形態２と同一である。しかし、参照アドレス
（ｕ０，ｖ０）が、（数１２）に示す範囲外である場合
には、その補間処理結果は、実施の形態２とは異なる。
すなわち、参照アドレス（ｕ０，ｖ０）がテクスチャ０
の境界領域に位置する場合には、テクスチャＴ０の境界
に近づくにつれて黒色の画素（画素値０）の割合を多く
して、補間処理を行うこととなる（（数１１）参照）。

【０１９８】これに続く処理は、実施の形態２と同様で
ある。ポリゴン境界の画素値を算出することは、テクス
チャの境界近傍への参照となる。これは、ポリゴンのエ
ッジを滑らかにする処理を行うことと等価である。

【０１９９】このような挿入処理による効果と同様の効
果は、第２の原画像格納部２０９にテクスチャ３０２を
格納しつつ、アドレス生成部２０８の処理を変更するこ
とによっても得られる。すなわち、ｕｖ−ＤＤＡ処理部
２１３によって生成されるテクスチャ座標（ｕ，ｖ）が
テクスチャ３０２の境界領域に位置する場合には、アド
レス生成部２０８がテクスチャ３０２の領域を越えてア
ドレスを生成しないようにすればよい。その代わり、ア
ドレス生成部２０８は、固定値が格納された特定のレジ
スタを参照する。これにより、第２の原画像格納部２０
９に必要とされる記憶領域を小さくすることができる。

【０２００】さらに、テクスチャ３０２の周囲１画素に
ポリゴンが描画される対象の背景色を表す画素値を挿入
することにより、高画質な背景とのアンチエイリアシン
グ処理を生成することも可能である。

【０２０１】なお、上述した実施の形態では、内挿補間
処理には、参照アドレスの近傍に位置する４つ画素が使
用される例について説明した。しかし、内挿補間処理に
使用される画素の数は４には限定されない。以下、内挿
補間処理に使用される画素の数が９、１６である場合に
ついて説明する。

【０２０２】図１８は、参照アドレスの近傍に位置する
９個の画素を用いて、内挿補間処理を行う場合における
画素の配置を示す。

【０２０３】図１８において、点７００は、参照アドレ
スの位置を示す。また、参照点７００の近傍には、画素
７０１（画素値ａ）、画素７０２（画素値ｂ）、画素７
０３（画素値ｃ）、画素７０４（画素値ｄ）、画素画素
７０５（画素値ｅ）、画素７０６（画素値ｆ）、画素７
０７（画素値ｇ）、画素７０８（画素値ｈ）、画素７０
９（画素値ｉ）が存在するとする。さらに、参照点７０
０は、画素７０１、７０２、７０４、７０５に囲まれる
位置にあり、図１８に示すように、参照点７００と画素
７０１とは、ｕ軸方向にｐだけ離れており、ｖ軸方向に
ｑだけ離れているとする。ここで、０≦ｐ＜１、０≦ｑ
＜１である。

【０２０４】この場合、参照点７００に対する補間画素
データ（Ｐ＿ｇｅｎ）は、（数４１）に従って計算され
る。これは、画素７０１から画素７０９を４画素ごとに
処理することにより、参照アドレスの近傍に位置する９
画素を用いて内挿補間処理を行うことを意味している。
その内挿補間処理における４画素ごとの組は、図１８に
おいて組７１１〜７１４として示される。

【０２０５】

【数４１】

【０２０６】図１９は、参照アドレスの近傍に位置する
１６個の画素を用いて、内挿補間処理を行う場合におけ
る画素の配置を示す。

【０２０７】図１９において、点８００は、参照アドレ
スの位置を示す。また、参照点８００の近傍には、画素
８０１（画素値ａ）、画素８０２（画素値ｂ）、画素８
０３（画素値ｃ）、画素８０４（画素値ｄ）、画素画素
８０５（画素値ｅ）、画素８０６（画素値ｆ）、画素８
０７（画素値ｇ）、画素８０８（画素値ｈ）、画素８０
９（画素値ｉ）、画素８１０（画素値ｊ）、画素８１１
（画素値ｋ）、画素８１２（画素値ｌ）、画素画素８１
３（画素値ｍ）、画素８１４（画素値ｎ）、画素８１５
（画素値ｏ）、画素８１６（画素値ｒ）が存在するとす
る。さらに、参照点８００は、画素８０１、８０２、８
０５、８０６に囲まれる位置にあり、図１９に示すよう
に、参照点８００と画素８０１とは、ｕ軸方向にｐだけ
離れており、ｖ軸方向にｑだけ離れているとする。ここ
で、０≦ｐ＜１、０≦ｑ＜１である。

【０２０８】この場合、参照点８００に対する補間画素
データ（Ｐ＿ｇｅｎ）は、（数４２）に従って計算され
る。これは、画素８０１から画素８１６を４画素ごとに
処理することにより、参照アドレスの近傍に位置する１
６画素を用いて内挿補間処理を行うことを意味してい
る。その内挿補間処理における４画素ごとの組は、図１
９において組８２１〜８２９として示される。

【０２０９】

【数４２】

【０２１０】なお、上述した実施の形態では、内挿補間
処理としてバイリニア処理を用い、原画像に対する参照
アドレス（ｕ，ｖ）の一部を補間処理部２０４に入力し
た。しかし、補間範囲を広く取る場合には、単に参照ア
ドレス（ｕ，ｖ）の一部を入力したのでは、情報量が劣
化する。従って、少なくともｐ、ｑの値を高精度に算出
することのできる参照アドレス（ｕ，ｖ）を入力するこ
とが好ましい。

【０２１１】

【発明の効果】本発明によれば、参照アドレスがテクス
チャの中心領域内に位置するか境界領域内に位置するか
にかかわらず、補間処理部が要求する数の画素に関連す
る情報を補間処理部に提供することが可能になる。これ
により、単一の補間処理でテクスチャパターンの全領域
を補間することが可能となるため、従来の補間装置にお
いて必要とされた例外補間処理を排除することができ
る。その結果、回路規模を削減することができる。

【０２１２】さらに、例外補間処理を排除することによ
る画質の劣化は現れない。しかも、テクスチャパターン
の全領域にわたり、均一な補間処理であるので、非常に
高画質な画像を得ることができる。

【０２１３】また、本発明によれば、１つのテクスチャ
を複数のテクスチャに分割して、それぞれのテクスチャ
を独立に取り扱うことができる。さらに、分割前のテク
スチャを第１メモリに格納し、分割後のテクスチャを第
２メモリに格納する場合において、第２のメモリとして
第１のメモリより非常に高速に動作するものを使用すれ
ば、第２メモリは第１メモリに対するキャッシュ／バッ
ファとしての役割を果たす。その結果、テクスチャマッ
ピングの対象となるテクスチャに高速にアクセスするこ
とが可能となり、バスボトルネックが解消される。

【図面の簡単な説明】

【図１】テクスチャマッピングによりポリゴンを描画す
るシステム１００の構成を示す図である。

【図２】レンダリングプロセッサ３の構成を示す図であ
る。

【図３】参照アドレスとその参照アドレスの近傍に位置
する画素の配置の例を示す図である。

【図４】（ａ）および（ｂ）は、テクスチャの中心領域
と境界領域の例を示す図である。

【図５】（ａ）は、第１の原画像格納部２０７に格納さ
れている原画像（テクスチャ）３０１の例を示す図、
（ｂ）は、原画像（テクスチャ）３０１の一部である原
画像（テクスチャ）３０２および３０４の例を示す図、
（ｃ）は、原画像（テクスチャ）３０１から切り出され
た原画像（テクスチャ）３０３および３０５の例を示す
図である。

【図６】生成画像格納部２０６に生成されるポリゴン４
０１の例を示す図である。

【図７】原画像格納制御部２１０による切り出し処理の
手順を示す図である。

【図８】第２の原画像格納部２０９に格納されるテクス
チャの例を示す図である。

【図９】第１の原画像格納部２０７に格納されるテクス
チャＴ０の例を示す図である。

【図１０】第２の原画像格納部２０９に格納されるテク
スチャＴ１の例を示す図である。

【図１１】生成画像格納部２０６に格納されている生成
画像の各画素と、描画されるべきポリゴンと、そのポリ
ゴンに対してマッピングされるべきテクスチャの各画素
との対応関係を示す図である。

【図１２】注目画素４４とその周辺画素４３ａ〜４３ｄ
の配置の例を示す図である。

【図１３】テクスチャＴ０において参照アドレス（ｕ
０，ｖ０）の点を示す図である。

【図１４】図１３に示される参照アドレス（ｕ０，ｖ
０）の近傍を拡大した図である。

【図１５】アドレス生成部２０８の内部構成を示す図で
ある。

【図１６】補間処理部２０４の内部構成を示す図であ
る。

【図１７】第２の原画像格納部２０９に格納されるテク
スチャの例を示す図である。

【図１８】参照アドレスの近傍に位置する９個の画素を
用いて、内挿補間処理を行う場合における画素の配置を
示す図である。

【図１９】参照アドレスの近傍に位置する１６個の画素
を用いて、内挿補間処理を行う場合における画素の配置
を示す図である。

【符号の説明】

１ プロセッサ ２ メインメモリ ３ レンダリングプロセッサ ４ ピクセルメモリ ５ デジタルアナログコンバータ（ＤＡＣ） ６ モニタ ７ システムバス ２０１ ＤＤＡ係数演算部 ２０２ マッピングアドレス生成部 ２０３ 画素値供給部 ２０４ 補間処理部 ２０５ 合成処理部 ２０６ 生成画像格納部 ２０７ 第１の原画像格納部 ２０８ アドレス生成部 ２０９ 第２の原画像格納部 ２１０ 原画像格納制御部

Claims (21)

【特許請求の範囲】
1. 【請求項１】 複数の画素を含むテクスチャを格納する
   第１格納手段と、 該テクスチャに対する参照点の位置にかかわらず、該テ
   クスチャに含まれる所定の数の画素に関連する情報を提
   供する提供手段と、 該所定の数の画素に関連する情報に基づいて補間画素デ
   ータを計算することにより、補間処理を実行する補間処
   理手段とを備えた補間装置。
2. 【請求項２】 前記提供手段は、 前記第１格納手段に格納されているテクスチャから、処
   理の対象となる第１テクスチャより少なくとも周囲１画
   素だけ大きい第２テクスチャを切り出す切り出し手段
   と、 該第２テクスチャを格納する第２格納手段と、 該第１テクスチャに対する参照点の位置に応じて、該第
   ２格納手段に格納されている第２テクスチャの画素にア
   クセスするためのアドレスを生成するアドレス生成手段
   とを備えている、請求項１に記載の補間装置。
3. 【請求項３】 前記第２テクスチャは、トーラスを形成
   するように切り出される、請求項２に記載の補間装置。
4. 【請求項４】 前記提供手段は、 前記第１格納手段に格納されているテクスチャのうち少
   なくとも一部を含む第１テクスチャを、該第１テクスチ
   ャより少なくとも周囲１画素だけ大きい第２テクスチャ
   に変換するテクスチャ変換手段と、 該第２テクスチャを格納する第２格納手段と、 該第１テクスチャに対する参照点の位置に応じて、該第
   ２格納手段に格納されている第２テクスチャの画素にア
   クセスするためのアドレスを生成するアドレス生成手段
   とを備えている、請求項１に記載の補間装置。
5. 【請求項５】 前記テクスチャ変換手段は、 前記第１テクスチャの境界部分の画素を、前記第１テク
   スチャの周囲に複写する手段を備えている、請求項４に
   記載の補間装置。
6. 【請求項６】 前記テクスチャ変換手段は、 前記第１テクスチャの周囲に所定の固定値を挿入する手
   段を備えている、請求項４に記載の補間装置。
7. 【請求項７】 前記処理の固定値は、黒色を表す値であ
   る、請求項６に記載の補間装置。
8. 【請求項８】 前記処理の固定値は、描画対象の背景色
   を表す値である、請求項６に記載の補間装置。
9. 【請求項９】 前記提供手段は、 前記第１格納手段に格納されているテクスチャのうち少
   なくとも一部を含む第１テクスチャを格納する第２格納
   手段と、 該第１テクスチャを該第２格納手段に転送する転送手段
   と、 該第１テクスチャに対する参照点の位置に応じて、該第
   ２格納手段に格納されている第１テクスチャの画素にア
   クセスするためのアドレスを生成するアドレス生成手段
   とを備えている、請求項１に記載の補間装置。
10. 【請求項１０】 前記提供手段と補間処理手段とは第１
    のチップ上に形成され、前記第１格納手段は該第１のチ
    ップとは異なる第２のチップ上に形成される、請求項１
    に記載の補間装置。
11. 【請求項１１】 前記第２格納手段は、前記第１格納手
    段よりも高速に動作するメモリである、請求項２、４、
    ９に記載の補間装置。
12. 【請求項１２】 複数の画素を含むテクスチャに対する
    参照点の位置にかかわらず、該テクスチャに含まれる所
    定の数の画素に関連する情報を提供するステップと、 該所定の数の画素に関連する情報に基づいて補間画素デ
    ータを計算することにより、補間処理を実行するステッ
    プとを包含する補間方法。
13. 【請求項１３】 前記情報を提供するステップは、 前記テクスチャから、処理の対象となる第１テクスチャ
    より少なくとも周囲１画素だけ大きい第２テクスチャを
    切り出すステップと、 該第１テクスチャに対する参照点の位置に応じて、該第
    ２テクスチャの画素にアクセスするためのアドレスを生
    成するステップとを包含する、請求項１２に記載の補間
    方法。
14. 【請求項１４】 前記第２テクスチャは、トーラスを形
    成するように切り出される、請求項１３に記載の補間方
    法。
15. 【請求項１５】 前記情報を提供するステップは、 前記テクスチャのうち少なくとも一部を含む第１テクス
    チャを、該第１テクスチャより少なくとも周囲１画素だ
    け大きい第２テクスチャに変換するステップと、 該第１テクスチャに対する参照点の位置に応じて、該第
    ２テクスチャの画素にアクセスするためのアドレスを生
    成するステップとを包含する、請求項１２に記載の補間
    方法。
16. 【請求項１６】 前記変換ステップは、 前記第１テクスチャの境界部分の画素を、前記第１テク
    スチャの周囲に複写するステップを包含する、請求項１
    ５に記載の補間方法。
17. 【請求項１７】 前記変換ステップは、 前記第１テクスチャの周囲に所定の固定値を挿入するス
    テップを包含する、請求項１５に記載の補間方法。
18. 【請求項１８】 前記処理の固定値は、黒色を表す値で
    ある、請求項１７に記載の補間方法。
19. 【請求項１９】 前記処理の固定値は、描画対象の背景
    色を表す値である、請求項１７に記載の補間方法。
20. 【請求項２０】 前記情報を提供するステップは、 前記テクスチャのうち少なくとも一部を含む第１テクス
    チャに対する参照点の位置に応じて、該第１テクスチャ
    の画素にアクセスするためのアドレスを生成するステッ
    プを包含する、請求項１２に記載の補間方法。
21. 【請求項２１】 テクスチャをポリゴンにマッピングす
    ることにより、画像を生成する画像生成装置であって、 複数の画素を含むテクスチャを格納する手段と、 ポリゴン平面上の点の座標をテクスチャ平面上の点の座
    標に変換する手段と、 該テクスチャ平面上の点の座標の値にかかわらず、該テ
    クスチャに含まれる所定の数の画素に関連する情報を提
    供する手段と、 該所定の数の画素に関連する情報に基づいて補間画素デ
    ータを計算することにより、補間処理を実行する手段
    と、 該補間画素データに基づいて、画像を生成する手段とを
    備えた画像生成装置。