JPH06310599A - 自動配置配線方法 - Google Patents

Abstract

(57)【要約】 【目的】 クロックスキューが発生しないレイアウトを
作成する自動配置配線方法を提供する。 【構成】 スタンダードセルを配置する１列おきのセル
列の指定位置にクロック信号駆動能力を増強するクロッ
クドライバーを設置するステップ３０１と、指定したチ
ャネル領域の中央に前記チャネル領域を横断するように
クロック信号線を設置するステップ３０２と、前記クロ
ックドライバーの出力と前記クロック信号線を最短距離
で配線するステップ３０３と、スタンダードセルが有す
る論理機能を用いて設計した論理回路に合わせてセルを
列状に配置するステップと、前記スタンダードセルのク
ロックの入力とチャネル領域に設置した前記クロック信
号線を最短距離で優先的に配線を行うステップとを備え
た自動配置配線方法である。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、スタンダードセル方式
による半導体集積回路装置のレイアウトを作成する自動
配置配線方法に関するものである。

【０００２】

【従来の技術】従来、ＬＳＩのレイアウト手法として、
論理機能を有したスタンダードセルをあらかじめ用意し
ておき、前記論理機能を用いて設計した論理回路に合わ
せて前記スタンダードセルを列状に配置し、前記スタン
ダードセル間を配線することによりレイアウトを作成す
る方法が知られている。このスタンダードセル方式の自
動配置配線システムを用いることによって、前記論理回
路と同一構成を持つレイアウトパターンを自動で作成す
ることができるが、上記自動配置配線システムでは、自
動で作成される信号線の長さに制限を与えることはでき
ず、また、全ての信号線の配置位置を任意に指定するこ
とは非常に工数がかかるため、実際にはできないに等し
いので、各信号線の長さの差を一定の値におさまるよう
に制御することができない。また、回路設計段階で、配
線長による遅延を見積ることは上記理由により非常に困
難であるため、完成した半導体集積回路装置の動作が、
設計者が意図した動作と異なる場合がある。特に、クロ
ック信号を有する半導体集積回路においては、配線長の
差による遅延がクロックスキューによる誤動作の問題を
引き起こす。

【０００３】図５は、上記第１の従来例を示すレイアウ
トパターン図である。この図は、自動配置配線システム
により作成されたレイアウトパターン図で、異なるセル
に同じ信号が入力されているが、その信号の中には短い
配線を介して入力されているものと、長い配線を介して
入力されているものとがあることを示している。図５に
おいて、５０１、５０２、５０３、５０４はスタンダー
ドセル、５１５は電源ライン、５１６はグランドライン
を示し、１０ｂはクロック信号ポートを示し、ｎｏｄｅ
５０５〜５１４は各示されたポイントを示す。

【０００４】スタンダードセル５０１には、クロック信
号ポートから入力した信号が、ｎｏｄｅ５０５から、ｎ
ｏｄｅ５０６、ｎｏｄｅ５０８、ｎｏｄｅ５１１、ｎｏ
ｄｅ５１２、ｎｏｄｅ５１３、ｎｏｄｅ５１４を経て入
力する。また、スタンダードセル５０２には、クロック
信号ポートから入力した信号が、ｎｏｄｅ５０５から、
ｎｏｄｅ５０８、ｎｏｄｅ５１１、ｎｏｄｅ５１０を経
て入力する。スタンダードセル５０３には、クロック信
号ポートから入力した信号が、ｎｏｄｅ５０５から、ｎ
ｏｄｅ５０６、ｎｏｄｅ５０７を経て入力する。次に、
スタンダードセル５０４には、クロック信号ポートから
入力した信号は、ｎｏｄｅ５０５から、ｎｏｄｅ５０
６、ｎｏｄｅ５０９を経て入力する。ここで、スタンダ
ードセル５０１と５０２は、スタンダードセル５０３と
５０４に比べて長い配線を介してクロック信号が伝達さ
れる。よって、スタンダードセル５０１と５０２に伝達
されるクロック信号は、スタンダードセル５０３と５０
４に伝達されるクロック信号に比べて、配線長の差の分
だけ遅れて到達し、この伝達の遅れがクロックスキュー
を引き起こす。

【０００５】そこで、この問題を解決するために、クロ
ック入力時にクロック信号を、巨大なクロックドライバ
ーで強力に駆動し、半導体集積回路装置全体に少ない遅
延で伝達可能にしたり、セル列の端部にクロックドライ
バーを設置し、さらにセル列を横断するようにクロック
信号線を配置し、クロック信号の伝達の遅延差を小さく
する対策がなされてきた。

【０００６】ここで、図６はクロック信号を半導体集積
回路全体に少ない遅延で伝達するためになされた対策の
うち、特開平２―１９２１６３号公報に記載された方法
を示すものである。セル列６０４及び６０５の端部にク
ロックドライバー６０１及び６０２を設置し、さらにセ
ル列６０４及び６０５を横断するクロック信号線６０３
及び６０６を設置している。但し、１０ｃはクロック信
号ポート、１１ｃは電源ポート、１２ｃはグランドポー
トを示し、６０７はクロック信号幹線、６０８及び６０
９は、クロックドライバー６０１及び６０２の入力とク
ロック信号幹線６０７を配線している。

【０００７】

【発明が解決しようとする課題】しかし上記第１の従来
例の、クロック信号入力時にクロック信号を、巨大なク
ロックドライバーで半導体集積回路内に小さい遅延で伝
達可能なように強力に駆動する方法では、上記クロック
ドライバーに必要な駆動能力を正確に見積ることが非常
に困難であるため、必要以上の駆動能力を有するクロッ
クドライバーが採用され、それは結局消費電力を増大さ
せ、さらに半導体集積回路装置の面積を増大させる。

【０００８】また、前記載の方法では、より密なレイア
ウトを作成すると、配線がより引き回されるので、クロ
ックドライバーの必要駆動能力をより大きく見積る必要
が出てくる。また、セル列の端部にクロック信号の駆動
能力を増強させるクロックバッファを設置し、前記セル
列を横断するクロック信号線６０３及び６０６を設置す
ると、セル列を横断する前記クロック信号線が、スタン
ダードセルのレイアウトパターンに大きな制限を与え、
前記スタンダードセルのセル幅が結局大きくなって、半
導体集積回路装置全体の面積を増大させてしまう。

【０００９】本発明は、係る課題に鑑み、クロック信号
の遅延差を大きくすることなく、半導体集積回路内全体
にクロック信号を伝達し、かつ前記クロック信号を駆動
するためのクロックドライバーに必要な面積を最小限に
する半導体集積回路装置のレイアウトを作成できる自動
配置配線方法を提供することを目的とする。

【００１０】

【課題を解決するための手段】本発明の自動配置配線方
法は、スタンダードセルを配置する少なくとも１列おき
のセル列の指定位置に少なくとも１つのクロック信号駆
動能力を増強するクロックドライバーを設置するステッ
プと、指定したチャネル領域の中央に前記チャネル領域
を横断するようにクロック信号線を設置するステップ
と、前記クロックドライバーの出力と前記クロック信号
線を最短距離で配線するステップと、スタンダードセル
が有する論理機能を用いて設計した論理回路に合わせて
セルを列状に配置するステップと、前記スタンダードセ
ルのクロックの入力と、チャネル領域に設置した前記ク
ロック信号線を最短距離で優先的に配線を行うステップ
とを備えたものである。

【００１１】また本発明の自動配置配線方法は、上記構
成に加えさらに前記クロックドライバーに対する負荷容
量を、配線容量及びセルの負荷容量より演算するステッ
プと、前記演算で求めた負荷容量が前記クロックドライ
バーに対して適正か否かを判断するステップと、不適正
のクロックドライバーは適正なクロックドライバーに変
更するステップとを有したものである。

【００１２】

【作用】本発明は、まず少なくとも１列おきのセル列の
指定位置にクロックドライバーを設置し、指定したチャ
ネル領域中央にチャネル領域を横断するようにクロック
信号線を設置し、前記クロックドライバーの出力と前記
クロック信号線を配線する事により、前記クロックドラ
イバーの出力から各セル列に伝達する為のクロック信号
線の配線長を制御することができる。特に、隔列のセル
列の指定位置にクロックドライバーを設置し、指定した
チャネル領域中央にチャネル領域を横断するようにクロ
ック信号線を設置し、前記クロックドライバーの出力と
前記クロック信号線を配線すると、前記クロックドライ
バーの出力と前記クロック信号線を結ぶ配線は一様とな
る。

【００１３】次に、論理回路を用いて各セル列にスタン
ダードセルを配置し、前記スタンダードセルに入力され
るクロック信号を、チャネル領域に設置した前記クロッ
ク信号線に優先的に配線することにより、前記クロック
信号線とスタンダードセルのクロック入力との配線長を
制御することができる。特に、隔列の指定位置にクロッ
クドライバーを設置すると、最小の配線長差で配線が行
なうことができる。そして、クロック信号が前記クロッ
クドライバーにより駆動能力が適切に増強され、最小の
配線長差で配線された配線のより各スタンダードセルに
クロック信号が伝達されるため、クロック信号の遅延時
間の差が小さくなる。

【００１４】叉他の自動配置配線方法の場合は、上記作
用に加えて、設置した前記クロックドライバーに対する
負荷容量に対して適切な駆動能力を持つクロックドライ
バーに変更を行うことにより、自動配置配線方法によっ
て各セル列に配置されるクロック信号入力を有するスタ
ンダードセル負荷容量及び配線負荷容量に影響されない
レイアウトを作成する。

【００１５】

【実施例】（実施例１）図１はこの発明により作成され
たレイアウトパターンの一例を示すものである。まず、
図の縦方向に電源ポート１１ａに接続された電源ライン
１１３とグランドポート１２ａに接続されたグランドラ
イン１１４及びクロック信号ポート１０ａに接続された
クロック信号幹線１１０が設置されている。

【００１６】また、１０６、１０７、１０８、１０９
は、自動配置配線システムによりスタンダードセルを配
置する領域であるセル列を示している。そして、自動配
置配線システムに指定した、セル列に配置されたスタン
ダードセルのクロック信号入力に必要な駆動能力を持つ
クロックドライバー１０１、１０４がセル列１０６及び
１０８の任意指定位置、この時はセル列端部に設置され
ている。

【００１７】次に、クロックドライバー１０１及び１０
４の入力とクロック信号幹線１１０が最短距離で配線さ
れている。この時、クロック信号幹線とセル列に配置さ
れた前記クロックドライバーの入力をつなぐ配線長が一
様である方が好ましいので、セル列及びクロック信号幹
線の配置位置はそれを考慮した配置を取っている。ま
た、セル列に配置した全てのクロックドライバーを駆動
するのに充分な信号がクロック信号幹線により伝達され
るように考慮している。

【００１８】そして、任意指定のチャネル領域、この時
は隔列のチャネル領域の中央にクロック信号線１０２,
１０５が設置され、クロックドライバー１０１の出力
と、クロック信号線１０２が最短距離で配線されてい
る。その配線は１１５で示す。そしてさらに、前記セル
列端部に設置したクロックドライバーの設置位置を除い
たセル列１０６,１０７上に配置されたスタンダードセ
ルの全てのクロック信号入力とクロック信号線１０２を
優先的に最短距離で配線している。この時、セル列１０
６,１０７上に配置されたスタンダードセルのクロック
信号入力は、クロック信号線１０２に対して垂直に配線
するのが最短距離になる。そして、その配線を通してセ
ル列１０６,１０７上のクロック信号を必要とするスタ
ンダードセルにクロック信号が伝達される。

【００１９】また、同様にして、セル列１０８上に設置
したクロックドライバー１０４の出力とクロック信号線
１０５が配線され、その配線は１１６で示し、前記セル
列端部に設置したクロックドライバーの設置位置を除い
たセル列１０８,１０９上に配置されたスタンダードセ
ルの全てのクロック信号入力とクロック信号線１０５を
配線し、その配線を通してセル列１０８、１０９上の全
スタンダードセルにクロック信号が伝達される。

【００２０】図２,３,４は、本発明である自動配置配線
方法を用いて、上記図１で示されるレイアウトを作成す
るフローを示したものである。

【００２１】まずＳ２０３では、予め準備したレイアウ
トパターンライブラリ２０１を用いて、セル情報抽出を
行う。この時、セルレイアウトパターンより抽出する情
報は、自動配置配線を行うのに必要な、セル幅・ピン位
置及びアルミ配線禁止領域である。

【００２２】次にＳ２０４ではレイアウト作成１を行
う。レイアウト作成１のフローは、図３に示す。まずＳ
３０１では、あらかじめ各セル列に配置されるスタンダ
ードセルのクロック信号に必要な駆動能力を見積り、そ
の駆動能力に的確なクロックドライバーの採用を決定す
る。そして、自動配置配線システムは、指定された前記
クロックドライバーを指定位置に配置する。ここでの指
定位置とは、配置セル列及びセル列上の配置位置であ
る。そして、Ｓ３０１で配置されたクロックドライバー
は、図１の１０１及び１０４である。次にＳ３０２で
は、指定されたチャネル領域中央に、クロック信号線を
チャネル領域を横断するように設置する。前記クロック
信号線は、図１の１０２,１０５である。そして、Ｓ３
０３では、前記クロックドライバーの出力と前記クロッ
ク信号線を最短距離で配線する。この時の配線は、図１
の１１５、１１６である。

【００２３】次に、Ｓ２０５ではネットリスト２０２を
用いて、レイアウト作成２を行う。ネットリスト２０２
とはあらかじめスタンダードセルの有する論理機能を用
いて設計された論理回路図である。レイアウト作成２の
フローは図４に示している。Ｓ４０３ではレイアウトラ
イブラリに登録されている前記スタンダードセルを図２
のネットリスト２０２を用いて列状に配置する。つま
り、図１の１０６,１０７,１０８,１０９上で、１０１
及び１０４のクロックドライバーが設置されている所を
除いた部分に配置する。但し、この時用いるネットリス
ト２０２は、クロック信号も含む全体論理回路図であ
る。次にＳ４０４では、クロック信号専用のネットリス
ト４０１を用いてクロック信号をチャネル領域に配置し
たクロック信号線に優先的に最短距離で配線する。但
し、クロック信号専用ネットリスト４０１とは、ネット
リスト２０２からクロック信号入力情報のみを取り出し
たネットリストである。そして、クロック信号線が配置
されているチャネル領域を挟むセル列１０６及び１０７
に配置されたセルはクロック信号線１０２に配線し、セ
ル列１０８及び１０９に配置されたセルはクロック信号
線１０５に配線する。そして最後にＳ４０５では、全体
ネットリスト４０２を用いて全体の配線を行い、レイア
ウトを作成する。但し、全体ネットリスト４０２は、ネ
ットリスト２０２からクロック信号入力情報４０２を除
いた論理回路図である。

【００２４】（実施例２）次に、図２、３、７を用い
て、他の本発明の実施例を説明する。

【００２５】図２、３、７は、本発明の第２の実施例と
してレイアウトを作成するフローである。図２、３は、
第一の実施例と共通のため、ここでも採用する。

【００２６】まず、予め準備するレイアウトセルライブ
ラリ２０１に、駆動能力別のクロックドライバーを複数
個登録しておく。そして、Ｓ２０３では、第１の実施例
で抽出したセル情報に加えて、セルの負荷容量を抽出す
る。次に、第１の実施例と同様に、図３で詳細に示され
るレイアウト作成１（Ｓ２０４）を行う。

【００２７】そして、Ｓ２０５ではレイアウト作成２を
行うが、本実施例のレイアウト作成２のフローは図７に
示す。クロック信号専用ネットリスト７０１、全体ネッ
トリスト７０２は、第１の実施例で用いた図４に示され
る、クロック信号専用ネットリスト４０１、全体ネット
リスト４０２と同様のものである。また、スタンダード
セル配置（Ｓ７０３）、クロック入力配線（Ｓ７０４）
及び全体配線（Ｓ７０５）も、第１の実施例で用いた図
４に示される、スタンダードセル配置（Ｓ４０３）、ク
ロック入力配線（Ｓ４０４）及び全体配線（Ｓ４０５）
と同様の動きを取るものである。

【００２８】まずＳ７０３でスタンダードセル配置を行
った後、Ｓ７０４ではクロック信号専用ネットリスト７
０１を用いて、クロック入力配線を行う。次に、Ｓ７０
６では自動配置配線ツールが持つセル情報の中のセルの
負荷容量及び、自動配置配線ツールにより配線された配
線容量から、各クロックドライバーに対する負荷容量を
計算する。但し、上記配線とは、クロックドライバーの
出力とスタンダードセルへのクロック信号入力とをつな
ぐ配線、即ち、クロックドライバーの出力からチャネル
領域に設置したクロック信号配線までをつなぐ配線と、
前記クロック信号線からスタンダードセルのクロック信
号の入力までをつなぐ配線、及び、クロックドライバー
の出力と前記クロック信号線とをつなぐ配線と前記クロ
ック信号線との接点から、スタンダードセルのクロック
信号入力と前記クロック信号線とをつなぐ配線と前記ク
ロック信号線との接点までをつなぐ配線である。

【００２９】そしてＳ７０７では、図３のクロックドラ
イバー３０１設置において、セル列に設置した各クロッ
クドライバーの駆動能力が充分であるかどうかを判断
し、もし、駆動能力が充分でないクロックドライバーが
あれば、そのクロックドライバーを設置し直す。その手
順を以下に示す。Ｓ７０８で、図２のレイアウトライブ
ラリ２０１に登録されている複数個のクロックドライバ
ーの中から、適正のクロックドライバーを選択し、すで
に設置しているクロックドライバー３０１と置き直す。
また、Ｓ７０７のクロックドライバー適正判断におい
て、設置したクロックドライバー３０１が適正であるな
ら、次のクロックドライバーの適正判断７０７を行い、
設置した全てのクロックドライバー３０１に対してＳ７
０７、及びＳ７０７での不適正判断されたクロックドラ
イバーに対しては、Ｓ７０８も行った後、全体ネットリ
スト４０２を用いて、Ｓ４０５で全体配線を行い、レイ
アウトを作成する。

【００３０】

【発明の効果】以上説明したように、スタンダードセル
方式でクロック信号を必要とする同期回路方式の半導体
集積回路において、自動配置配線ツールでレイアウトを
作成する前に、スタンダードセルを配置するセル列の少
なくとも１列おきのセル列の指定位置に少なくとも１つ
のクロック信号駆動能力を増強するクロックドライバー
を設置し、かつチャネル領域の中央に前記チャネル領域
を横断するようにクロック信号線を設置し、前記クロッ
クドライバーの出力と前記クロック信号とを最短距離で
配線し、さらに論理回路図を用いてセル配置を行い、ク
ロック配線をチャネル領域に設置した前記クロック信号
線に最短距離で優先的に配線を行い、全体を配線するこ
とにより、半導体集積回路に入力するクロック信号に必
要な駆動能力の見積を容易にし、クロック信号配線を制
御し、半導体集積回路の各セルに入力されるクロック信
号の遅延差を小さくし、さらに半導体集積回路の各セル
に入力されるクロック信号の遅延差を大きくすることな
く、前記クロック信号の増強に必要なクロックドライバ
ーの面積を小さくし、かつスタンダードセルのレイアウ
トパターンに制限を与えない。さらに、各セル列に設置
されたクロックドライバーに対する負荷容量を計算し
て、前記負荷容量に適切な駆動能力を持つクロックドラ
イバーに変更することにより、各セル列に配置される、
クロック信号入力を有するスタンダードセルの負荷容量
及び、配線容量に影響を受けないレイアウトを得ること
ができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例における半導体集積回路
装置のレイアウトパターン図

【図２】同実施例における自動配置配線方法のフロー図

【図３】同実施例における自動配置配線方法の第１のレ
イアウト作成のフロー図

【図４】同実施例における自動配置配線方法の第２のレ
イアウト作成のフロー図

【図５】従来の技術における第１の半導体集積回路装置
のレイアウトパターン図

【図６】従来の技術における第２の半導体集積回路装置
のレイアウトパターン図

【図７】本発明の第２の実施例における自動配置配線方
法の第２のレイアウト作成のフロー図

【符号の説明】

１０１,１０４ クロックドライバー １０２,１０３,１０５ クロック信号線 １０６〜１０９ セル列 １１０ クロック信号幹線 １１１,１１２ クロック信号線 １１３ 電源ライン １１４ グランドライン １０ａ クロック信号ポート １１ａ 電源ポート １２ａ グランドポート

Claims (2)

【特許請求の範囲】
1. 【請求項１】スタンダードセルを配置する少なくとも１
   列おきのセル列の指定位置に少なくとも１つのクロック
   信号駆動能力を増強するクロックドライバーを設置する
   ステップと、 指定したチャネル領域の中央に前記チャネル領域を横断
   するようにクロック信号線を設置するステップと、 前記クロックドライバーの出力と前記クロック信号線を
   最短距離で配線するステップと、 スタンダードセルが有する論理機能を用いて設計した論
   理回路に合わせてセルを列状に配置するステップと、 前記スタンダードセルのクロックの入力と、チャネル領
   域に設置した前記クロック信号線を最短距離で優先的に
   配線を行うステップとを備えた自動配置配線方法。
2. 【請求項２】請求項１記載の自動配置配線方法におい
   て、さらに前記クロックドライバーに対する負荷容量
   を、配線容量及びセルの負荷容量より演算するステップ
   と、前記演算で求めた負荷容量が前記クロックドライバ
   ーに対して適正か否かを判断するステップと、不適正の
   クロックドライバーは適正なクロックドライバーに変更
   するステップとを有したことを特徴とする自動配置配線
   方法。