JPH06310657A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH06310657A JPH06310657A JP9939193A JP9939193A JPH06310657A JP H06310657 A JPH06310657 A JP H06310657A JP 9939193 A JP9939193 A JP 9939193A JP 9939193 A JP9939193 A JP 9939193A JP H06310657 A JPH06310657 A JP H06310657A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor integrated
- integrated circuit
- resistance
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 フィルタ回路の面積を縮小して、半導体集積
回路を小型化することを目的とする。 【構成】 エピタキシャル成長層６の中に、不純物を含
有する拡散層からなる抵抗２が形成され、その上に絶縁
層４が薄膜状に形成されている。絶縁層４の上には入力
端子２０を接続するための電極１が形成されている。抵
抗２の一方の端部には接地電位との電気的なコンタクト
をとるための導体のコンタクト電極３ａが形成され、他
方の端部には出力端子２１を接続するための導体のコン
タクト電極３ｂが形成されている。 【効果】 抵抗層の上に、抵抗層と同一のパターンでコ
ンデンサが形成されるので、フィルタ回路の面積を縮小
することができる。よって、フィルタ回路の半導体集積
回路全体に占める割合を低減することができ、半導体集
積回路装置を小型化する効果がある。
回路を小型化することを目的とする。 【構成】 エピタキシャル成長層６の中に、不純物を含
有する拡散層からなる抵抗２が形成され、その上に絶縁
層４が薄膜状に形成されている。絶縁層４の上には入力
端子２０を接続するための電極１が形成されている。抵
抗２の一方の端部には接地電位との電気的なコンタクト
をとるための導体のコンタクト電極３ａが形成され、他
方の端部には出力端子２１を接続するための導体のコン
タクト電極３ｂが形成されている。 【効果】 抵抗層の上に、抵抗層と同一のパターンでコ
ンデンサが形成されるので、フィルタ回路の面積を縮小
することができる。よって、フィルタ回路の半導体集積
回路全体に占める割合を低減することができ、半導体集
積回路装置を小型化する効果がある。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に抵抗およびコンデンサの組合せにより構成さ
れるフィルタ回路を有する半導体集積回路装置に関す
る。
関し、特に抵抗およびコンデンサの組合せにより構成さ
れるフィルタ回路を有する半導体集積回路装置に関す
る。
【０００２】
【従来の技術】図８は半導体集積回路において用いられ
る従来のフィルタ回路の平面図である。図８において、
コンデンサ１２は、入力端子２０が接続された導体の電
極１と、電極１の下部に絶縁層を介して形成された拡散
層１０により構成されている。また、拡散層１０との電
気的なコンタクトをとるための導体の電極１１が電極１
の横に設けられている。コンデンサ１２の横には、拡散
層からなる抵抗２が設けられている。抵抗２の一方の端
部には導体の電極３ａが形成され、コンタクト電極１１
に電気的に接続されている。また、３ａには出力端子２
１が接続され、抵抗２の他方の端部には導体の電極３ｂ
が形成され、接地電位に接続されている。
る従来のフィルタ回路の平面図である。図８において、
コンデンサ１２は、入力端子２０が接続された導体の電
極１と、電極１の下部に絶縁層を介して形成された拡散
層１０により構成されている。また、拡散層１０との電
気的なコンタクトをとるための導体の電極１１が電極１
の横に設けられている。コンデンサ１２の横には、拡散
層からなる抵抗２が設けられている。抵抗２の一方の端
部には導体の電極３ａが形成され、コンタクト電極１１
に電気的に接続されている。また、３ａには出力端子２
１が接続され、抵抗２の他方の端部には導体の電極３ｂ
が形成され、接地電位に接続されている。
【０００３】図９は図８に示されたフィルタ回路のＢ−
Ｂ線に沿った断面構造を示す図である。図９において、
電極１の下層部には絶縁層４が形成され、さらにその下
に拡散層１０が形成されている。
Ｂ線に沿った断面構造を示す図である。図９において、
電極１の下層部には絶縁層４が形成され、さらにその下
に拡散層１０が形成されている。
【０００４】このように構成された半導体集積回路にお
いて、入力端子２０に信号が入力されると、出力端子２
１には入力信号の周波数の高域成分のみが現れる。すな
わち、高域フィルタとして動作し、その遮断周波数ｆ0
は次式で表される。
いて、入力端子２０に信号が入力されると、出力端子２
１には入力信号の周波数の高域成分のみが現れる。すな
わち、高域フィルタとして動作し、その遮断周波数ｆ0
は次式で表される。
【０００５】
【数１】
【０００６】ここで、Ｃはコンデンサ１２の容量値であ
り、Ｒは抵抗２の抵抗値である。
り、Ｒは抵抗２の抵抗値である。
【０００７】半導体集積回路において、ある回路を後段
の他の回路に接続する際に、相互の回路間を直流的に分
離したい場合にはコンデンサ結合型のフィルタとして図
８の構造の回路が用いられる。
の他の回路に接続する際に、相互の回路間を直流的に分
離したい場合にはコンデンサ結合型のフィルタとして図
８の構造の回路が用いられる。
【０００８】このとき、コンデンサ１２の容量値Ｃおよ
び抵抗２の抵抗値Ｒは、この回路を通過する信号の帯域
の約１／１０の周波数を、遮断周波数の目安として式
（１）により、適宜決めているため、一般にＣおよびＲ
の値は大きくなってしまう。すなわち、コンデンサ１２
および抵抗２のパターンの面積が大きくなることを意味
する。
び抵抗２の抵抗値Ｒは、この回路を通過する信号の帯域
の約１／１０の周波数を、遮断周波数の目安として式
（１）により、適宜決めているため、一般にＣおよびＲ
の値は大きくなってしまう。すなわち、コンデンサ１２
および抵抗２のパターンの面積が大きくなることを意味
する。
【０００９】
【発明が解決しようとする課題】従来の半導体集積回路
は以上のように構成されているので、抵抗２およびコン
デンサ１２の抵抗値および容量値を大きくすることが必
要であり、各素子のパターン面積が大きくなり、フィル
タ回路の半導体集積回路全体に占める割合が大きくなる
などの問題があった。
は以上のように構成されているので、抵抗２およびコン
デンサ１２の抵抗値および容量値を大きくすることが必
要であり、各素子のパターン面積が大きくなり、フィル
タ回路の半導体集積回路全体に占める割合が大きくなる
などの問題があった。
【００１０】本発明は、上記のような問題点を解決する
ためになされたものであり、フィルタ回路の面積を縮小
して、半導体集積回路を小型化することを目的とする。
ためになされたものであり、フィルタ回路の面積を縮小
して、半導体集積回路を小型化することを目的とする。
【００１１】
【課題を解決するための手段】本発明に係る半導体集積
回路装置の第１の態様は、下地層と前記下地層の表面に
形成された抵抗層と、前記抵抗層を含む前記下地層の表
面上に形成された絶縁層と、前記絶縁層の上に形成され
た電極層とを備え、前記抵抗層により形成される抵抗
と、前記絶縁層を挟んで対向する前記抵抗層および前記
電極層により形成されるコンデンサとによって構成した
フィルタ回路を備える。
回路装置の第１の態様は、下地層と前記下地層の表面に
形成された抵抗層と、前記抵抗層を含む前記下地層の表
面上に形成された絶縁層と、前記絶縁層の上に形成され
た電極層とを備え、前記抵抗層により形成される抵抗
と、前記絶縁層を挟んで対向する前記抵抗層および前記
電極層により形成されるコンデンサとによって構成した
フィルタ回路を備える。
【００１２】本発明に係る半導体集積回路装置の第２の
態様は、前記電極層と前記抵抗層との間に、バイアス電
圧を印加するバイアス電圧印加手段をさらに備える。
態様は、前記電極層と前記抵抗層との間に、バイアス電
圧を印加するバイアス電圧印加手段をさらに備える。
【００１３】本発明に係る半導体集積回路装置の第３の
態様は、下地層と、前記下地層の表面に形成された第１
導電型の拡散層と、前記下地層の表面に、前記拡散層に
周設して形成された第２導電型の抵抗層とを備え、前記
抵抗層により形成される抵抗と、前記拡散層と抵抗層と
の接合容量により形成されるコンデンサと、前記抵抗層
と前記拡散層との間に、逆バイアス電圧を印加するバイ
アス電圧印加手段とによって構成したフィルタ回路を備
える。
態様は、下地層と、前記下地層の表面に形成された第１
導電型の拡散層と、前記下地層の表面に、前記拡散層に
周設して形成された第２導電型の抵抗層とを備え、前記
抵抗層により形成される抵抗と、前記拡散層と抵抗層と
の接合容量により形成されるコンデンサと、前記抵抗層
と前記拡散層との間に、逆バイアス電圧を印加するバイ
アス電圧印加手段とによって構成したフィルタ回路を備
える。
【００１４】
【作用】本発明に係る半導体集積回路装置の第１の態様
によれば、抵抗層と電極層に挟まれた絶縁層とによりコ
ンデンサが形成されるので、抵抗層の上に、抵抗層と同
一のパターンでコンデンサが形成されることになり、フ
ィルタ回路の面積を縮小することができる。
によれば、抵抗層と電極層に挟まれた絶縁層とによりコ
ンデンサが形成されるので、抵抗層の上に、抵抗層と同
一のパターンでコンデンサが形成されることになり、フ
ィルタ回路の面積を縮小することができる。
【００１５】本発明に係る半導体集積回路装置の第２の
態様によれば、電極層と抵抗層との間にバイアス電圧を
印加することで、抵抗層の抵抗値を可変することがで
き、抵抗値を制御することによってフィルタ回路の遮断
周波数を制御することができる。
態様によれば、電極層と抵抗層との間にバイアス電圧を
印加することで、抵抗層の抵抗値を可変することがで
き、抵抗値を制御することによってフィルタ回路の遮断
周波数を制御することができる。
【００１６】本発明に係る半導体集積回路装置の第３の
態様によれば、拡散層と抵抗層との接合容量によりコン
デンサが形成されるので、抵抗層に沿って、抵抗層と同
一のパターンでコンデンサが形成されることになり、フ
ィルタ回路の面積を縮小することができる。また、拡散
層と抵抗層との間に印加する逆バイアス電圧を変化させ
ることで、接合容量値および抵抗層の抵抗値を可変する
ことができ、接合容量値および抵抗値を制御することに
よってフィルタ回路の遮断周波数を制御することができ
る。
態様によれば、拡散層と抵抗層との接合容量によりコン
デンサが形成されるので、抵抗層に沿って、抵抗層と同
一のパターンでコンデンサが形成されることになり、フ
ィルタ回路の面積を縮小することができる。また、拡散
層と抵抗層との間に印加する逆バイアス電圧を変化させ
ることで、接合容量値および抵抗層の抵抗値を可変する
ことができ、接合容量値および抵抗値を制御することに
よってフィルタ回路の遮断周波数を制御することができ
る。
【００１７】
【実施例】図１は本発明に係る半導体集積回路装置の第
１の実施例を示す平面図である。図１において、入力端
子２０が接続された導体の電極１と、蛇行して形成され
た拡散層からなる抵抗２が設けられている。抵抗２の一
方の端部には接地電位との電気的なコンタクトをとるた
めの導体のコンタクト電極３ａが形成され、他方の端部
には出力端子２１を接続した導体のコンタクト電極３ｂ
が形成されている。
１の実施例を示す平面図である。図１において、入力端
子２０が接続された導体の電極１と、蛇行して形成され
た拡散層からなる抵抗２が設けられている。抵抗２の一
方の端部には接地電位との電気的なコンタクトをとるた
めの導体のコンタクト電極３ａが形成され、他方の端部
には出力端子２１を接続した導体のコンタクト電極３ｂ
が形成されている。
【００１８】図１のＡ−Ａ線に沿った断面を示す図２に
おいて、半導体基板５の上に不純物を含有するエピタキ
シャル成長層６が形成され、エピタキシャル成長層６の
表面に、不純物を含有する拡散層からなる抵抗２が形成
されている。抵抗２は図１で示されるように、蛇行して
形成されているので、図２では４つの断面として表され
ている。抵抗２はエピタキシャル成長層６の表面に１部
を露出して形成され、その露出面に接して絶縁層４が薄
膜状に形成されている。絶縁層４の上には電極１が形成
されている。
おいて、半導体基板５の上に不純物を含有するエピタキ
シャル成長層６が形成され、エピタキシャル成長層６の
表面に、不純物を含有する拡散層からなる抵抗２が形成
されている。抵抗２は図１で示されるように、蛇行して
形成されているので、図２では４つの断面として表され
ている。抵抗２はエピタキシャル成長層６の表面に１部
を露出して形成され、その露出面に接して絶縁層４が薄
膜状に形成されている。絶縁層４の上には電極１が形成
されている。
【００１９】図１の半導体集積回路装置の構成要素の機
能を、電気素子に置き換えて等価回路として表したもの
が図３である。図３において、入力端子２０と出力端子
２１に接続されたコンデンサ７と、一方を出力端子２１
に接続され、他方を接地電位に接続された抵抗８が示さ
れている。
能を、電気素子に置き換えて等価回路として表したもの
が図３である。図３において、入力端子２０と出力端子
２１に接続されたコンデンサ７と、一方を出力端子２１
に接続され、他方を接地電位に接続された抵抗８が示さ
れている。
【００２０】図２で示すように、抵抗２と電極１で絶縁
層４を挟むことによって、図３のコンデンサ７が形成さ
れる。よって、図１で示すように、電極１に入力端子２
０を接続し、コンタクト電極３ｂに出力端子２１を接続
し、コンタクト電極３ａを接地電位に接続することで、
図３の等価回路が形成され、高域フィルタとして動作す
る。該高域フィルタの遮断周波数ｆ0 は、抵抗２の全抵
抗値をＲとし、抵抗２と電極１で絶縁層４を挟むことに
よって形成されたコンデンサの全容量値をＣとすると、
次式で近似される。
層４を挟むことによって、図３のコンデンサ７が形成さ
れる。よって、図１で示すように、電極１に入力端子２
０を接続し、コンタクト電極３ｂに出力端子２１を接続
し、コンタクト電極３ａを接地電位に接続することで、
図３の等価回路が形成され、高域フィルタとして動作す
る。該高域フィルタの遮断周波数ｆ0 は、抵抗２の全抵
抗値をＲとし、抵抗２と電極１で絶縁層４を挟むことに
よって形成されたコンデンサの全容量値をＣとすると、
次式で近似される。
【００２１】
【数２】
【００２２】また、図１のように構成されたフィルタ回
路では、抵抗２の蛇行パターンの長さをｎ倍に伸ばして
抵抗値をｎ倍にすることで、抵抗２と電極１の間に形成
されるコンデンサの容量はｎ倍となる。よって式（２）
より、その場合の遮断周波数は１／ｎ2 であることがわ
かる。このように本発明によれば、低い遮断周波数のフ
ィルタを要する場合に、従来よりも小さい面積のフィル
タ回路を得ることができ、フィルタ回路の占める割合を
少なくした半導体集積回路装置を得ることができる。
路では、抵抗２の蛇行パターンの長さをｎ倍に伸ばして
抵抗値をｎ倍にすることで、抵抗２と電極１の間に形成
されるコンデンサの容量はｎ倍となる。よって式（２）
より、その場合の遮断周波数は１／ｎ2 であることがわ
かる。このように本発明によれば、低い遮断周波数のフ
ィルタを要する場合に、従来よりも小さい面積のフィル
タ回路を得ることができ、フィルタ回路の占める割合を
少なくした半導体集積回路装置を得ることができる。
【００２３】図４は本発明に係る半導体集積回路装置の
第２の実施例を示す断面図である。図４において、抵抗
２と電極１との間に直流バイアス電圧が印加されてい
る。その他の構成は、図２に示した第１の実施例と同様
である。
第２の実施例を示す断面図である。図４において、抵抗
２と電極１との間に直流バイアス電圧が印加されてい
る。その他の構成は、図２に示した第１の実施例と同様
である。
【００２４】次に動作について説明する。図４に示され
る構造は、ＭＯＳ型トランジスタと同様の構造であるか
ら、抵抗２と電極１との間にバイアス電圧が印加される
と、拡散層からなる抵抗２の中に、チャネルあるいは空
乏層が形成されて、抵抗２全体の抵抗値が変化する。す
なわち、式（２）によって定まるフィルタ回路の遮断周
波数が変化する。このように、電極１と抵抗２との間に
印加するバイアス電圧によって、フィルタ回路の遮断周
波数を制御することができる。
る構造は、ＭＯＳ型トランジスタと同様の構造であるか
ら、抵抗２と電極１との間にバイアス電圧が印加される
と、拡散層からなる抵抗２の中に、チャネルあるいは空
乏層が形成されて、抵抗２全体の抵抗値が変化する。す
なわち、式（２）によって定まるフィルタ回路の遮断周
波数が変化する。このように、電極１と抵抗２との間に
印加するバイアス電圧によって、フィルタ回路の遮断周
波数を制御することができる。
【００２５】このことにより、例えば、フィードバック
回路と本実施例のフィルタ回路を組み合わせることで、
ウェハプロセスが均一でないこと起因する、フィルタ回
路の周波数特性のばらつきをキャンセルすることが可能
となる。
回路と本実施例のフィルタ回路を組み合わせることで、
ウェハプロセスが均一でないこと起因する、フィルタ回
路の周波数特性のばらつきをキャンセルすることが可能
となる。
【００２６】図５は本発明に係る半導体集積回路装置の
第３の実施例を示す断面図である。図５において、半導
体基板５の上に不純物を含有するエピタキシャル成長層
６が形成され、エピタキシャル成長層６の中に、不純物
を含有する第１の拡散層からなる抵抗９が形成されてい
る。さらに、抵抗９を取り囲むように第２の拡散層９ａ
が形成されている。ここで、第２の拡散層９ａは抵抗９
を形成する第１の拡散層とは逆の極性を有するように形
成される。また、第２の拡散層９ａと抵抗９の間には、
バイアス電圧が印加されている。
第３の実施例を示す断面図である。図５において、半導
体基板５の上に不純物を含有するエピタキシャル成長層
６が形成され、エピタキシャル成長層６の中に、不純物
を含有する第１の拡散層からなる抵抗９が形成されてい
る。さらに、抵抗９を取り囲むように第２の拡散層９ａ
が形成されている。ここで、第２の拡散層９ａは抵抗９
を形成する第１の拡散層とは逆の極性を有するように形
成される。また、第２の拡散層９ａと抵抗９の間には、
バイアス電圧が印加されている。
【００２７】次に動作について説明する。図５のように
構成された半導体集積回路装置において、第１の拡散層
からなる抵抗９と第２の拡散層９ａとの接合面には接合
容量が発生する。この接合容量によるコンデンサと抵抗
９によってフィルタ回路が形成される。該フィルタ回路
の構成は図３に示す第１の実施例の等価回路と同様であ
るが、接合容量によるコンデンサを安定に動作させるた
めには、抵抗９と第２の拡散層９ａとの間に逆バイアス
電圧を印加することが望ましい。この、バイアス電圧を
変化することで該コンデンサの容量を変化させることが
できる。バイアス電圧印加の一例は、図５に示される
が、これは抵抗９がＰ型の拡散層で形成され、第２の拡
散層９ａがＮ型として形成されている場合である。
構成された半導体集積回路装置において、第１の拡散層
からなる抵抗９と第２の拡散層９ａとの接合面には接合
容量が発生する。この接合容量によるコンデンサと抵抗
９によってフィルタ回路が形成される。該フィルタ回路
の構成は図３に示す第１の実施例の等価回路と同様であ
るが、接合容量によるコンデンサを安定に動作させるた
めには、抵抗９と第２の拡散層９ａとの間に逆バイアス
電圧を印加することが望ましい。この、バイアス電圧を
変化することで該コンデンサの容量を変化させることが
できる。バイアス電圧印加の一例は、図５に示される
が、これは抵抗９がＰ型の拡散層で形成され、第２の拡
散層９ａがＮ型として形成されている場合である。
【００２８】また、抵抗９はピンチ抵抗と等価の構造で
あるので、上述した逆バイアス電圧の印加により、抵抗
値が変化する。すなわち、逆バイアス電圧の印加により
抵抗値と容量値が可変できるので、該フィルタ回路の遮
断周波数を制御することができる。
あるので、上述した逆バイアス電圧の印加により、抵抗
値が変化する。すなわち、逆バイアス電圧の印加により
抵抗値と容量値が可変できるので、該フィルタ回路の遮
断周波数を制御することができる。
【００２９】このことにより、例えば、フィードバック
回路と本実施例のフィルタ回路を組み合わせることで、
ウェハプロセスが均一でないこと起因する、フィルタ回
路の周波数特性のばらつきをキャンセルすることが可能
となる。
回路と本実施例のフィルタ回路を組み合わせることで、
ウェハプロセスが均一でないこと起因する、フィルタ回
路の周波数特性のばらつきをキャンセルすることが可能
となる。
【００３０】以上説明した本発明に係る半導体集積回路
装置の第１〜第３の実施例は、いずれも以下に示すよう
な種々の変形が可能である。
装置の第１〜第３の実施例は、いずれも以下に示すよう
な種々の変形が可能である。
【００３１】上述の第１〜第３の実施例ではコンデンサ
と抵抗による高域フィルタを構成する例を示したが、第
１の変形例として、図６の等価回路で示されるようなコ
ンデンサと抵抗による低域フィルタを構成してもよい。
図６において、入力端子２０と出力端子２１に接続され
た抵抗８と、一方の端部を出力端子２１に接続され、他
方を接地電位に接続されたコンデンサ７が示されてい
る。本変形例によっても、第１〜第３の実施例と同様の
効果を得ることができる。
と抵抗による高域フィルタを構成する例を示したが、第
１の変形例として、図６の等価回路で示されるようなコ
ンデンサと抵抗による低域フィルタを構成してもよい。
図６において、入力端子２０と出力端子２１に接続され
た抵抗８と、一方の端部を出力端子２１に接続され、他
方を接地電位に接続されたコンデンサ７が示されてい
る。本変形例によっても、第１〜第３の実施例と同様の
効果を得ることができる。
【００３２】また、第２の変形例として、図７の等価回
路で示されるような、コンデンサと抵抗による高次の高
域フィルタを構成してもよい。図７において入力端子２
０と出力端子２１との間に、直列に接続されたコンデン
サ７ａおよび７ｂと、コンデンサ７ａおよび７ｂの間に
一方の端部を接続され、他方を接地電位に接続された抵
抗８ａと、一方の端部を出力端子２１に接続され、他方
を接地電位に接続された抵抗８ｂが示されている。これ
は２次の高域フィルタとして動作し、かつ、第１〜第３
の実施例と同様の効果を得ることができる。
路で示されるような、コンデンサと抵抗による高次の高
域フィルタを構成してもよい。図７において入力端子２
０と出力端子２１との間に、直列に接続されたコンデン
サ７ａおよび７ｂと、コンデンサ７ａおよび７ｂの間に
一方の端部を接続され、他方を接地電位に接続された抵
抗８ａと、一方の端部を出力端子２１に接続され、他方
を接地電位に接続された抵抗８ｂが示されている。これ
は２次の高域フィルタとして動作し、かつ、第１〜第３
の実施例と同様の効果を得ることができる。
【００３３】
【発明の効果】請求項１記載の半導体集積回路装置によ
れば、抵抗層の上に、抵抗層と同一のパターンでコンデ
ンサが形成されることになり、抵抗層とコンデンサが別
個に形成された従来のフィルタ回路に比べて、フィルタ
回路の面積を縮小することができる。よって、フィルタ
回路の半導体集積回路全体に占める割合を低減すること
ができ、半導体集積回路装置を小型化する効果がある。
れば、抵抗層の上に、抵抗層と同一のパターンでコンデ
ンサが形成されることになり、抵抗層とコンデンサが別
個に形成された従来のフィルタ回路に比べて、フィルタ
回路の面積を縮小することができる。よって、フィルタ
回路の半導体集積回路全体に占める割合を低減すること
ができ、半導体集積回路装置を小型化する効果がある。
【００３４】請求項２記載の半導体集積回路装置によれ
ば、フィルタ回路を構成する電極層と抵抗層との間にバ
イアス電圧を印加することで、抵抗層の抵抗値を可変す
ることができ、抵抗値を制御することによってフィルタ
回路の遮断周波数を制御することができる。よって、例
えば、フィードバック回路とフィルタ回路を組み合わせ
ることで、ウェハプロセスが均一でないこと起因する、
フィルタ回路の周波数特性のばらつきをキャンセルする
ことが可能となる。
ば、フィルタ回路を構成する電極層と抵抗層との間にバ
イアス電圧を印加することで、抵抗層の抵抗値を可変す
ることができ、抵抗値を制御することによってフィルタ
回路の遮断周波数を制御することができる。よって、例
えば、フィードバック回路とフィルタ回路を組み合わせ
ることで、ウェハプロセスが均一でないこと起因する、
フィルタ回路の周波数特性のばらつきをキャンセルする
ことが可能となる。
【００３５】請求項３記載の半導体集積回路装置によれ
ば、拡散層と、該拡散層に周設して形成された抵抗層と
の間に、拡散層と抵抗層との接合容量によりコンデンサ
が形成される。このことは、抵抗層に沿って、抵抗層と
同一のパターンでコンデンサが形成されることを意味
し、抵抗層とコンデンサが別個に形成された従来のフィ
ルタ回路に比べて、フィルタ回路の面積を縮小すること
ができる。よって、フィルタ回路の半導体集積回路全体
に占める割合を低減することができ、半導体集積回路装
置を小型化する効果がある。また、抵抗層と拡散層との
間に印加する逆バイアス電圧を変化させることで、接合
容量値および抵抗層の抵抗値を可変することができ、接
合容量値および抵抗値を制御することによってフィルタ
回路の遮断周波数を制御することができる。よって、例
えば、フィードバック回路とフィルタ回路を組み合わせ
ることで、ウェハプロセスが均一でないことに起因す
る、フィルタ回路の周波数特性のばらつきをキャンセル
することが可能となる。
ば、拡散層と、該拡散層に周設して形成された抵抗層と
の間に、拡散層と抵抗層との接合容量によりコンデンサ
が形成される。このことは、抵抗層に沿って、抵抗層と
同一のパターンでコンデンサが形成されることを意味
し、抵抗層とコンデンサが別個に形成された従来のフィ
ルタ回路に比べて、フィルタ回路の面積を縮小すること
ができる。よって、フィルタ回路の半導体集積回路全体
に占める割合を低減することができ、半導体集積回路装
置を小型化する効果がある。また、抵抗層と拡散層との
間に印加する逆バイアス電圧を変化させることで、接合
容量値および抵抗層の抵抗値を可変することができ、接
合容量値および抵抗値を制御することによってフィルタ
回路の遮断周波数を制御することができる。よって、例
えば、フィードバック回路とフィルタ回路を組み合わせ
ることで、ウェハプロセスが均一でないことに起因す
る、フィルタ回路の周波数特性のばらつきをキャンセル
することが可能となる。
【図１】本発明に係る半導体集積回路装置の第１の実施
例を示す平面図である。
例を示す平面図である。
【図２】本発明に係る半導体集積回路装置の第１の実施
例の断面図である。
例の断面図である。
【図３】本発明に係る半導体集積回路装置の第１の実施
例の等価回路図である。
例の等価回路図である。
【図４】本発明に係る半導体集積回路装置の第２の実施
例を示す断面図である。
例を示す断面図である。
【図５】本発明に係る半導体集積回路装置の第３の実施
例を示す断面図である。
例を示す断面図である。
【図６】本発明に係る半導体集積回路装置の実施例の第
１の変形例を示す等価回路図である。
１の変形例を示す等価回路図である。
【図７】本発明に係る半導体集積回路装置の実施例の第
２の変形例を示す等価回路図である。
２の変形例を示す等価回路図である。
【図８】従来のフィルタ回路を示す平面図である。
【図９】従来のフィルタ回路の断面図である。
１ 導体の電極 ２ 拡散層からなる抵抗 ３ａ、３ｂ 導体のコンタクト電極 ４ 絶縁層 ５ 半導体基板 ６ エピタキシャル成長層 ７、７ａ、７ｂ 等価回路のコンデンサ ８、８ａ、８ｂ 等価回路の抵抗 ９ 第１の拡散層からなる抵抗 ９ａ 第２の拡散層 １０ 拡散層 １１ 導体のコンタクト電極 １２ コンデンサ ２０ 入力端子 ２１ 出力端子
Claims (3)
- 【請求項１】 下地層と前記下地層の表面に形成された
抵抗層と、 前記抵抗層を含む前記下地層の表面上に形成された絶縁
層と、 前記絶縁層の上に形成された電極層とを備え、 前記抵抗層により形成される抵抗と、前記絶縁層を挟ん
で対向する前記抵抗層および前記電極層により形成され
るコンデンサとによって構成したフィルタ回路を有する
半導体集積回路装置。 - 【請求項２】 前記電極層と前記抵抗層との間にバイア
ス電圧を印加するバイアス電圧印加手段をさらに備え
る、請求項１記載の半導体集積回路装置。 - 【請求項３】 下地層と、 前記下地層の表面に形成された第１導電型の拡散層と、 前記下地層の表面に、前記拡散層に周設して形成された
第２導電型の抵抗層とを備え、 前記抵抗層により形成される抵抗と、前記拡散層と抵抗
層との接合容量により形成されるコンデンサと、 前記抵抗層と前記拡散層との間に逆バイアス電圧を印加
するバイアス電圧印加手段とによって構成したフィルタ
回路を有する半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9939193A JPH06310657A (ja) | 1993-04-26 | 1993-04-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9939193A JPH06310657A (ja) | 1993-04-26 | 1993-04-26 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310657A true JPH06310657A (ja) | 1994-11-04 |
Family
ID=14246203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9939193A Pending JPH06310657A (ja) | 1993-04-26 | 1993-04-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310657A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023182419A (ja) * | 2022-06-14 | 2023-12-26 | 富士電機株式会社 | 半導体装置及びその製造方法 |
-
1993
- 1993-04-26 JP JP9939193A patent/JPH06310657A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2023182419A (ja) * | 2022-06-14 | 2023-12-26 | 富士電機株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5951141B2 (ja) | 選局装置 | |
| EP0013173B1 (en) | Monolithic distributed resistor-capacitor device utilizing polycrystalline semiconductor material | |
| JPH0365016B2 (ja) | ||
| JP7686717B2 (ja) | 絶縁体と金属相変化材料を用いた半導体デバイス、及び半導体デバイスの製造方法 | |
| US3803461A (en) | Semiconductor arrangements | |
| US3333168A (en) | Unipolar transistor having plurality of insulated gate-electrodes on same side | |
| US6388511B1 (en) | Filter circuit | |
| KR100418642B1 (ko) | Ｓｏｉ 반도체장치 및 그 제조방법 | |
| US6278158B1 (en) | Voltage variable capacitor with improved C-V linearity | |
| JPH06310657A (ja) | 半導体集積回路装置 | |
| US7081799B2 (en) | Bipolar transistor, oscillation circuit, and voltage controlled oscillator | |
| US5257005A (en) | Small value precision integrated circuit resistors | |
| JPS59143358A (ja) | 半導体薄膜抵抗素子 | |
| US6906610B1 (en) | Inductor element | |
| JPS5923569A (ja) | 半導体可変容量素子 | |
| JP3141453B2 (ja) | 機械式増幅器 | |
| JP3450408B2 (ja) | Ｌｃ複合素子 | |
| JP2969024B2 (ja) | ノイズ・フィルタ | |
| JPS5892272A (ja) | 負帰還型ＧａＡｓマイクロ波モノリシツク増幅回路装置 | |
| JP2597309Y2 (ja) | 半導体装置 | |
| JPH088406A (ja) | 複合素子 | |
| JPS61180469A (ja) | 半導体分布インピ−ダンス装置 | |
| JP3718000B2 (ja) | バンドパスフィルタ | |
| JP2001267497A (ja) | 可変容量素子 | |
| JP3499394B2 (ja) | マイクロ波集積回路 |