JPH06310820A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPH06310820A JPH06310820A JP9274593A JP9274593A JPH06310820A JP H06310820 A JPH06310820 A JP H06310820A JP 9274593 A JP9274593 A JP 9274593A JP 9274593 A JP9274593 A JP 9274593A JP H06310820 A JPH06310820 A JP H06310820A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electronic device
- block
- wiring board
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
(57)【要約】
【目的】 電子装置の製造コストを低減する。
【構成】 配線基板１の実装面上に複数個の電子部品６
が実装される電子装置において、前記配線基板１を複数
のブロック基板１Ａに分割し、前記複数個の電子部品６
を前記各ブロック基板１Ａ毎に分割する。
が実装される電子装置において、前記配線基板１を複数
のブロック基板１Ａに分割し、前記複数個の電子部品６
を前記各ブロック基板１Ａ毎に分割する。
Description
【０００１】
【産業上の利用分野】本発明は、電子装置に関し、特
に、配線基板の実装面上に複数の電子部品が実装される
電子装置に適用して有効な技術に関するものである。
に、配線基板の実装面上に複数の電子部品が実装される
電子装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】半導体装置、容量素子、抵抗素子、ダイ
オード素子等の電子部品を配線基板の実装面上に複数個
実装し、１つの回路システムを構成した電子装置があ
る。この種の電子装置はコンピュータ等のシステムボー
ドとして使用される。
オード素子等の電子部品を配線基板の実装面上に複数個
実装し、１つの回路システムを構成した電子装置があ
る。この種の電子装置はコンピュータ等のシステムボー
ドとして使用される。
【０００３】前記配線基板は、例えば、絶縁性のポリイ
ミド系樹脂基板の表面に配線が施され、この樹脂基板を
複数枚積み重ねた多層配線構造のプリント配線基板で構
成される。
ミド系樹脂基板の表面に配線が施され、この樹脂基板を
複数枚積み重ねた多層配線構造のプリント配線基板で構
成される。
【０００４】このように構成される電子装置は、配線基
板の実装面上に電子部品を実装した後、製品テストが施
される。
板の実装面上に電子部品を実装した後、製品テストが施
される。
【０００５】
【発明が解決しようとする課題】前記電子装置は、製品
テストにおいて、配線基板の配線に断線、ショート等の
不良が発生した場合や配線基板に実装された電子部品に
不良が発生した場合、電子部品を含めて配線基板ごと取
替えている。このため、良品の電子部品が無駄になり、
良品の電子部品の部品数に相当する分、電子装置の製造
コストが増加するという問題があった。
テストにおいて、配線基板の配線に断線、ショート等の
不良が発生した場合や配線基板に実装された電子部品に
不良が発生した場合、電子部品を含めて配線基板ごと取
替えている。このため、良品の電子部品が無駄になり、
良品の電子部品の部品数に相当する分、電子装置の製造
コストが増加するという問題があった。
【０００６】本発明の目的は、配線基板の実装面上に複
数個の電子部品が実装される電子装置の製造コストを低
減することが可能な技術を提供することにある。
数個の電子部品が実装される電子装置の製造コストを低
減することが可能な技術を提供することにある。
【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。
【０００８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【０００９】配線基板の実装面上に複数個の電子部品が
実装される電子装置において、前記配線基板を複数のブ
ロック基板に分割し、前記複数の電子部品を前記各ブロ
ック基板毎に分割する。
実装される電子装置において、前記配線基板を複数のブ
ロック基板に分割し、前記複数の電子部品を前記各ブロ
ック基板毎に分割する。
【００１０】
【作用】上述した手段によれば、前記配線基板が複数の
ブロック基板に分割されているので、配線基板の配線に
断線、ショート等の不良が発生した場合、不良が存在す
るブロック基板のみを分離し、新しいブロック基板に取
替えることができる。また、配線基板に実装された電子
部品に不良が発生した場合、不良の電子部品が実装され
ているブロック基板のみを分離し、新しいブロック基板
に取替えることができる。この結果、他のブロック基板
に実装されている電子部品をそのまま使用することがで
きるので、この電子部品の部品数に相当する分、電子装
置の製造コストを低減できる。
ブロック基板に分割されているので、配線基板の配線に
断線、ショート等の不良が発生した場合、不良が存在す
るブロック基板のみを分離し、新しいブロック基板に取
替えることができる。また、配線基板に実装された電子
部品に不良が発生した場合、不良の電子部品が実装され
ているブロック基板のみを分離し、新しいブロック基板
に取替えることができる。この結果、他のブロック基板
に実装されている電子部品をそのまま使用することがで
きるので、この電子部品の部品数に相当する分、電子装
置の製造コストを低減できる。
【００１１】以下、本発明の構成について、電子装置に
本発明を適用した一実施例とともに説明する。なお、実
施例を説明するための全図において、同一機能を有する
ものは同一符号を付け、その繰り返しの説明は省略す
る。
本発明を適用した一実施例とともに説明する。なお、実
施例を説明するための全図において、同一機能を有する
ものは同一符号を付け、その繰り返しの説明は省略す
る。
【００１２】
【実施例】本発明の一実施例である電子装置の概略構成
を図１(平面図)及び図２（図１の要部平面図）に示す。
を図１(平面図)及び図２（図１の要部平面図）に示す。
【００１３】図１及び図２に示すように、電子装置は、
半導体装置、容量素子、抵抗素子、ダイオード素子等の
電子部品６を配線基板１の実装面上に複数個実装し、１
つの回路システムを構成している。この種の電子装置は
コンピュータ等のシステムボードとして使用される。
半導体装置、容量素子、抵抗素子、ダイオード素子等の
電子部品６を配線基板１の実装面上に複数個実装し、１
つの回路システムを構成している。この種の電子装置は
コンピュータ等のシステムボードとして使用される。
【００１４】前記配線基板１は、例えば絶縁性のポリイ
ミド系樹脂基板の表面に配線が施され、この樹脂基板を
複数枚積み重ねた多層配線構造のプリント配線基板で構
成される。
ミド系樹脂基板の表面に配線が施され、この樹脂基板を
複数枚積み重ねた多層配線構造のプリント配線基板で構
成される。
【００１５】前記配線基板１は複数のブロック基板１Ａ
に分割されている。この各ブロック基板１Ａは配線基板
１に設けられたスリット５で周囲を規定された構成にな
っている。つまり、配線基板１は、スリット５で複数の
ブロック基板１に分割され、各ブロック基板１Ａ毎に分
離できる構成になっている。前記複数の電子部品６は、
各ブロック基板１Ａ毎に分割されている。なお、各ブロ
ック基板１Ａの分割は、配線基板１に設けられた溝で行
ってもよい。
に分割されている。この各ブロック基板１Ａは配線基板
１に設けられたスリット５で周囲を規定された構成にな
っている。つまり、配線基板１は、スリット５で複数の
ブロック基板１に分割され、各ブロック基板１Ａ毎に分
離できる構成になっている。前記複数の電子部品６は、
各ブロック基板１Ａ毎に分割されている。なお、各ブロ
ック基板１Ａの分割は、配線基板１に設けられた溝で行
ってもよい。
【００１６】前記各ブロック基板１Ａの実装面上には、
図２、図３(図２の要部拡大平面図)及び図４(図３に示
すＡ−Ａ切断線で切った断面図)に示すように、複数の
補修電極４が配置される。この補修電極４は、配線基板
１の内部配線２にスルーホール配線３を介して電気的に
接続される。内部配線２は、配線基板１に設けられたス
リット５間の切断領域７に配置され、各ブロック基板１
Ａ間に渡って延在している。内部配線２は、例えばブロ
ック基板１Ａ1 の実装面上に配置された補修電極４に電
気的に接続され、ブロック基板１Ａ2 の実装面上に配置
された補修電極４に電気的に接続される。つまり、内部
配線２は、切断領域７を境にして各ブロック基板１Ａの
実装面上に引き出されている。なお、図示していない
が、配線基板１の実装面上に延在する配線も内部配線２
と同様に補修電極４に電気的に接続される。
図２、図３(図２の要部拡大平面図)及び図４(図３に示
すＡ−Ａ切断線で切った断面図)に示すように、複数の
補修電極４が配置される。この補修電極４は、配線基板
１の内部配線２にスルーホール配線３を介して電気的に
接続される。内部配線２は、配線基板１に設けられたス
リット５間の切断領域７に配置され、各ブロック基板１
Ａ間に渡って延在している。内部配線２は、例えばブロ
ック基板１Ａ1 の実装面上に配置された補修電極４に電
気的に接続され、ブロック基板１Ａ2 の実装面上に配置
された補修電極４に電気的に接続される。つまり、内部
配線２は、切断領域７を境にして各ブロック基板１Ａの
実装面上に引き出されている。なお、図示していない
が、配線基板１の実装面上に延在する配線も内部配線２
と同様に補修電極４に電気的に接続される。
【００１７】このように構成される電子装置は、配線基
板１の配線に断線、ショート等の不良が発生した場合、
不良が存在するブロック基板１Ａを分離し、新しいブロ
ック基板１Ａに取替えることができる。例えば、図２に
示すように、ブロック基板１Ａ2 に配線の不良が発生し
た場合、まず、切断領域７をレーザ等で切断してブロッ
ク基板１Ａ2 を分離する。次に、図５に示すように、新
しいブロック基板１Ａ2 を接着剤８で接続する。次に、
図６に示すように、切断された内部配線２及び実装面上
の配線を補うため、ブロック基板１Ａ2 の実装面上に配
置された補修電極４とブロック基板１Ａ1 の実装面上に
配置された補修電極４とをジャンパー配線９で電気的に
接続する。これにより、不良のブロック基板１Ａ2 を新
しいブロック基板１Ａ2 に取替えることができる。
板１の配線に断線、ショート等の不良が発生した場合、
不良が存在するブロック基板１Ａを分離し、新しいブロ
ック基板１Ａに取替えることができる。例えば、図２に
示すように、ブロック基板１Ａ2 に配線の不良が発生し
た場合、まず、切断領域７をレーザ等で切断してブロッ
ク基板１Ａ2 を分離する。次に、図５に示すように、新
しいブロック基板１Ａ2 を接着剤８で接続する。次に、
図６に示すように、切断された内部配線２及び実装面上
の配線を補うため、ブロック基板１Ａ2 の実装面上に配
置された補修電極４とブロック基板１Ａ1 の実装面上に
配置された補修電極４とをジャンパー配線９で電気的に
接続する。これにより、不良のブロック基板１Ａ2 を新
しいブロック基板１Ａ2 に取替えることができる。
【００１８】このように、配線基板１の実装面上に複数
の電子部品６が実装される電子装置において、前記配線
基板１を複数のブロック基板１Ａに分割し、前記複数の
電子部品６を前記各ブロック基板１Ａ毎に分割すること
により、配線基板１が複数のブロック基板１Ａに分割さ
れているので、配線基板１の配線に断線、ショート等の
不良が発生した場合、不良が存在するブロック基板１Ａ
のみを分離し、新しいブロック基板１Ａに取替えること
ができる。また、配線基板１に実装された電子部品６に
不良が発生した場合、不良の電子部品６が実装されてい
るブロック基板１Ａのみを分離し、新しいブロック基板
１Ａに取替えることができる。この結果、他のブロック
基板１Ａに実装されている電子部品６をそのまま使用す
ることができるので、この電子部品６の部品数に相当す
る分、電子装置の製造コストを低減できる。
の電子部品６が実装される電子装置において、前記配線
基板１を複数のブロック基板１Ａに分割し、前記複数の
電子部品６を前記各ブロック基板１Ａ毎に分割すること
により、配線基板１が複数のブロック基板１Ａに分割さ
れているので、配線基板１の配線に断線、ショート等の
不良が発生した場合、不良が存在するブロック基板１Ａ
のみを分離し、新しいブロック基板１Ａに取替えること
ができる。また、配線基板１に実装された電子部品６に
不良が発生した場合、不良の電子部品６が実装されてい
るブロック基板１Ａのみを分離し、新しいブロック基板
１Ａに取替えることができる。この結果、他のブロック
基板１Ａに実装されている電子部品６をそのまま使用す
ることができるので、この電子部品６の部品数に相当す
る分、電子装置の製造コストを低減できる。
【００１９】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。
【００２０】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００２１】電子装置の製造コストを低減できる。
【図１】 本発明の一実施例である電子装置の概略構成
を示す平面図。
を示す平面図。
【図２】 図１の要部拡大断面図。
【図３】 図２の要部拡大断面図。
【図４】 図３に示すＡ−Ａ切断線で切った断面図。
【図５】 前記電子装置の補修状態を示す要部平面図。
【図６】 図５に示すＢ−Ｂ切断線で切った断面図。
１…配線基板、１Ａ…ブロック基板、２…内部配線、３
…スルーホール配線、４…補修電極、５…スリット、６
…電子部品、７…切断領域、８…接着材、９…ジャンパ
ー配線。
…スルーホール配線、４…補修電極、５…スリット、６
…電子部品、７…切断領域、８…接着材、９…ジャンパ
ー配線。
Claims (1)
- 【請求項１】 配線基板の実装面上に複数の電子部品が
実装される電子装置において、前記配線基板が複数のブ
ロック基板に分割され、前記複数の電子部品が前記各ブ
ロック基板毎に分割されていることを特徴とする電子装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9274593A JPH06310820A (ja) | 1993-04-20 | 1993-04-20 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9274593A JPH06310820A (ja) | 1993-04-20 | 1993-04-20 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310820A true JPH06310820A (ja) | 1994-11-04 |
Family
ID=14062957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9274593A Pending JPH06310820A (ja) | 1993-04-20 | 1993-04-20 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310820A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7017248B2 (en) | 1999-02-23 | 2006-03-28 | Samsung Electro-Mechanics Co., Ltd. | Device for coupling PCB sheet |
| KR100810054B1 (ko) * | 2006-04-20 | 2008-03-05 | 박운용 | 인쇄회로기판의 불량단품 피.씨.비 교체방법 |
-
1993
- 1993-04-20 JP JP9274593A patent/JPH06310820A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7017248B2 (en) | 1999-02-23 | 2006-03-28 | Samsung Electro-Mechanics Co., Ltd. | Device for coupling PCB sheet |
| US7103966B2 (en) | 1999-02-23 | 2006-09-12 | Samsung Electro-Mechanics Co., Ltd | Device for coupling PCB sheet |
| US7234217B2 (en) | 1999-02-23 | 2007-06-26 | Samsung Electro-Mechanics Co., Ltd. | Device for coupling PCB sheet having position deciding jig part |
| US7278193B2 (en) | 1999-02-23 | 2007-10-09 | Samsung Electro-Mechanics Co., Ltd. | Device for coupling PCB sheet |
| KR100810054B1 (ko) * | 2006-04-20 | 2008-03-05 | 박운용 | 인쇄회로기판의 불량단품 피.씨.비 교체방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6501157B1 (en) | Substrate for accepting wire bonded or flip-chip components | |
| US6841855B2 (en) | Electronic package having a flexible substrate with ends connected to one another | |
| JPH0779196B2 (ja) | 配線変更方法 | |
| US6372543B1 (en) | Wrap-around interconnect for fine pitch ball grid array | |
| JPH0476505B2 (ja) | ||
| JPH06310820A (ja) | 電子装置 | |
| US6351391B1 (en) | Signal busses on printed board structures mounting ASIC chips with signal termination resistor devices using planar signal terminating devices | |
| JPH0695593B2 (ja) | プリント基板の改造方法 | |
| JP2837521B2 (ja) | 半導体集積回路装置およびその配線変更方法 | |
| CA2103328C (en) | Electronic circuit board arrangements | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| US20050178582A1 (en) | Circuit board with mounting pads for reducing parasitic effect | |
| US20070096267A1 (en) | Motherboard with selective chip layout | |
| JP3269128B2 (ja) | 液晶表示装置、電子印字装置及び半導体素子の実装方法 | |
| MXPA02001737A (es) | Circuito flexible, que tiene un extremo de conector reparable. | |
| JPH03142943A (ja) | 半導体装置とプリント配線板構造の組合せ | |
| JPH0997956A (ja) | プリント基板 | |
| JP3867455B2 (ja) | フレキシブル配線基板 | |
| CA1260625A (en) | Multilayer printed circuit board with domain partition | |
| JPH0715116A (ja) | プリント配線基板 | |
| WO2024224912A1 (ja) | 実装基板および実装構造 | |
| KR100735838B1 (ko) | 집적회로 모듈 형성방법 및 그에 따른 집적회로 모듈 | |
| JP2755255B2 (ja) | 半導体搭載用基板 | |
| US7572983B2 (en) | Printed circuit board | |
| US20210242120A1 (en) | Circuit module consisting of a plurality of components interconnected in an electrically conductive manner, and a method for producing a circuit module of this kind |