JPH06310916A - マイクロ波集積回路 - Google Patents
マイクロ波集積回路Info
- Publication number
- JPH06310916A JPH06310916A JP9347593A JP9347593A JPH06310916A JP H06310916 A JPH06310916 A JP H06310916A JP 9347593 A JP9347593 A JP 9347593A JP 9347593 A JP9347593 A JP 9347593A JP H06310916 A JPH06310916 A JP H06310916A
- Authority
- JP
- Japan
- Prior art keywords
- impedance
- fet
- integrated circuit
- matching
- microwave integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 半絶縁性基板上でマイクロ波集積回路の整合
を行う場合に、チップ面積をとるオープンスタブ回路を
使用せず整合を行う。 【構成】 オープンスタブ回路３，６を、積層コンデン
サ３０，３２と、半絶縁性基板を貫通する貫通孔の等価
インダクタ３１，３３とによる直列素子を用いて置換
え、これによりＦＥＴ１の所要の入出力インピーダンス
への整合を行う。 【効果】 整合回路のチップ面積を縮小でき、電力合成
する際の整合も容易にできる効果がある。
を行う場合に、チップ面積をとるオープンスタブ回路を
使用せず整合を行う。 【構成】 オープンスタブ回路３，６を、積層コンデン
サ３０，３２と、半絶縁性基板を貫通する貫通孔の等価
インダクタ３１，３３とによる直列素子を用いて置換
え、これによりＦＥＴ１の所要の入出力インピーダンス
への整合を行う。 【効果】 整合回路のチップ面積を縮小でき、電力合成
する際の整合も容易にできる効果がある。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロ波集積回路
に関し、特に該マイクロ波集積回路上のＦＥＴの整合回
路に関するものである。
に関し、特に該マイクロ波集積回路上のＦＥＴの整合回
路に関するものである。
【０００２】
【従来の技術】図６は、マイクロ波集積回路に用いられ
る従来のオープンスタブ回路によるＦＥＴの増幅器を示
す構成図、図７は、図６のような増幅器において、電力
合成を行った増幅器の構成図である。図６において、１
はＦＥＴ、２はゲート側入力インピーダンスを変換する
伝送線路、３は入力端４における整合用オープンスタ
ブ、５はドレイン側出力インピーダンスを変換する伝送
線路、６は出力端７における整合用オープンスタブであ
る。図７において、１０ａ，１０ｂは図６のように整合
をとった図６の構成のＦＥＴ増幅器、１１ａ，１１ｂ，
１３ａ，１３ｂは高周波信号合成伝送線路、１２は不整
合による反射信号を吸収するための吸収抵抗、１４は伝
送線路、１５は合成増幅器の入力端子、１６ａ，１６
ｂ，１８ａ，１８ｂは高周波信号合成伝送線路、１７は
吸収抵抗１２と同一目的の吸収抵抗、１９は伝送線路、
２０は合成した増幅器の出力端子である。
る従来のオープンスタブ回路によるＦＥＴの増幅器を示
す構成図、図７は、図６のような増幅器において、電力
合成を行った増幅器の構成図である。図６において、１
はＦＥＴ、２はゲート側入力インピーダンスを変換する
伝送線路、３は入力端４における整合用オープンスタ
ブ、５はドレイン側出力インピーダンスを変換する伝送
線路、６は出力端７における整合用オープンスタブであ
る。図７において、１０ａ，１０ｂは図６のように整合
をとった図６の構成のＦＥＴ増幅器、１１ａ，１１ｂ，
１３ａ，１３ｂは高周波信号合成伝送線路、１２は不整
合による反射信号を吸収するための吸収抵抗、１４は伝
送線路、１５は合成増幅器の入力端子、１６ａ，１６
ｂ，１８ａ，１８ｂは高周波信号合成伝送線路、１７は
吸収抵抗１２と同一目的の吸収抵抗、１９は伝送線路、
２０は合成した増幅器の出力端子である。
【０００３】次に動作について説明する。ＦＥＴ１の入
出力インピーダンスが容量性の場合、伝送線路２，５に
よって、これを誘導性インピーダンスに変換し、所要帯
域においてオープンスタブ３，６の開放容量の接地分で
整合をとることが可能である。このような増幅器を図７
に示すように２つ（１０ａ，１０ｂ）合成することによ
り、電力増幅器として動作させることが可能であり、こ
の場合、図７に示すように、伝送線路１１，１３および
１６，１８の線路長をａ側とｂ側で等しくすることによ
り、両ＦＥＴ増幅器回路の対応する位置での高周波信号
の位相を同相にするよう調整する。この際に、入力端子
１５や出力端子２０と伝送線路１３，１８との接続部分
での反射信号を吸収する吸収抵抗１２，１７を用いる。
出力インピーダンスが容量性の場合、伝送線路２，５に
よって、これを誘導性インピーダンスに変換し、所要帯
域においてオープンスタブ３，６の開放容量の接地分で
整合をとることが可能である。このような増幅器を図７
に示すように２つ（１０ａ，１０ｂ）合成することによ
り、電力増幅器として動作させることが可能であり、こ
の場合、図７に示すように、伝送線路１１，１３および
１６，１８の線路長をａ側とｂ側で等しくすることによ
り、両ＦＥＴ増幅器回路の対応する位置での高周波信号
の位相を同相にするよう調整する。この際に、入力端子
１５や出力端子２０と伝送線路１３，１８との接続部分
での反射信号を吸収する吸収抵抗１２，１７を用いる。
【０００４】
【発明が解決しようとする課題】従来のマイクロ波集積
回路は以上のような整合回路を用いるため、オープンス
タブ３，６の長さが周波数帯域によっては長くなり、こ
のため半絶縁性基板上のチップ面積を大きくとる必要が
あった。また、電力増幅器として合成してゆく場合、こ
の合成に必要な伝送線路が長くなり、チップ面積を大き
くすることとなるなどの問題点があった。
回路は以上のような整合回路を用いるため、オープンス
タブ３，６の長さが周波数帯域によっては長くなり、こ
のため半絶縁性基板上のチップ面積を大きくとる必要が
あった。また、電力増幅器として合成してゆく場合、こ
の合成に必要な伝送線路が長くなり、チップ面積を大き
くすることとなるなどの問題点があった。
【０００５】この発明は上記のような問題点を解消する
ためになされたもので、整合回路を小型にすることがで
き、チップ面積を大きくとることのないマイクロ波集積
回路を得ることを目的とする。
ためになされたもので、整合回路を小型にすることがで
き、チップ面積を大きくとることのないマイクロ波集積
回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るマイクロ
波集積回路は、その整合回路を構成するオープンスタブ
を、積層コンデンサと、基板表面側の積層コンデンサに
接続され、これを基板裏面に接地する貫通孔とにより等
価的に置き換えたものである。
波集積回路は、その整合回路を構成するオープンスタブ
を、積層コンデンサと、基板表面側の積層コンデンサに
接続され、これを基板裏面に接地する貫通孔とにより等
価的に置き換えたものである。
【０００７】またこの発明は、上記オープンスタブを等
価的に構成する回路のうちの積層コンデンサを複数備
え、これを選択することで、ＦＥＴの特性の変化に伴い
そのインピーダンスの変換量を調整できるようにしたも
のである。
価的に構成する回路のうちの積層コンデンサを複数備
え、これを選択することで、ＦＥＴの特性の変化に伴い
そのインピーダンスの変換量を調整できるようにしたも
のである。
【０００８】またこの発明は、上記整合回路を用いて電
力合成を行う場合に、各単位増幅器で整合するインピー
ダンスを上記電力合成器の整合するインピーダンスの２
倍と高く設定し、これを並列化した時、その並列化回路
の入出力端子で上記インピーダンスで整合をとれるよう
にしたものである。
力合成を行う場合に、各単位増幅器で整合するインピー
ダンスを上記電力合成器の整合するインピーダンスの２
倍と高く設定し、これを並列化した時、その並列化回路
の入出力端子で上記インピーダンスで整合をとれるよう
にしたものである。
【０００９】
【作用】この発明におけるマイクロ波集積回路は、半絶
縁性基板上に形成される積層コンデンサと、基板上の積
層コンデンサを基板裏面へ接地する貫通孔とにより等価
的オープンスタブを構成するから、チップ面積を小さく
し、整合回路を小型とできる。
縁性基板上に形成される積層コンデンサと、基板上の積
層コンデンサを基板裏面へ接地する貫通孔とにより等価
的オープンスタブを構成するから、チップ面積を小さく
し、整合回路を小型とできる。
【００１０】また上記積層コンデンサを多数形成し、こ
れを選択することにより、整合インピーダンスの調整を
行うことが可能になる。
れを選択することにより、整合インピーダンスの調整を
行うことが可能になる。
【００１１】また、電力合成器の単位増幅器のインピー
ダンスを２倍とすることにより、電力合成時の該単位増
幅器の整合回路の伝送線路を短くすることが可能とな
り、電力増幅器の小型化を行うことができる。
ダンスを２倍とすることにより、電力合成時の該単位増
幅器の整合回路の伝送線路を短くすることが可能とな
り、電力増幅器の小型化を行うことができる。
【００１２】
【実施例】実施例１．図１は、本発明の一実施例による
マイクロ波集積回路を示し、これはオープンスタブ回路
を用いたＦＥＴ増幅器を構成するものである。図１にお
いて、１，２，４，５，７は上記図６と同一のものを示
し、図において、３０，３２は半絶縁性基板の表面上に
形成した積層コンデンサによる等価容量、３１，３３は
該基板表面側の積層コンデンサに接続され、これを接地
する、半絶縁性基板の表面から裏面に貫通する貫通孔に
よる等価インダクタである。
マイクロ波集積回路を示し、これはオープンスタブ回路
を用いたＦＥＴ増幅器を構成するものである。図１にお
いて、１，２，４，５，７は上記図６と同一のものを示
し、図において、３０，３２は半絶縁性基板の表面上に
形成した積層コンデンサによる等価容量、３１，３３は
該基板表面側の積層コンデンサに接続され、これを接地
する、半絶縁性基板の表面から裏面に貫通する貫通孔に
よる等価インダクタである。
【００１３】次に動作について説明する。ＦＥＴ１の入
出力インピーダンスが容量性の場合、このインピーダン
スを誘導性にするためにこれを伝送線路２，５で変換す
ることが可能である。この伝送線路２，５端に設けた積
層コンデンサ３０，３２を、基板裏面の接地面に貫通孔
３１，３３を介して接地する。この接地した積層コンデ
ンサ３０，３２と貫通孔３１，３３は、等価的にコンデ
ンサとインダクタの直列素子を構成する。従って、この
直列素子が容量性インピーダンスを示すように調整する
ことにより、上記のように伝送線路２，５で変換された
ＦＥＴの誘導性インピーダンスを、整合インピーダンス
へ変換することができる。
出力インピーダンスが容量性の場合、このインピーダン
スを誘導性にするためにこれを伝送線路２，５で変換す
ることが可能である。この伝送線路２，５端に設けた積
層コンデンサ３０，３２を、基板裏面の接地面に貫通孔
３１，３３を介して接地する。この接地した積層コンデ
ンサ３０，３２と貫通孔３１，３３は、等価的にコンデ
ンサとインダクタの直列素子を構成する。従って、この
直列素子が容量性インピーダンスを示すように調整する
ことにより、上記のように伝送線路２，５で変換された
ＦＥＴの誘導性インピーダンスを、整合インピーダンス
へ変換することができる。
【００１４】このような本実施例１のマイクロ波集積回
路では、半絶縁性基板上に形成される積層コンデンサ３
０，３２と、基板上の積層コンデンサを基板裏面へ接地
する貫通孔３１，３３とにより等価的オープンスタブを
構成するから、チップ面積を小さくし、整合回路を小型
とすることができる効果が得られる。
路では、半絶縁性基板上に形成される積層コンデンサ３
０，３２と、基板上の積層コンデンサを基板裏面へ接地
する貫通孔３１，３３とにより等価的オープンスタブを
構成するから、チップ面積を小さくし、整合回路を小型
とすることができる効果が得られる。
【００１５】実施例２．図２は本発明の第２の実施例に
よるマイクロ波半導体装置を示す。上記図１の実施例１
の回路においては、ＦＥＴ１のＳパラメータ等、その特
性が何らかの原因で変化すると、該ＦＥＴ１に対してイ
ンピーダンスの整合がとれないこととなり、問題とな
る。
よるマイクロ波半導体装置を示す。上記図１の実施例１
の回路においては、ＦＥＴ１のＳパラメータ等、その特
性が何らかの原因で変化すると、該ＦＥＴ１に対してイ
ンピーダンスの整合がとれないこととなり、問題とな
る。
【００１６】本発明の第２の実施例は、この問題に対処
したもので、図２に示すように、上記実施例１の伝送線
路２，５に相当する，入出力インピーダンスを変換する
伝送線路を、４２、４１、４０、５０，５１，５２とし
て設け、かつ入，出力側のそれぞれに、複数の積層コン
デンサ４８，４７，４６、５６，５７，５８を設け、通
常は、端子４４，５４を閉、その他の端子４５，４３、
５３，５５を開として、積層コンデンサ４７，５７と、
貫通孔によるインダクタ４９，５９とからなるオープン
スタブにより、上記ＦＥＴ１増幅器の中心周波数におい
てＦＥＴ１のインピーダンスの整合をとり、該ＦＥＴ１
のインピーダンスのずれに対しては、端子４３，４４，
４５、５０，５１，５２のうちの所望のものを閉として
所望の積層コンデンサ４６，４７，４８、５６，５７，
５８を用いることにより、インピーダンス整合をとるこ
とができるようにしたものである。
したもので、図２に示すように、上記実施例１の伝送線
路２，５に相当する，入出力インピーダンスを変換する
伝送線路を、４２、４１、４０、５０，５１，５２とし
て設け、かつ入，出力側のそれぞれに、複数の積層コン
デンサ４８，４７，４６、５６，５７，５８を設け、通
常は、端子４４，５４を閉、その他の端子４５，４３、
５３，５５を開として、積層コンデンサ４７，５７と、
貫通孔によるインダクタ４９，５９とからなるオープン
スタブにより、上記ＦＥＴ１増幅器の中心周波数におい
てＦＥＴ１のインピーダンスの整合をとり、該ＦＥＴ１
のインピーダンスのずれに対しては、端子４３，４４，
４５、５０，５１，５２のうちの所望のものを閉として
所望の積層コンデンサ４６，４７，４８、５６，５７，
５８を用いることにより、インピーダンス整合をとるこ
とができるようにしたものである。
【００１７】このような本実施例２では、ＦＥＴ１増幅
器のＳパラメータ等の特性が何らかの原因で変化して
も、使用する積層コンデンサを適宜選択することによ
り、該ＦＥＴ１に対してインピーダンス整合をとること
ができ、マイクロ波半導体装置の安定な動作を得ること
ができる効果がある。
器のＳパラメータ等の特性が何らかの原因で変化して
も、使用する積層コンデンサを適宜選択することによ
り、該ＦＥＴ１に対してインピーダンス整合をとること
ができ、マイクロ波半導体装置の安定な動作を得ること
ができる効果がある。
【００１８】実施例３．図３は、この発明の第３の実施
例によるマイクロ波半導体装置を示し、これは上記実施
例１あるいは２のＦＥＴ増幅器の整合回路をパターン化
したものの一例を示すものである。図３において、７０
はＦＥＴ、７１，７２，７３，７８は伝送線路、７４，
７５は積層コンデンサ、７７は接地となる貫通孔、７６
はパッド、７９ａ，７９ｂはそれぞれ７１，７２とつづ
く伝送線路の境界、および７２，７３とつづく伝送線路
の境界である。
例によるマイクロ波半導体装置を示し、これは上記実施
例１あるいは２のＦＥＴ増幅器の整合回路をパターン化
したものの一例を示すものである。図３において、７０
はＦＥＴ、７１，７２，７３，７８は伝送線路、７４，
７５は積層コンデンサ、７７は接地となる貫通孔、７６
はパッド、７９ａ，７９ｂはそれぞれ７１，７２とつづ
く伝送線路の境界、および７２，７３とつづく伝送線路
の境界である。
【００１９】次に、動作，作用について説明する。ＦＥ
Ｔ７０は、伝送線路７１，７２から積層コンデンサ７４
を通して貫通孔７７で接地される。この時、ＦＥＴ７０
のインピーダンスが設計通りであれば、端面７９ａで、
即ち伝送線路７３なしで整合をとることができる。しか
るに、ＦＥＴ７０のインピーダンスが高インピーダンス
側に変動した場合には、さらに、パッド７６と線路７２
とをワイヤで接続することにより、パッド７６を介して
積層コンデンサ７５をも整合回路に用いることができ、
これにより、整合回路の調整を行うことが可能である。
Ｔ７０は、伝送線路７１，７２から積層コンデンサ７４
を通して貫通孔７７で接地される。この時、ＦＥＴ７０
のインピーダンスが設計通りであれば、端面７９ａで、
即ち伝送線路７３なしで整合をとることができる。しか
るに、ＦＥＴ７０のインピーダンスが高インピーダンス
側に変動した場合には、さらに、パッド７６と線路７２
とをワイヤで接続することにより、パッド７６を介して
積層コンデンサ７５をも整合回路に用いることができ、
これにより、整合回路の調整を行うことが可能である。
【００２０】以上は、線路７２に接続される容量を大き
くする場合の調整方法であるが、線路７２に接続される
容量を小さくする場合には、積層コンデンサ７４をレー
ザトリミングして伝送線路７２から切離し、積層コンデ
ンサ７４より容量の小さい積層コンデンサ７５をパッド
７６を介して伝送線路７２に接続することにより、この
容量を小さくする方向に整合回路の調整を行うことが可
能である。なお、図３中の伝送線路７３はＦＥＴ１から
の信号をさらに他の箇所へ伝送するための伝送線路であ
る。
くする場合の調整方法であるが、線路７２に接続される
容量を小さくする場合には、積層コンデンサ７４をレー
ザトリミングして伝送線路７２から切離し、積層コンデ
ンサ７４より容量の小さい積層コンデンサ７５をパッド
７６を介して伝送線路７２に接続することにより、この
容量を小さくする方向に整合回路の調整を行うことが可
能である。なお、図３中の伝送線路７３はＦＥＴ１から
の信号をさらに他の箇所へ伝送するための伝送線路であ
る。
【００２１】実施例４．図４は、本発明の第４の実施例
のマイクロ波半導体装置を示す。上記実施例１の１つの
ＦＥＴからなる単一増幅器を用いて電力合成を行い、電
力増幅器を構成することも可能であり、図４に示す本第
４の実施例は、同一高周波数性能を有する増幅器を、並
列に用いて電力合成するようにした増幅器を示す。図４
(a) は本第４の実施例の増幅器の回路図、図４(b) はそ
の等価回路図である。図において、８０は、上記実施例
１の単一増幅器と同じもの、８１は入力端子、８２は出
力端子、９０は上記単一増幅器８０の整合時の等価回
路、９１は上記単一増幅器８０の整合時の入力インピー
ダンス、即ち端子８１から見たインピーダンス、９２は
単一増幅器８０の整合時の出力インピーダンス、即ち端
子８２から見たインピーダンスである。
のマイクロ波半導体装置を示す。上記実施例１の１つの
ＦＥＴからなる単一増幅器を用いて電力合成を行い、電
力増幅器を構成することも可能であり、図４に示す本第
４の実施例は、同一高周波数性能を有する増幅器を、並
列に用いて電力合成するようにした増幅器を示す。図４
(a) は本第４の実施例の増幅器の回路図、図４(b) はそ
の等価回路図である。図において、８０は、上記実施例
１の単一増幅器と同じもの、８１は入力端子、８２は出
力端子、９０は上記単一増幅器８０の整合時の等価回
路、９１は上記単一増幅器８０の整合時の入力インピー
ダンス、即ち端子８１から見たインピーダンス、９２は
単一増幅器８０の整合時の出力インピーダンス、即ち端
子８２から見たインピーダンスである。
【００２２】次に動作について説明する。本実施例４の
整合回路においては、単一増幅器８０の整合のための入
出力インピーダンス（９１，９２）を、該単一増幅器８
０を合成して電力増幅器としたときに整合するインピー
ダンス、即ち該電力増幅器の入出力インピーダンスの２
倍、例えば、１００Ω、とすると、これを２つ並列化し
て構成した全体の電力増幅器の入出力インピーダンス
は、５０Ωとなり、その入力端８１の高周波信号源、お
よびその出力端８２の負荷インピーダンスと整合をとる
ことが可能である。この場合、２倍（１００Ω）と高イ
ンピーダンスとなった単一増幅器８０の整合回路は、そ
の伝送線路の波長短縮率が大きくなることによってその
線路長が短くなり、チップ面積を小さくすることができ
るものである。
整合回路においては、単一増幅器８０の整合のための入
出力インピーダンス（９１，９２）を、該単一増幅器８
０を合成して電力増幅器としたときに整合するインピー
ダンス、即ち該電力増幅器の入出力インピーダンスの２
倍、例えば、１００Ω、とすると、これを２つ並列化し
て構成した全体の電力増幅器の入出力インピーダンス
は、５０Ωとなり、その入力端８１の高周波信号源、お
よびその出力端８２の負荷インピーダンスと整合をとる
ことが可能である。この場合、２倍（１００Ω）と高イ
ンピーダンスとなった単一増幅器８０の整合回路は、そ
の伝送線路の波長短縮率が大きくなることによってその
線路長が短くなり、チップ面積を小さくすることができ
るものである。
【００２３】このような本実施例４では、１つのＦＥＴ
からなる単一増幅器を用いて、電力増幅器を構成するこ
とが可能となり、また、その際チップ面積を小さくする
ことができる効果がある。
からなる単一増幅器を用いて、電力増幅器を構成するこ
とが可能となり、また、その際チップ面積を小さくする
ことができる効果がある。
【００２４】実施例５．図５は、本発明の第５の実施例
による電力増幅器を示し、これは上記図４の電力増幅器
の構成をさらに多段として構成したものである。即ち、
図において、１００ａ，１００ｂは上記実施例１の構成
になり、入出力インピーダンスが１００Ωの単一増幅
器、また、１０１ａ，１０１ｂ，１０１ｃ，１０１ｄは
上記実施例１の構成になり、入出力インピーダンスが２
００Ωの単一増幅器であり、入出力インピーダンス１０
０Ωの単一増幅器１００ａ，１００ｂの各々と、２つの
入出力インピーダンス２００Ωの単一増幅器１０１ａと
１０１ｂ、あるいは１０１ｃと１０１ｄにより、それぞ
れ入出力インピーダンスの整合（１００Ω）を行い、さ
らにこのような回路（１００ａ，１００ｂをそれぞれ含
むもの）を２段並列化して合成し、入力端子１０２と出
力端子１０３とにおいて、５０Ωに入出力インピーダン
スの整合をとったものである。
による電力増幅器を示し、これは上記図４の電力増幅器
の構成をさらに多段として構成したものである。即ち、
図において、１００ａ，１００ｂは上記実施例１の構成
になり、入出力インピーダンスが１００Ωの単一増幅
器、また、１０１ａ，１０１ｂ，１０１ｃ，１０１ｄは
上記実施例１の構成になり、入出力インピーダンスが２
００Ωの単一増幅器であり、入出力インピーダンス１０
０Ωの単一増幅器１００ａ，１００ｂの各々と、２つの
入出力インピーダンス２００Ωの単一増幅器１０１ａと
１０１ｂ、あるいは１０１ｃと１０１ｄにより、それぞ
れ入出力インピーダンスの整合（１００Ω）を行い、さ
らにこのような回路（１００ａ，１００ｂをそれぞれ含
むもの）を２段並列化して合成し、入力端子１０２と出
力端子１０３とにおいて、５０Ωに入出力インピーダン
スの整合をとったものである。
【００２５】このような本実施例５のマイクロ波集積回
路では、多段で増幅度の大きい電力増幅器を構成するこ
とができる効果がある。
路では、多段で増幅度の大きい電力増幅器を構成するこ
とができる効果がある。
【００２６】
【発明の効果】以上のように、この発明にかかるマイク
ロ波集積回路によれば、オープンスタブ回路を、基板表
面上の積層コンデンサと、基板を表面から裏面に貫通す
る貫通孔とで構成される等価コンデンサ、およびインダ
クタにより置換えるようにしたので、整合回路の小型化
を図ることができる。
ロ波集積回路によれば、オープンスタブ回路を、基板表
面上の積層コンデンサと、基板を表面から裏面に貫通す
る貫通孔とで構成される等価コンデンサ、およびインダ
クタにより置換えるようにしたので、整合回路の小型化
を図ることができる。
【００２７】また、上記積層コンデンサからなる等価コ
ンデンサを複数設けることにより、ＦＥＴのインピーダ
ンスの変化に伴う調整をも行うことができる効果があ
る。
ンデンサを複数設けることにより、ＦＥＴのインピーダ
ンスの変化に伴う調整をも行うことができる効果があ
る。
【００２８】さらには、整合回路を有するＦＥＴ増幅器
を合成して電力合成器を構成する際の整合をも容易に行
うことができる等の効果が得られる。
を合成して電力合成器を構成する際の整合をも容易に行
うことができる等の効果が得られる。
【図１】この発明の第１の実施例による単一増幅器の構
成を示す図である。
成を示す図である。
【図２】この発明の第２の実施例による調整用積層コン
デンサを設けた単一増幅器の構成を示す図である。
デンサを設けた単一増幅器の構成を示す図である。
【図３】この発明の第３の実施例によるＦＥＴ増幅器の
整合回路のレイアウトを示す図である。
整合回路のレイアウトを示す図である。
【図４】この発明の第４の実施例による電力合成した単
一増幅器の構成を示す図である。
一増幅器の構成を示す図である。
【図５】この発明の第５の実施例による多段増幅器の構
成を示す図である。
成を示す図である。
【図６】従来のオープンスタブ回路を用いた単一増幅器
の構成を示す図である。
の構成を示す図である。
【図７】従来の電力合成した場合の単一増幅器の構成を
示す図である。
示す図である。
１ 電界効果トランジスタ( ＦＥＴ ) ２ 入力インピーダンス変換用伝送線路 ５ 出力インピーダンス変換用伝送線路 ３０，３２ 積層コンデンサの等価容量 ３１，３３ 半絶縁性基板上表面から裏面まで貫通した
貫通孔の等価インダクタ ４０，４１ 入力インピーダンス変換用伝送線路 ４４，４５，４６ 端子間 ５３，５４，５５ 端子間 ４６〜４８ 調整用積層コンデンサの等価容量 ５０，５１ 出力インピーダンス変換用伝送線路 ５６〜５８ 調整用積層コンデンサの等価容量 ７０ ＦＥＴセル ７４，７５ 積層コンデンサパターン
貫通孔の等価インダクタ ４０，４１ 入力インピーダンス変換用伝送線路 ４４，４５，４６ 端子間 ５３，５４，５５ 端子間 ４６〜４８ 調整用積層コンデンサの等価容量 ５０，５１ 出力インピーダンス変換用伝送線路 ５６〜５８ 調整用積層コンデンサの等価容量 ７０ ＦＥＴセル ７４，７５ 積層コンデンサパターン
Claims (4)
- 【請求項１】 半絶縁性または半導体基板上に、電界効
果トランジスタ（以下ＦＥＴと称す）及びその整合回路
を形成しているマイクロ波集積回路において、 上記整合回路は、これを構成する伝送線路の長さによっ
て所望のインピーダンス値に設定され、 上記伝送線路の一端は、積層型コンデンサと、上記基板
を貫通し基板裏面に接続された貫通孔とにより接地され
ていることを特徴とするマイクロ波集積回路。 - 【請求項２】 請求項１記載のマイクロ波集積回路にお
いて、 上記積層型コンデンサを複数並列に備え、その選択によ
り、上記ＦＥＴの特性の変化に伴い上記整合回路による
インピーダンスの変換量を調整できることを特徴とする
マイクロ波集積回路。 - 【請求項３】 請求項１または２に記載のマイクロ波集
積回路において、 上記ＦＥＴによる増幅器を２つ並列に備えて電力増幅器
を構成しており、 各々整合回路を有する上記の各ＦＥＴ増幅器は、所要帯
域において、該電力増幅器としての入出力インピーダン
スの２倍の入出力整合インピーダンスを有することを特
徴とするマイクロ波集積回路。 - 【請求項４】 請求項３に記載のマイクロ波集積回路に
おいて、 上記電力増幅器を構成する２つのＦＥＴ増幅器を単位と
し、これが多段に構成されていることを特徴とするマイ
クロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9347593A JPH06310916A (ja) | 1993-04-21 | 1993-04-21 | マイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9347593A JPH06310916A (ja) | 1993-04-21 | 1993-04-21 | マイクロ波集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06310916A true JPH06310916A (ja) | 1994-11-04 |
Family
ID=14083373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9347593A Pending JPH06310916A (ja) | 1993-04-21 | 1993-04-21 | マイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06310916A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08242133A (ja) * | 1995-03-06 | 1996-09-17 | Nec Corp | 発振器 |
| US6628176B1 (en) | 1999-04-27 | 2003-09-30 | Fujitsu Quantum Devices Limited | High-frequency input impedance matching circuit, high-frequency output impedance matching circuit and semiconductor integrated circuit |
| CN115483890A (zh) * | 2022-09-16 | 2022-12-16 | 中国电子科技集团公司第十三研究所 | 一种微波功率器件及设计方法 |
-
1993
- 1993-04-21 JP JP9347593A patent/JPH06310916A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08242133A (ja) * | 1995-03-06 | 1996-09-17 | Nec Corp | 発振器 |
| US6628176B1 (en) | 1999-04-27 | 2003-09-30 | Fujitsu Quantum Devices Limited | High-frequency input impedance matching circuit, high-frequency output impedance matching circuit and semiconductor integrated circuit |
| CN115483890A (zh) * | 2022-09-16 | 2022-12-16 | 中国电子科技集团公司第十三研究所 | 一种微波功率器件及设计方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4788511A (en) | Distributed power amplifier | |
| EP0309163B1 (en) | A monolithic microwave integrated circuit | |
| CN111800093A (zh) | 集成多尔蒂放大器 | |
| US20120025915A1 (en) | Doherty amplifier | |
| US12166458B2 (en) | Radio frequency power amplifier and method for manufacturing Doherty power amplifier | |
| US4547745A (en) | Composite amplifier with divider/combiner | |
| US4992752A (en) | Method and apparatus for broadband impedance matching | |
| JP3515811B2 (ja) | インピーダンス整合回路 | |
| US5412347A (en) | Compact cascadable microwave amplifier circuits | |
| US5233313A (en) | High power field effect transistor amplifier | |
| JPS6038911A (ja) | 作動周波数と独立してリアクタンスを整合する４端子網 | |
| JPH06232657A (ja) | 高周波増幅器 | |
| JPH06310916A (ja) | マイクロ波集積回路 | |
| JPH03250807A (ja) | 電力合成形多段増幅器 | |
| JP5246028B2 (ja) | マイクロ波増幅器 | |
| US4878033A (en) | Low noise microwave amplifier having optimal stability, gain, and noise control | |
| US5099155A (en) | Active element filter network | |
| JP4754129B2 (ja) | 半導体装置 | |
| JP2014168312A (ja) | ドハティ増幅器 | |
| JPH07312508A (ja) | 可変減衰器 | |
| JPH07240645A (ja) | マイクロ波集積回路 | |
| JP2008236354A (ja) | 増幅器 | |
| US12567836B2 (en) | Methods for manufacturing Doherty power amplifier | |
| JPH0766659A (ja) | マイクロ波増幅器 | |
| JP3420433B2 (ja) | 広帯域増幅器 |