JPH07240645A - マイクロ波集積回路 - Google Patents
マイクロ波集積回路Info
- Publication number
- JPH07240645A JPH07240645A JP6031436A JP3143694A JPH07240645A JP H07240645 A JPH07240645 A JP H07240645A JP 6031436 A JP6031436 A JP 6031436A JP 3143694 A JP3143694 A JP 3143694A JP H07240645 A JPH07240645 A JP H07240645A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- active element
- circuit
- integrated circuit
- microwave integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Waveguide Connection Structure (AREA)
- Waveguides (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 マイクロ波集積回路に関し、整合回路と能動
素子のバイアス回路とを持ちながら、従来よりも小型化
することを目的とする。 【構成】 マイクロストリップ線路１１、１２によりシ
ョートスタブの整合回路を構成し、このショートスタブ
の短絡部をビアホール４の上に形成されたＭＩＭキャパ
シタ９、１０とし、そのＭＩＭキャパシタ９、１０の上
部電極（１０４）をバイアス回路の中継端子とする。
素子のバイアス回路とを持ちながら、従来よりも小型化
することを目的とする。 【構成】 マイクロストリップ線路１１、１２によりシ
ョートスタブの整合回路を構成し、このショートスタブ
の短絡部をビアホール４の上に形成されたＭＩＭキャパ
シタ９、１０とし、そのＭＩＭキャパシタ９、１０の上
部電極（１０４）をバイアス回路の中継端子とする。
Description
【０００１】
【産業上の利用分野】本発明はマイクロ波集積回路に関
し、特にマイクロ波帯の増幅器、周波数変換器、発振器
などに用いられるモノリシックマイクロ波集積回路（Mo
nolithic Microwave Integrated Circuit ）に関する。
し、特にマイクロ波帯の増幅器、周波数変換器、発振器
などに用いられるモノリシックマイクロ波集積回路（Mo
nolithic Microwave Integrated Circuit ）に関する。
【０００２】モノリシックマイクロ波集積回路は、電界
効果トランジスタ（以下ＦＥＴと略記する）などの能動
素子と抵抗やコンデンサなどの受動素子とを同一基板上
に集積化して、ある特定の機能（たとえば増幅器）を実
現する半導体素子で、ハイブリッド集積回路と比較する
と、回路の小型・軽量化が可能で、半導体製造技術によ
る製造のため量産性に優れ、低価格化が期待できる。
効果トランジスタ（以下ＦＥＴと略記する）などの能動
素子と抵抗やコンデンサなどの受動素子とを同一基板上
に集積化して、ある特定の機能（たとえば増幅器）を実
現する半導体素子で、ハイブリッド集積回路と比較する
と、回路の小型・軽量化が可能で、半導体製造技術によ
る製造のため量産性に優れ、低価格化が期待できる。
【０００３】ところで、このモノリシックマイクロ波集
積回路の低価格化を考えると、チップのサイズはできる
だけ小さいほうがよい。従来では、小型化のためにＦＥ
Ｔのソースをビアホールを用いて接地する技術や、バイ
アス回路の小型化のために特開平３−９９４６１号公報
の２欄５行〜８行の記載にあるようなコンデンサとビア
ホールを一体化する技術などが用いられている。
積回路の低価格化を考えると、チップのサイズはできる
だけ小さいほうがよい。従来では、小型化のためにＦＥ
Ｔのソースをビアホールを用いて接地する技術や、バイ
アス回路の小型化のために特開平３−９９４６１号公報
の２欄５行〜８行の記載にあるようなコンデンサとビア
ホールを一体化する技術などが用いられている。
【０００４】
【従来の技術】図５は従来のマイクロ波集積回路の典型
的な増幅回路の一実施例を示す図である。図示の回路は
たとえばガリウム・砒素（ＧａＡｓ）からなる半導体基
板の表面上に形成されたものである。この半導体基板の
裏面にはメタルが設けられており、共通の接地（グラン
ド）になっている。
的な増幅回路の一実施例を示す図である。図示の回路は
たとえばガリウム・砒素（ＧａＡｓ）からなる半導体基
板の表面上に形成されたものである。この半導体基板の
裏面にはメタルが設けられており、共通の接地（グラン
ド）になっている。
【０００５】図面の中央に配置されているのはＦＥＴと
する能動素子１であり、ゲートＧ、ソースＳおよびドレ
インＤの各端子を有している。ゲートＧには主信号を伝
送する信号伝送線路２が接続され、ドレインＤにも主信
号を伝送するための信号伝送線路３が接続されている。
ソースＳはビアホール４の上の電極層に接続されてい
て、能動素子１はソース接地の回路構成になっている。
各信号伝送線路２、３には入力整合回路５および出力整
合回路６が接続されている。また、能動素子１に電源を
供給するための電源ライン７、８が信号伝送線路２、３
に接続されているが、この電源ライン７、８がマイクロ
波集積回路の動作する周波数でインピーダンス的にオー
プンに見えるように、電源ライン７、８と信号伝送線路
２、３との接点から１／４波長の長さの地点でビアホー
ル上に形成されたＭＩＭ（Metal-Insulator-Metal ）キ
ャパシタ９、１０によって高周波的に接地されている。
する能動素子１であり、ゲートＧ、ソースＳおよびドレ
インＤの各端子を有している。ゲートＧには主信号を伝
送する信号伝送線路２が接続され、ドレインＤにも主信
号を伝送するための信号伝送線路３が接続されている。
ソースＳはビアホール４の上の電極層に接続されてい
て、能動素子１はソース接地の回路構成になっている。
各信号伝送線路２、３には入力整合回路５および出力整
合回路６が接続されている。また、能動素子１に電源を
供給するための電源ライン７、８が信号伝送線路２、３
に接続されているが、この電源ライン７、８がマイクロ
波集積回路の動作する周波数でインピーダンス的にオー
プンに見えるように、電源ライン７、８と信号伝送線路
２、３との接点から１／４波長の長さの地点でビアホー
ル上に形成されたＭＩＭ（Metal-Insulator-Metal ）キ
ャパシタ９、１０によって高周波的に接地されている。
【０００６】
【発明が解決しようとする課題】ところで、回路の入出
力整合回路としてマイクロストリップ線路を用いるモノ
リシックマイクロ波集積回路では、整合回路としてオー
プンスタブを利用することが多い。また、一般的に、整
合回路とバイアス回路とは別々の回路で実現しており、
そのため、それらの回路のためのチップ面積が必要であ
り、ある程度以上は回路の小型化を計ることは困難にな
っている。
力整合回路としてマイクロストリップ線路を用いるモノ
リシックマイクロ波集積回路では、整合回路としてオー
プンスタブを利用することが多い。また、一般的に、整
合回路とバイアス回路とは別々の回路で実現しており、
そのため、それらの回路のためのチップ面積が必要であ
り、ある程度以上は回路の小型化を計ることは困難にな
っている。
【０００７】本発明はこのような点に鑑みてなされたも
のであり、整合回路とバイアス回路とを持ちながら、従
来のモノリシックマイクロ波集積回路よりも小型化が可
能なマイクロ波集積回路を提供することを目的とする。
のであり、整合回路とバイアス回路とを持ちながら、従
来のモノリシックマイクロ波集積回路よりも小型化が可
能なマイクロ波集積回路を提供することを目的とする。
【０００８】
【課題を解決するための手段】図１は上記目的を達成す
る本発明の原理図である。この図において、半導体基板
上に設けられた能動素子１のソース端子は半導体基板の
表面に形成された第１の電極層に接続され、さらにその
裏面に形成された第２の電極層（接地電極）にビアホー
ル４を介して電気的に接続されている。また、第１の電
極層の上にはこれを下部電極とするＭＩＭキャパシタ
９、１０がビアホール４上に一体に形成されており、そ
の上部電極を第３の電極層とする。この第３の電極層に
は能動素子１に電源を供給する電源ラインが７、８が接
続されている。
る本発明の原理図である。この図において、半導体基板
上に設けられた能動素子１のソース端子は半導体基板の
表面に形成された第１の電極層に接続され、さらにその
裏面に形成された第２の電極層（接地電極）にビアホー
ル４を介して電気的に接続されている。また、第１の電
極層の上にはこれを下部電極とするＭＩＭキャパシタ
９、１０がビアホール４上に一体に形成されており、そ
の上部電極を第３の電極層とする。この第３の電極層に
は能動素子１に電源を供給する電源ラインが７、８が接
続されている。
【０００９】能動素子１の信号伝送線路２、３には入力
整合回路および出力整合回路のためのマイクロストリッ
プ線路１１、１２が接続され、これらの他端はＭＩＭキ
ャパシタ９、１０の第３の電極層に接続されて、それぞ
れ整合用のショートスタブを形成している。
整合回路および出力整合回路のためのマイクロストリッ
プ線路１１、１２が接続され、これらの他端はＭＩＭキ
ャパシタ９、１０の第３の電極層に接続されて、それぞ
れ整合用のショートスタブを形成している。
【００１０】
【作用】上述の手段によれば、マイクロストリップ線路
１１、１２は、これがショートスタブを形成するので整
合回路としての機能と、これを通じて電源を供給するこ
とができるのでバイアス回路としての機能とを併せ持つ
ことになる。このように、整合回路をバイアス回路と一
体化されるので、これらの回路を別々に実現していた従
来のマイクロ波集積回路に比べて必要面積が小さくな
る。
１１、１２は、これがショートスタブを形成するので整
合回路としての機能と、これを通じて電源を供給するこ
とができるのでバイアス回路としての機能とを併せ持つ
ことになる。このように、整合回路をバイアス回路と一
体化されるので、これらの回路を別々に実現していた従
来のマイクロ波集積回路に比べて必要面積が小さくな
る。
【００１１】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１は本発明の一実施例を示す構成図である。
図において、半導体基板上に設けられた能動素子１はＴ
形のゲートを有し、２つのソース端子があって、それぞ
れビアホール４を介して半導体基板の裏面に形成された
接地電極の電極層に電気的に接続されている、ソース接
地のＦＥＴとして示してある。したがって、このマイク
ロ波集積回路を増幅器として使用する場合は、ゲート端
子に接続された信号伝送線路２は信号入力側、ドレイン
端子に接続された信号伝送線路３は信号出力側となる。
明する。図１は本発明の一実施例を示す構成図である。
図において、半導体基板上に設けられた能動素子１はＴ
形のゲートを有し、２つのソース端子があって、それぞ
れビアホール４を介して半導体基板の裏面に形成された
接地電極の電極層に電気的に接続されている、ソース接
地のＦＥＴとして示してある。したがって、このマイク
ロ波集積回路を増幅器として使用する場合は、ゲート端
子に接続された信号伝送線路２は信号入力側、ドレイン
端子に接続された信号伝送線路３は信号出力側となる。
【００１２】能動素子１のゲート端子側およびドレイン
端子側の信号伝送線路２、３には、マイクロストリップ
線路１１、１２の一端が接続されており、その他端はビ
アホール４の上に形成されたＭＩＭキャパシタ９、１０
の上部電極となる電極層に接続されている。また、ＭＩ
Ｍキャパシタ９、１０の上部電極となる電極層には、能
動素子１のゲートおよびドレインに電源を供給するため
の電源ライン７、８が接続されている。
端子側の信号伝送線路２、３には、マイクロストリップ
線路１１、１２の一端が接続されており、その他端はビ
アホール４の上に形成されたＭＩＭキャパシタ９、１０
の上部電極となる電極層に接続されている。また、ＭＩ
Ｍキャパシタ９、１０の上部電極となる電極層には、能
動素子１のゲートおよびドレインに電源を供給するため
の電源ライン７、８が接続されている。
【００１３】上記の構成によれば、マイクロストリップ
線路１１、１２は入力および出力の整合用のショートス
タブを形成し、かつ電源を供給するためのバイアス回路
を形成することになる。
線路１１、１２は入力および出力の整合用のショートス
タブを形成し、かつ電源を供給するためのバイアス回路
を形成することになる。
【００１４】図２は図１のＡ−Ａ矢視断面図である。こ
の図において、半導体基板１３の表面には能動素子１の
ソース端子に相当する第１の電極層１０１が形成されて
いる。この第１の電極層１０１は半導体基板１３に穿設
されたビアホール４を介して半導体基板１３の裏面に形
成された第２の電極層１０２と電気的に接続されてい
る。
の図において、半導体基板１３の表面には能動素子１の
ソース端子に相当する第１の電極層１０１が形成されて
いる。この第１の電極層１０１は半導体基板１３に穿設
されたビアホール４を介して半導体基板１３の裏面に形
成された第２の電極層１０２と電気的に接続されてい
る。
【００１５】第１の電極層１０１の表面には薄い絶縁層
１０３が形成され、さらにその上に第３の電極層１０４
が形成されている。これにより、第１の電極層１０１を
下部電極、絶縁層１０３をコンデンサの誘電体、そして
第３の電極層１０４を上部電極とするＭＩＭキャパシタ
１０が構成される。
１０３が形成され、さらにその上に第３の電極層１０４
が形成されている。これにより、第１の電極層１０１を
下部電極、絶縁層１０３をコンデンサの誘電体、そして
第３の電極層１０４を上部電極とするＭＩＭキャパシタ
１０が構成される。
【００１６】さらに、整合用のマイクロストリップ線路
１２が半導体基板１３の表面に形成されていて、このマ
イクロストリップ線路１２とＭＩＭキャパシタ１０との
間はマイクロストリップ線路１２の端部と第３の電極層
１０４とを結ぶエアブリッジ１４によって電気的に接続
されている。これにより、ショートスタブが形成される
とともに、マイクロストリップ線路１２を第３の電極層
１０４を中継して供給される電源のラインとして使用す
ることができることになる。
１２が半導体基板１３の表面に形成されていて、このマ
イクロストリップ線路１２とＭＩＭキャパシタ１０との
間はマイクロストリップ線路１２の端部と第３の電極層
１０４とを結ぶエアブリッジ１４によって電気的に接続
されている。これにより、ショートスタブが形成される
とともに、マイクロストリップ線路１２を第３の電極層
１０４を中継して供給される電源のラインとして使用す
ることができることになる。
【００１７】図３は本発明の別の実施例を示す図であ
る。この図によれば、図１で示した能動素子１の回路、
すなわち、能動素子１のソース端子が信号伝送線路２、
３に対して両側で接地されているような回路が２つあ
り、これらが直流成分カット用のＭＩＭキャパシタ１５
によって直列に接続されて２段構成になっている。
る。この図によれば、図１で示した能動素子１の回路、
すなわち、能動素子１のソース端子が信号伝送線路２、
３に対して両側で接地されているような回路が２つあ
り、これらが直流成分カット用のＭＩＭキャパシタ１５
によって直列に接続されて２段構成になっている。
【００１８】この構成によれば、１段目の整合用のマイ
クロストリップ線路１２と２段目の整合用のマイクロス
トリップ線路１１とは信号伝送線路２、３に対して両側
に配置され、つまり信号伝送線路２、３によって空間的
に分離されているため、マイクロストリップ線路相互の
電磁的結合を小さくすることができ、したがって、段間
の距離を小さくすることができる。また、整合回路がマ
イクロストリップ線路１１、１２およびＭＩＭキャパシ
タ９、１０によるショートスタブを形成しており、この
ショートスタブ自体がオープンスタブ同士が接近したと
きに比べて電磁的影響を受けにくいので、段間距離を一
層接近させて配置することができるようになり、回路の
小型化が容易になる。これは、図示の例のように２段に
限られるものではなく、多段接続構造にも適用すること
ができる。
クロストリップ線路１２と２段目の整合用のマイクロス
トリップ線路１１とは信号伝送線路２、３に対して両側
に配置され、つまり信号伝送線路２、３によって空間的
に分離されているため、マイクロストリップ線路相互の
電磁的結合を小さくすることができ、したがって、段間
の距離を小さくすることができる。また、整合回路がマ
イクロストリップ線路１１、１２およびＭＩＭキャパシ
タ９、１０によるショートスタブを形成しており、この
ショートスタブ自体がオープンスタブ同士が接近したと
きに比べて電磁的影響を受けにくいので、段間距離を一
層接近させて配置することができるようになり、回路の
小型化が容易になる。これは、図示の例のように２段に
限られるものではなく、多段接続構造にも適用すること
ができる。
【００１９】図４は本発明のさらに別の実施例を示す図
である。図において、半導体基板上に設けられた能動素
子１はＩ形のゲート構造を有し、したがってソース端子
は１つであり、ビアホール４を介して半導体基板の裏面
に形成された接地電極の電極層に電気的に接続されてい
る。
である。図において、半導体基板上に設けられた能動素
子１はＩ形のゲート構造を有し、したがってソース端子
は１つであり、ビアホール４を介して半導体基板の裏面
に形成された接地電極の電極層に電気的に接続されてい
る。
【００２０】ビアホール４の上に形成された第１の電極
層には、絶縁層を介して第３の電極層が２つに分割され
て形成されている。つまり、下部電極および誘電体を共
用した２つのＭＩＭキャパシタ９、１０がビアホール４
の上に形成されていることになる。これらのＭＩＭキャ
パシタ９、１０の上部電極である第３の電極層には整合
用のマイクロストリップ線路１１、１２がエアブリッジ
によってそれぞれ接続され、整合回路を構成している。
この第３の電極層にはまた、電源ライン７、８が接続さ
れており、マイクロストリップ線路１１、１２を介して
能動素子１に電源を供給するようにしている。
層には、絶縁層を介して第３の電極層が２つに分割され
て形成されている。つまり、下部電極および誘電体を共
用した２つのＭＩＭキャパシタ９、１０がビアホール４
の上に形成されていることになる。これらのＭＩＭキャ
パシタ９、１０の上部電極である第３の電極層には整合
用のマイクロストリップ線路１１、１２がエアブリッジ
によってそれぞれ接続され、整合回路を構成している。
この第３の電極層にはまた、電源ライン７、８が接続さ
れており、マイクロストリップ線路１１、１２を介して
能動素子１に電源を供給するようにしている。
【００２１】
【発明の効果】以上説明したように本発明では、整合回
路をショートスタブの構成にし、このショートスタブの
短絡部をなすＭＩＭキャパシタをビアホール４の上に形
成するとともにそのＭＩＭキャパシタの上部電極をバイ
アス回路の中継端子とするように構成した。このため、
整合回路とバイアス回路とを共通のマイクロストリップ
線路によって形成することができ、しかもビアホール４
の上に形成されるＭＩＭキャパシタの数を減らすことが
できるため、回路の小型化を容易にすることができる。
また、回路を小型化することによって発生する回路素子
間の電磁結合を小さくすることができるため、マイクロ
波集積回路の一層の小型化を計ることができる。
路をショートスタブの構成にし、このショートスタブの
短絡部をなすＭＩＭキャパシタをビアホール４の上に形
成するとともにそのＭＩＭキャパシタの上部電極をバイ
アス回路の中継端子とするように構成した。このため、
整合回路とバイアス回路とを共通のマイクロストリップ
線路によって形成することができ、しかもビアホール４
の上に形成されるＭＩＭキャパシタの数を減らすことが
できるため、回路の小型化を容易にすることができる。
また、回路を小型化することによって発生する回路素子
間の電磁結合を小さくすることができるため、マイクロ
波集積回路の一層の小型化を計ることができる。
【図１】本発明の一実施例を示す構成図である。
【図２】図１のＡ−Ａ矢視断面図である。
【図３】本発明の別の実施例を示す図である。
【図４】本発明のさらに別の実施例を示す図である。
【図５】従来のマイクロ波集積回路の典型的な増幅回路
の一実施例を示す図である。
の一実施例を示す図である。
１ 能動素子 ２，３ 信号伝送線路 ４ ビアホール ７，８ 電源ライン ９，１０ ＭＩＭキャパシタ １１，１２ マイクロストリップ線路 １３ 半導体基板 １４ エアブリッジ １０１ 第１の電極層 １０２ 第２の電極層 １０４ 第３の電極層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｐ 1/00 Ｚ 3/08 Ｈ０３Ｈ 7/38 (72)発明者 齊藤 民雄 神奈川県横浜市保土ヶ谷区神戸町134番地 株式会社ミリウェイブ内
Claims (3)
- 【請求項１】 半導体基板上に設けられる能動素子
（１）と、前記半導体基板の表面に形成され前記能動素
子のソース端子が接続されている第１の電極層を前記半
導体基板の裏面に形成された第２の電極層に電気的に接
続するビアホール（４）と、前記第１の電極層と前記第
１の電極層の上に形成された薄い絶縁層と前記絶縁層の
上に形成された第３の電極層とによって構成されて前記
ビアホール上に一体に形成されるＭＩＭキャパシタ
（９，１０）とを少なくとも備えたマイクロ波集積回路
において、 一端が前記能動素子の信号伝送線路に接続され、他端が
前記ＭＩＭキャパシタの前記第３の電極層に接続されて
整合用のショートスタブを形成し、前記第３の電極層に
は前記能動素子の電源を加える電源ラインが接続され
て、入力および出力の整合回路とバイアス回路とを兼用
するマイクロストリップ線路（１１，１２）を備えてい
ることを特徴とするマイクロ波集積回路。 - 【請求項２】 前記能動素子（１）はそのソース端子が
前記信号伝送線路に対して両側に配置された構成を有
し、入力および出力の整合回路のための前記マイクロス
トリップ線路（１１，１２）はその他端が前記信号伝送
線路に対して両側に配置された前記ＭＩＭキャパシタの
第３の電極層にそれぞれ接続された構成を有することを
特徴とする請求項１記載のマイクロ波集積回路。 - 【請求項３】 前記能動素子（１）はそのソース端子が
１つの構成を有し、入力および出力の整合回路のための
前記マイクロストリップ線路（１１，１２）はその他端
が１つの前記ビアホール上に配置された２つの前記ＭＩ
Ｍキャパシタの第３の電極層にそれぞれ接続された構成
を有することを特徴とする請求項１記載のマイクロ波集
積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6031436A JPH07240645A (ja) | 1994-03-01 | 1994-03-01 | マイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6031436A JPH07240645A (ja) | 1994-03-01 | 1994-03-01 | マイクロ波集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07240645A true JPH07240645A (ja) | 1995-09-12 |
Family
ID=12331190
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6031436A Pending JPH07240645A (ja) | 1994-03-01 | 1994-03-01 | マイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07240645A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005524995A (ja) * | 2002-05-09 | 2005-08-18 | メイコム インコーポレイテッド | 内部インピーダンス整合回路を有する集積回路 |
| US7095114B2 (en) * | 2001-05-30 | 2006-08-22 | Sharp Kabushiki Kaisha | Semiconductor device with via hole group generating high frequency electromagnetic bonding, manufacturing method thereof, and monolithic microwave integrated circuit |
| WO2019012691A1 (ja) * | 2017-07-14 | 2019-01-17 | 三菱電機株式会社 | 高周波増幅器 |
| WO2019186881A1 (ja) * | 2018-03-29 | 2019-10-03 | 三菱電機株式会社 | モノリシックマイクロ波集積回路および高周波増幅器 |
| JP2023044022A (ja) * | 2021-09-17 | 2023-03-30 | 株式会社東芝 | 半導体装置 |
| WO2026010661A1 (en) * | 2024-07-02 | 2026-01-08 | Macom Technology Solutions Holdings, Inc. | Enhanced back via landing metal layer adhesion |
-
1994
- 1994-03-01 JP JP6031436A patent/JPH07240645A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7095114B2 (en) * | 2001-05-30 | 2006-08-22 | Sharp Kabushiki Kaisha | Semiconductor device with via hole group generating high frequency electromagnetic bonding, manufacturing method thereof, and monolithic microwave integrated circuit |
| JP2005524995A (ja) * | 2002-05-09 | 2005-08-18 | メイコム インコーポレイテッド | 内部インピーダンス整合回路を有する集積回路 |
| WO2019012691A1 (ja) * | 2017-07-14 | 2019-01-17 | 三菱電機株式会社 | 高周波増幅器 |
| JPWO2019012691A1 (ja) * | 2017-07-14 | 2019-12-26 | 三菱電機株式会社 | 高周波増幅器 |
| EP3648344A4 (en) * | 2017-07-14 | 2020-07-08 | Mitsubishi Electric Corporation | HIGH FREQUENCY AMPLIFIER |
| WO2019186881A1 (ja) * | 2018-03-29 | 2019-10-03 | 三菱電機株式会社 | モノリシックマイクロ波集積回路および高周波増幅器 |
| JPWO2019186881A1 (ja) * | 2018-03-29 | 2020-04-30 | 三菱電機株式会社 | モノリシックマイクロ波集積回路の製造方法 |
| JP2023044022A (ja) * | 2021-09-17 | 2023-03-30 | 株式会社東芝 | 半導体装置 |
| WO2026010661A1 (en) * | 2024-07-02 | 2026-01-08 | Macom Technology Solutions Holdings, Inc. | Enhanced back via landing metal layer adhesion |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5166639A (en) | High gain mololithic microwave integrated circuit amplifier | |
| JP3515811B2 (ja) | インピーダンス整合回路 | |
| JP2002368553A (ja) | 高周波増幅器およびそれを用いた無線送信装置 | |
| JPH0888523A (ja) | 分布定数線路型電力増幅器 | |
| KR20000005569A (ko) | 반도체장치 | |
| CN100514851C (zh) | 分布式放大器 | |
| US6710426B2 (en) | Semiconductor device and transceiver apparatus | |
| JPH11220337A (ja) | 電力増幅器 | |
| JP3005416B2 (ja) | マイクロ波・ミリ波モノリシック集積回路 | |
| US6768153B2 (en) | Semiconductor device | |
| JPH08116028A (ja) | マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置 | |
| JP3438953B2 (ja) | バイアス回路 | |
| JP2002111392A (ja) | 高周波低雑音増幅器 | |
| JPH08204472A (ja) | 高周波増幅回路 | |
| JPS63279608A (ja) | 増幅器集積回路 | |
| JP3062358B2 (ja) | マイクロ波集積回路素子 | |
| JPH03218102A (ja) | インターデジタルフィルタ | |
| JPH04261206A (ja) | 増幅器 | |
| JPH0766659A (ja) | マイクロ波増幅器 | |
| JPH04287507A (ja) | 電界効果トランジスタ増幅器 | |
| JPH07321130A (ja) | 半導体装置 | |
| JPH0918255A (ja) | 半導体装置 | |
| JP2002171144A (ja) | 高周波増幅器 | |
| JPH0366205A (ja) | 高周波トランジスタの整合回路 | |
| JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990119 |