JPH06311432A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH06311432A JPH06311432A JP5114210A JP11421093A JPH06311432A JP H06311432 A JPH06311432 A JP H06311432A JP 5114210 A JP5114210 A JP 5114210A JP 11421093 A JP11421093 A JP 11421093A JP H06311432 A JPH06311432 A JP H06311432A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- solid
- line
- lines
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000011159 matrix material Substances 0.000 claims abstract description 4
- 238000003384 imaging method Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 4
- 230000003321 amplification Effects 0.000 claims description 3
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 23
- 238000010586 diagram Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【目的】 信号読み出し部に水平選択用スイッチ及びリ
セットスイッチを備えた固体撮像装置において、画素ピ
ッチの縮小化を図る。 【構成】 マトリクス状に配列されたCMD画素の垂直
方向のCMD画素に共通に接続した垂直ソース選択線12
0-1 ,・・・ 120-4 を設け、該垂直ソース選択線120-1 ,
・・・ 120-4 を、水平選択用スイッチ121-1 ,121-2 ,・・
・ 121-4 を介して、1列毎に交互に異なる信号読み出し
線115 ,116 に接続する。また垂直ソース選択線120-1
,・・・ 120-4 を、非選択時にリセットスイッチ122-1
,・・・ 122-4を介して、1列毎に交互に、信号読み出し
線115 ,116 に対応して独立して設けた異なるリセット
線117 ,118 に接続する。
セットスイッチを備えた固体撮像装置において、画素ピ
ッチの縮小化を図る。 【構成】 マトリクス状に配列されたCMD画素の垂直
方向のCMD画素に共通に接続した垂直ソース選択線12
0-1 ,・・・ 120-4 を設け、該垂直ソース選択線120-1 ,
・・・ 120-4 を、水平選択用スイッチ121-1 ,121-2 ,・・
・ 121-4 を介して、1列毎に交互に異なる信号読み出し
線115 ,116 に接続する。また垂直ソース選択線120-1
,・・・ 120-4 を、非選択時にリセットスイッチ122-1
,・・・ 122-4を介して、1列毎に交互に、信号読み出し
線115 ,116 に対応して独立して設けた異なるリセット
線117 ,118 に接続する。
Description
【0001】
【産業上の利用分野】この発明は、固体撮像装置、特に
X−Yアドレス型固体撮像装置のアドレス選択スイッチ
部の改良に関する。
X−Yアドレス型固体撮像装置のアドレス選択スイッチ
部の改良に関する。
【0002】
【従来の技術】従来、固体撮像装置としては、MOS型
撮像装置や、SIT,CMD,AMI等に代表される増
幅型撮像装置など種々のタイプの固体撮像装置が知られ
ている。これらの固体撮像装置の信号読み出し手段の1
つとして、選択スイッチを介したX−Yアドレス方式が
ある。次に、X−Yアドレス方式の読み出し手段を用い
た固体撮像装置について説明する。図4は、X−Yアド
レス型の固体撮像装置の構成例として、CMD素子を画
素として用いた固体撮像装置の構成例を示したものであ
る。図4において、21は受光部で、CMD素子を光電変
換素子として用いる画素22-11 ,22-12 ,・・・ 22-44 を
マトリクス状(この構成例では、説明を簡単にするため
に、4×4のマトリクス状の配列を例示している。)に
配列して構成している。そして該受光部21の周辺に、垂
直走査回路23,水平走査回路24及び読み出し回路を設け
て固体撮像装置を構成している。
撮像装置や、SIT,CMD,AMI等に代表される増
幅型撮像装置など種々のタイプの固体撮像装置が知られ
ている。これらの固体撮像装置の信号読み出し手段の1
つとして、選択スイッチを介したX−Yアドレス方式が
ある。次に、X−Yアドレス方式の読み出し手段を用い
た固体撮像装置について説明する。図4は、X−Yアド
レス型の固体撮像装置の構成例として、CMD素子を画
素として用いた固体撮像装置の構成例を示したものであ
る。図4において、21は受光部で、CMD素子を光電変
換素子として用いる画素22-11 ,22-12 ,・・・ 22-44 を
マトリクス状(この構成例では、説明を簡単にするため
に、4×4のマトリクス状の配列を例示している。)に
配列して構成している。そして該受光部21の周辺に、垂
直走査回路23,水平走査回路24及び読み出し回路を設け
て固体撮像装置を構成している。
【0003】この構成例では、受光部21に対して2本の
信号読み出し線25,26が設けられており、垂直ソース選
択線27-1,27-2,・・・ 27-4は、それぞれ水平選択用スイ
ッチ28-1,28-2,・・・ 28-4を介して、1列毎に交互に異
なる信号読み出し線25,26に接続されている。またリセ
ットスイッチ30-1,30-2,・・・ 30-4は、それぞれ非選択
時に垂直ソース選択線27-1,27-2,・・・ 27-4をリセット
線31に接続して接地するようになっている。
信号読み出し線25,26が設けられており、垂直ソース選
択線27-1,27-2,・・・ 27-4は、それぞれ水平選択用スイ
ッチ28-1,28-2,・・・ 28-4を介して、1列毎に交互に異
なる信号読み出し線25,26に接続されている。またリセ
ットスイッチ30-1,30-2,・・・ 30-4は、それぞれ非選択
時に垂直ソース選択線27-1,27-2,・・・ 27-4をリセット
線31に接続して接地するようになっている。
【0004】そして、垂直走査回路23からは、ゲート選
択線29-1,29-2,・・・ 29-4を介して、非選択時には各画
素を構成するCMD素子の電流をカットオフするレベル
を出力し、また選択時には入射光量に応じたソース電流
が流れる読み出しレベルを出力するようになっている。
それにより、垂直走査回路23で選択されたゲート選択線
につながる画素の内、水平走査回路24で選択された2つ
の列の画素のソース電流が、信号読み出し線25,26を通
して読み出されるようになっている。
択線29-1,29-2,・・・ 29-4を介して、非選択時には各画
素を構成するCMD素子の電流をカットオフするレベル
を出力し、また選択時には入射光量に応じたソース電流
が流れる読み出しレベルを出力するようになっている。
それにより、垂直走査回路23で選択されたゲート選択線
につながる画素の内、水平走査回路24で選択された2つ
の列の画素のソース電流が、信号読み出し線25,26を通
して読み出されるようになっている。
【0005】図5は、水平選択用スイッチ28-1,28-2,
・・・ 28-4、及びリセットスイッチ30-1,30-2,・・・ 30-4
のレイアウト例を示したものであり、図6は、図5のA
−A′間の断面図を示したものである。次に図5及び図
6を用いて、水平選択用スイッチ28-1,28-2,・・・ 28-
4、及びリセットスイッチ30-1,30-2,・・・ 30-4のレイ
アウト並びにプロセスフローについて説明する。まず、
n型基板上に形成したp型のウエル200 上に、絶縁膜21
4 を介してポリシリコン206 ,207 ,208 ,209,210
,211 を形成し、ポリシリコン206 ,207 ,208 ,209
,210 ,211 に対して反転自己整合的に、活性領域201
にn+ 領域213 を形成する。これにより活性領域201
内の、ポリシリコン206 ,207 ,208 ,209 ,210 ,21
1 に覆われていない部分には、n+ 領域213 が形成され
る。層間絶縁膜212 を全体に形成した後、コンタクト20
2-1 ,202-2 ,・・・ 202-4 ,203-1 ,203-2 ,204 ,20
5-1 ,205-2 の部分の層間絶縁膜212 を除去する。その
後、アルミニウム等による金属配線を施すことによっ
て、垂直ソース選択線27-1,27-2,・・・ 27-4、信号読み
出し線25,26及びリセット線31が形成される。
・・・ 28-4、及びリセットスイッチ30-1,30-2,・・・ 30-4
のレイアウト例を示したものであり、図6は、図5のA
−A′間の断面図を示したものである。次に図5及び図
6を用いて、水平選択用スイッチ28-1,28-2,・・・ 28-
4、及びリセットスイッチ30-1,30-2,・・・ 30-4のレイ
アウト並びにプロセスフローについて説明する。まず、
n型基板上に形成したp型のウエル200 上に、絶縁膜21
4 を介してポリシリコン206 ,207 ,208 ,209,210
,211 を形成し、ポリシリコン206 ,207 ,208 ,209
,210 ,211 に対して反転自己整合的に、活性領域201
にn+ 領域213 を形成する。これにより活性領域201
内の、ポリシリコン206 ,207 ,208 ,209 ,210 ,21
1 に覆われていない部分には、n+ 領域213 が形成され
る。層間絶縁膜212 を全体に形成した後、コンタクト20
2-1 ,202-2 ,・・・ 202-4 ,203-1 ,203-2 ,204 ,20
5-1 ,205-2 の部分の層間絶縁膜212 を除去する。その
後、アルミニウム等による金属配線を施すことによっ
て、垂直ソース選択線27-1,27-2,・・・ 27-4、信号読み
出し線25,26及びリセット線31が形成される。
【0006】このような構造のレイアウトにより、各水
平選択用スイッチ及び各リセットスイッチは、それぞれ
次のような部材で構成されるNMOSFETに対応す
る。すなわち図4における水平選択用スイッチ28-1は、
コンタクト202-1 ,ポリシリコン206 ,コンタクト203-
1 で構成されるNMOSFETに対応し、水平選択用ス
イッチ28-2は、コンタクト202-2 ,ポリシリコン208 ,
コンタクト204 で構成されるNMOSFETに対応す
る。また水平選択用スイッチ28-3は、コンタクト202-3
,ポリシリコン211 ,コンタクト203-2 で構成される
NMOSFETに対応し、水平選択用スイッチ28-4は、
コンタクト202-4 ,ポリシリコン209 ,コンタクト204
で構成されるNMOSFETに対応する。リセットスイ
ッチ30-1は、コンタクト202-1 ,ポリシリコン207 ,コ
ンタクト205-1 で構成されるNMOSFETに対応し、
リセットスイッチ30-2は、コンタクト202-2 ,ポリシリ
コン207,コンタクト205-1 で構成されるNMOSFE
Tに対応する。またリセットスイッチ30-3は、コンタク
ト202-3 ,ポリシリコン210 ,コンタクト205-2 で構成
されるNMOSFETに対応し、リセットスイッチ30-4
は、コンタクト202-4 ,ポリシリコン210 ,コンタクト
205-2 で構成されるNMOSFETに対応する。ちなみ
に、このレイアウトにおいては、垂直ソース選択線27-3
と27-4の位置を入れ替えることによって、信号読み出し
線とリセット線に接続するコンタクトの数を削減してい
る。
平選択用スイッチ及び各リセットスイッチは、それぞれ
次のような部材で構成されるNMOSFETに対応す
る。すなわち図4における水平選択用スイッチ28-1は、
コンタクト202-1 ,ポリシリコン206 ,コンタクト203-
1 で構成されるNMOSFETに対応し、水平選択用ス
イッチ28-2は、コンタクト202-2 ,ポリシリコン208 ,
コンタクト204 で構成されるNMOSFETに対応す
る。また水平選択用スイッチ28-3は、コンタクト202-3
,ポリシリコン211 ,コンタクト203-2 で構成される
NMOSFETに対応し、水平選択用スイッチ28-4は、
コンタクト202-4 ,ポリシリコン209 ,コンタクト204
で構成されるNMOSFETに対応する。リセットスイ
ッチ30-1は、コンタクト202-1 ,ポリシリコン207 ,コ
ンタクト205-1 で構成されるNMOSFETに対応し、
リセットスイッチ30-2は、コンタクト202-2 ,ポリシリ
コン207,コンタクト205-1 で構成されるNMOSFE
Tに対応する。またリセットスイッチ30-3は、コンタク
ト202-3 ,ポリシリコン210 ,コンタクト205-2 で構成
されるNMOSFETに対応し、リセットスイッチ30-4
は、コンタクト202-4 ,ポリシリコン210 ,コンタクト
205-2 で構成されるNMOSFETに対応する。ちなみ
に、このレイアウトにおいては、垂直ソース選択線27-3
と27-4の位置を入れ替えることによって、信号読み出し
線とリセット線に接続するコンタクトの数を削減してい
る。
【0007】このように構成された固体撮像装置におい
ては、2つの列の読み出しを同時に並列に行うことによ
って、水平走査回路24の駆動周波数が映像信号データレ
ートの1/2に抑えることが可能になると共に、水平走
査回路24のピッチが画素の水平ピッチの1/2になり、
水平走査回路24のレイアウトの簡略化が可能になる。
ては、2つの列の読み出しを同時に並列に行うことによ
って、水平走査回路24の駆動周波数が映像信号データレ
ートの1/2に抑えることが可能になると共に、水平走
査回路24のピッチが画素の水平ピッチの1/2になり、
水平走査回路24のレイアウトの簡略化が可能になる。
【0008】
【発明が解決しようとする課題】しかしながら、上記構
成のX−Yアドレス型固体撮像装置においては、水平選
択用スイッチ及びリセットスイッチは、1画素のピッチ
内に空間的に並列に設ける必要がある。したがって図5
に示したように、1画素ピッチの中に少なくとも2本の
ゲート配線が必要となり、実際にはこのゲート配線部分
が画素ピッチの最小ピッチを制限している。したがっ
て、水平走査回路の簡略化はできるものの、固体撮像装
置の水平方向の画素ピッチの縮小化を図ることはできな
いという問題点があった。
成のX−Yアドレス型固体撮像装置においては、水平選
択用スイッチ及びリセットスイッチは、1画素のピッチ
内に空間的に並列に設ける必要がある。したがって図5
に示したように、1画素ピッチの中に少なくとも2本の
ゲート配線が必要となり、実際にはこのゲート配線部分
が画素ピッチの最小ピッチを制限している。したがっ
て、水平走査回路の簡略化はできるものの、固体撮像装
置の水平方向の画素ピッチの縮小化を図ることはできな
いという問題点があった。
【0009】本発明は、従来のX−Yアドレス型固体撮
像装置における上記問題点を解消するためになされたも
ので、画素ピッチの縮小化を図ることの可能な水平選択
用スイッチ及びリセットスイッチを有する固体撮像装置
を提供することを目的とする。
像装置における上記問題点を解消するためになされたも
ので、画素ピッチの縮小化を図ることの可能な水平選択
用スイッチ及びリセットスイッチを有する固体撮像装置
を提供することを目的とする。
【0010】
【課題を解決するための手段及び作用】上記問題点を解
決するため、本発明は、マトリクス状に配列された画素
と、水平方向に配列された画素に共通に接続された行選
択線と、垂直方向に配列された画素に共通に接続された
垂直ソース選択線と、複数の画素信号を同時に並列的に
出力させるための複数の信号読み出し線と、垂直ソース
選択線と信号読み出し線とを接続するための選択スイッ
チと、該選択スイッチと並列に、非選択時の垂直ソース
選択線の電位を固定するためのリセット線に接続された
リセットスイッチとを有する固体撮像装置において、前
記複数の信号読み出し線それぞれに対し独立したリセッ
ト線を設けて構成するものである。
決するため、本発明は、マトリクス状に配列された画素
と、水平方向に配列された画素に共通に接続された行選
択線と、垂直方向に配列された画素に共通に接続された
垂直ソース選択線と、複数の画素信号を同時に並列的に
出力させるための複数の信号読み出し線と、垂直ソース
選択線と信号読み出し線とを接続するための選択スイッ
チと、該選択スイッチと並列に、非選択時の垂直ソース
選択線の電位を固定するためのリセット線に接続された
リセットスイッチとを有する固体撮像装置において、前
記複数の信号読み出し線それぞれに対し独立したリセッ
ト線を設けて構成するものである。
【0011】このように構成した固体撮像装置において
は、各信号読み出し線及びリセット線毎に独立に水平選
択用スイッチ及びリセットスイッチを対応させることが
できるため、異なった信号読み出し線の水平選択用スイ
ッチ及び異なったリセット線のリセットスイッチは垂直
方向に分離することが可能になり、それにより水平方向
の集積度を向上させることが可能になって、画素ピッチ
の縮小化を図ることができる。
は、各信号読み出し線及びリセット線毎に独立に水平選
択用スイッチ及びリセットスイッチを対応させることが
できるため、異なった信号読み出し線の水平選択用スイ
ッチ及び異なったリセット線のリセットスイッチは垂直
方向に分離することが可能になり、それにより水平方向
の集積度を向上させることが可能になって、画素ピッチ
の縮小化を図ることができる。
【0012】
【実施例】次に実施例について説明する。図1は、本発
明に係る固体撮像装置の1実施例における水平選択用ス
イッチ及びリセットスイッチ部分の構成を示す回路構成
図である。なお、CMD画素からなる受光部及び垂直走
査回路の構成は、図4に示した従来例と同様なので、図
示を省略する。図2は、図1の点線で囲った部分のレイ
アウト例を図示したものであり、図3は、図2のB−
B′間の断面図を模式的に示したものである。なお図1
〜図3において、対応する部分には同一の符号を付して
示している。
明に係る固体撮像装置の1実施例における水平選択用ス
イッチ及びリセットスイッチ部分の構成を示す回路構成
図である。なお、CMD画素からなる受光部及び垂直走
査回路の構成は、図4に示した従来例と同様なので、図
示を省略する。図2は、図1の点線で囲った部分のレイ
アウト例を図示したものであり、図3は、図2のB−
B′間の断面図を模式的に示したものである。なお図1
〜図3において、対応する部分には同一の符号を付して
示している。
【0013】まず図1に基づいて、水平選択用スイッチ
及びリセットスイッチ部分の構成について説明する。こ
の実施例では、2本の信号読み出し線115 ,116 が設け
られており、垂直ソース選択線120-1 ,120-2 ,・・・ 12
0-4 は、それぞれ水平選択用スイッチ121-1 ,121-2 ,
・・・ 121-4 を介して、1列毎に交互に異なる信号読み出
し線115 ,116 に接続されている。またリセットスイッ
チ122-1 ,122-2 ,・・・ 122-4 は、それぞれ非選択時
に、垂直ソース選択線120-1 ,120-2 ,・・・ 120-4 を、
1列毎に交互に異なるリセット線117 ,118 を介して接
地するようになっている。
及びリセットスイッチ部分の構成について説明する。こ
の実施例では、2本の信号読み出し線115 ,116 が設け
られており、垂直ソース選択線120-1 ,120-2 ,・・・ 12
0-4 は、それぞれ水平選択用スイッチ121-1 ,121-2 ,
・・・ 121-4 を介して、1列毎に交互に異なる信号読み出
し線115 ,116 に接続されている。またリセットスイッ
チ122-1 ,122-2 ,・・・ 122-4 は、それぞれ非選択時
に、垂直ソース選択線120-1 ,120-2 ,・・・ 120-4 を、
1列毎に交互に異なるリセット線117 ,118 を介して接
地するようになっている。
【0014】次に、本実施例における水平選択用スイッ
チ及びリセットスイッチのレイアウト及びプロセスフロ
ーについて、図2及び図3を用いて説明する。n型基板
上に形成したp型のウエル100 上に、絶縁膜を介してポ
リシリコン103 ,104 ,105,106 を形成し、ポリシリ
コン103 ,104 ,105 ,106 に対して反転自己整合的
に、活性領域101 及び102 にn+ 領域を形成する。これ
により活性領域101 ,102 内の、ポリシリコン103 ,10
4 ,105 ,106 に覆われていない部分に、n+ 領域が形
成される。第1の層間絶縁膜130 を全体に形成した後、
コンタクト111-1,111-2 ,112-1 ,112-2 ,113 ,114
の第1の層間絶縁膜130 を除去する。その後アルミニ
ウム等による第1の金属配線を施すことによって、信号
読み出し線115 ,116 、リセット線117 ,118 が形成さ
れる。更に第2の層間絶縁膜131 を全体に形成した後、
コンタクト119-1 ,119-2 ,,・・・119-4の第1及び第2
の層間絶縁膜130 及び131 を除去する。その後アルミニ
ウム等による第2の金属配線を施すことによって、垂直
ソース選択線120-1 ,120-2 ,・・・ 120-4 が形成され
る。このとき、第2の金属配線で直接にn+ 領域とのコ
ンタクトを形成することが困難な場合は、中間に第1の
金属配線を介することで解決される。
チ及びリセットスイッチのレイアウト及びプロセスフロ
ーについて、図2及び図3を用いて説明する。n型基板
上に形成したp型のウエル100 上に、絶縁膜を介してポ
リシリコン103 ,104 ,105,106 を形成し、ポリシリ
コン103 ,104 ,105 ,106 に対して反転自己整合的
に、活性領域101 及び102 にn+ 領域を形成する。これ
により活性領域101 ,102 内の、ポリシリコン103 ,10
4 ,105 ,106 に覆われていない部分に、n+ 領域が形
成される。第1の層間絶縁膜130 を全体に形成した後、
コンタクト111-1,111-2 ,112-1 ,112-2 ,113 ,114
の第1の層間絶縁膜130 を除去する。その後アルミニ
ウム等による第1の金属配線を施すことによって、信号
読み出し線115 ,116 、リセット線117 ,118 が形成さ
れる。更に第2の層間絶縁膜131 を全体に形成した後、
コンタクト119-1 ,119-2 ,,・・・119-4の第1及び第2
の層間絶縁膜130 及び131 を除去する。その後アルミニ
ウム等による第2の金属配線を施すことによって、垂直
ソース選択線120-1 ,120-2 ,・・・ 120-4 が形成され
る。このとき、第2の金属配線で直接にn+ 領域とのコ
ンタクトを形成することが困難な場合は、中間に第1の
金属配線を介することで解決される。
【0015】このような構成のレイアウトにより、各水
平選択用スイッチ及び各リセットスイッチは、それぞれ
次のような部材で構成されたNMOSFETに対応す
る。すなわち図1における水平選択用スイッチ121-1
は、コンタクト119-1 ,ポリシリコン103 ,コンタクト
111-1 で構成されるNMOSFETに対応し、水平選択
用スイッチ121-2 は、コンタクト119-2 ,ポリシリコン
103 ,コンタクト112-1 で構成されるNMOSFETに
対応する。また水平選択用スイッチ121-3 は、コンタク
ト119-3 ,ポリシリコン106 ,コンタクト111-2 で構成
されるNMOSFETに対応し、水平選択用スイッチ12
1-4 は、コンタクト119-4 ,ポリシリコン106 ,コンタ
クト112-2 で構成されるNMOSFETに対応する。リ
セットスイッチ122-1 は、コンタクト119-1 ,ポリシリ
コン104 ,コンタクト113 で構成されるNMOSFET
に対応し、リセットスイッチ122-2 は、コンタクト119-
2 ,ポリシリコン104 ,コンタクト114 で構成されるN
MOSFETに対応する。またリセットスイッチ122-3
は、コンタクト119-3 ,ポリシリコン105 ,コンタクト
113 で構成されるNMOSFETに対応し、リセットス
イッチ122-4 は、コンタクト119-4 ,ポリシリコン105
,コンタクト114 で構成されるNMOSFETに対応
する。
平選択用スイッチ及び各リセットスイッチは、それぞれ
次のような部材で構成されたNMOSFETに対応す
る。すなわち図1における水平選択用スイッチ121-1
は、コンタクト119-1 ,ポリシリコン103 ,コンタクト
111-1 で構成されるNMOSFETに対応し、水平選択
用スイッチ121-2 は、コンタクト119-2 ,ポリシリコン
103 ,コンタクト112-1 で構成されるNMOSFETに
対応する。また水平選択用スイッチ121-3 は、コンタク
ト119-3 ,ポリシリコン106 ,コンタクト111-2 で構成
されるNMOSFETに対応し、水平選択用スイッチ12
1-4 は、コンタクト119-4 ,ポリシリコン106 ,コンタ
クト112-2 で構成されるNMOSFETに対応する。リ
セットスイッチ122-1 は、コンタクト119-1 ,ポリシリ
コン104 ,コンタクト113 で構成されるNMOSFET
に対応し、リセットスイッチ122-2 は、コンタクト119-
2 ,ポリシリコン104 ,コンタクト114 で構成されるN
MOSFETに対応する。またリセットスイッチ122-3
は、コンタクト119-3 ,ポリシリコン105 ,コンタクト
113 で構成されるNMOSFETに対応し、リセットス
イッチ122-4 は、コンタクト119-4 ,ポリシリコン105
,コンタクト114 で構成されるNMOSFETに対応
する。
【0016】以上のように、本実施例によれば、2本の
信号読み出し線115 ,116 に対し、それぞれ独立の活性
領域101 ,102 とリセット線117 ,118 を設け、信号読
み出し線115 ,116 及びリセット線117 ,118 と垂直ソ
ース選択線120-1 ,・・・ 120-4 とを接続するスイッチ群
121-1 ,・・・ 121-4 ,122-1 ,・・・ 122-4 を、各信号読
み出し線及び各リセット線で垂直方向に独立に構成する
ことにより、水平方向の1画素のピッチ内にレイアウト
するMOSFETからなるスイッチの数を1つとするこ
とが可能となる。
信号読み出し線115 ,116 に対し、それぞれ独立の活性
領域101 ,102 とリセット線117 ,118 を設け、信号読
み出し線115 ,116 及びリセット線117 ,118 と垂直ソ
ース選択線120-1 ,・・・ 120-4 とを接続するスイッチ群
121-1 ,・・・ 121-4 ,122-1 ,・・・ 122-4 を、各信号読
み出し線及び各リセット線で垂直方向に独立に構成する
ことにより、水平方向の1画素のピッチ内にレイアウト
するMOSFETからなるスイッチの数を1つとするこ
とが可能となる。
【0017】更に、2本の信号読み出し線に対し、それ
ぞれ独立にリセット線を設けているため、2本の信号読
み出し線のばらつき成分を、それぞれのリセット線に印
加する電圧を変えることによって補正をすることも可能
になる。また各信号読み出し線及びリセット線に対応す
る各活性領域に存在するウエルを電気的に分離し、各ウ
エルに印加するMOSFETの基板電圧を変えることに
よって、2本の信号読み出し線のばらつき成分を補正を
することも可能になる。
ぞれ独立にリセット線を設けているため、2本の信号読
み出し線のばらつき成分を、それぞれのリセット線に印
加する電圧を変えることによって補正をすることも可能
になる。また各信号読み出し線及びリセット線に対応す
る各活性領域に存在するウエルを電気的に分離し、各ウ
エルに印加するMOSFETの基板電圧を変えることに
よって、2本の信号読み出し線のばらつき成分を補正を
することも可能になる。
【0018】上記実施例では、本発明をCMDを画素と
して用いた固体撮像装置に適用したものを示したが、本
発明は、これのみに限られるものではなく、SIT,A
MI,BASIS,FGA等の増幅型撮像素子を用いた
固体撮像装置を始め、MOS型固体撮像装置や、フォト
ダイオードアレイ等にも適用できることは明らかであ
る。
して用いた固体撮像装置に適用したものを示したが、本
発明は、これのみに限られるものではなく、SIT,A
MI,BASIS,FGA等の増幅型撮像素子を用いた
固体撮像装置を始め、MOS型固体撮像装置や、フォト
ダイオードアレイ等にも適用できることは明らかであ
る。
【0019】
【発明の効果】以上実施例に基づいて説明したように、
本発明によれば、複数の信号読み出し線に対し、それぞ
れ独立にリセット線を設けたので、信号読み出し線及び
リセット線と垂直ソース選択線とを接続する選択スイッ
チ及びリセットスイッチを、各信号読み出し線及びリセ
ット線に対して空間的に独立に構成することができ、こ
れにより1画素のピッチの間にレイアウトする選択スイ
ッチあるいはリセットスイッチの数を削減することが可
能となり、水平方向の画素ピッチの縮小化を図ることが
できる。
本発明によれば、複数の信号読み出し線に対し、それぞ
れ独立にリセット線を設けたので、信号読み出し線及び
リセット線と垂直ソース選択線とを接続する選択スイッ
チ及びリセットスイッチを、各信号読み出し線及びリセ
ット線に対して空間的に独立に構成することができ、こ
れにより1画素のピッチの間にレイアウトする選択スイ
ッチあるいはリセットスイッチの数を削減することが可
能となり、水平方向の画素ピッチの縮小化を図ることが
できる。
【図1】本発明に係る固体撮像装置の第1実施例の水平
選択用スイッチ及びリセットスイッチ部分を示す回路構
成図である。
選択用スイッチ及びリセットスイッチ部分を示す回路構
成図である。
【図2】図1に示したスイッチ部分のレイアウト例を示
す図である。
す図である。
【図3】図2のB−B′線に沿った断面を示す図であ
る。
る。
【図4】従来のCMDを画素として用いた固体撮像装置
の構成例を示す回路構成図である。
の構成例を示す回路構成図である。
【図5】図4に示した水平選択用スイッチ及びリセット
スイッチ部分のレイアウト例を示す図である。
スイッチ部分のレイアウト例を示す図である。
【図6】図5のA−A′線に沿った断面を示す図であ
る。
る。
100 ウエル 101 ,102 活性領域 103 ,104 ,105 ,106 ポリシリコン 115 ,116 信号読み出し線 117 ,118 リセット線 120-1 〜120-4 垂直ソース選択線 121-1 〜121-4 水平選択用スイッチ 122-1 〜122-4 リセットスイッチ
Claims (6)
- 【請求項1】 マトリクス状に配列された画素と、水平
方向に配列された画素に共通に接続された行選択線と、
垂直方向に配列された画素に共通に接続された垂直ソー
ス選択線と、複数の画素信号を同時に並列的に出力させ
るための複数の信号読み出し線と、垂直ソース選択線と
信号読み出し線とを接続するための選択スイッチと、該
選択スイッチと並列に、非選択時の垂直ソース選択線の
電位を固定するためのリセット線に接続されたリセット
スイッチとを有する固体撮像装置において、前記複数の
信号読み出し線それぞれに対し独立したリセット線を設
けたことを特徴とする固体撮像装置。 - 【請求項2】 前記複数のリセット線は、独立に電位が
設定されていることを特徴とする請求項1記載の固体撮
像装置。 - 【請求項3】 前記複数の信号読み出し線に接続する選
択スイッチと前記複数のリセット線に接続するリセット
スイッチを構成する各MOSFETを、半導体基板に形
成されたウエル領域内に互いに電気的に絶縁されて設け
た複数の活性領域に、信号読み出し線及びリセット線毎
に独立に配置させたことを特徴とする請求項1又は2記
載の固体撮像装置。 - 【請求項4】 前記複数の活性領域に形成される前記ウ
エル領域は、前記複数の活性領域毎に独立に且つ電気的
に絶縁させて形成されていることを特徴とする請求項3
記載の固体撮像装置。 - 【請求項5】 前記複数のウエルは、独立に電位が設定
されていることを特徴とする請求項4記載の固体撮像装
置。 - 【請求項6】 前記画素として、SIT,AMI,CM
D,BASIS,FGA等の増幅型固体撮像素子を用い
たことを特徴とする請求項1〜5のいずれか1項に記載
の固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5114210A JPH06311432A (ja) | 1993-04-19 | 1993-04-19 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5114210A JPH06311432A (ja) | 1993-04-19 | 1993-04-19 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06311432A true JPH06311432A (ja) | 1994-11-04 |
Family
ID=14631973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5114210A Withdrawn JPH06311432A (ja) | 1993-04-19 | 1993-04-19 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06311432A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008295078A (ja) * | 2008-07-14 | 2008-12-04 | Canon Inc | 信号出力装置、信号出力方法及び固体撮像装置 |
| JP2009141528A (ja) * | 2007-12-04 | 2009-06-25 | Canon Inc | 撮像装置及び撮像システム |
| US7760260B2 (en) | 2003-01-28 | 2010-07-20 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| JP2014007645A (ja) * | 2012-06-26 | 2014-01-16 | Sony Corp | 制御装置および制御方法 |
-
1993
- 1993-04-19 JP JP5114210A patent/JPH06311432A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7760260B2 (en) | 2003-01-28 | 2010-07-20 | Panasonic Corporation | Solid state imaging apparatus, method for driving the same and camera using the same |
| JP2009141528A (ja) * | 2007-12-04 | 2009-06-25 | Canon Inc | 撮像装置及び撮像システム |
| JP2008295078A (ja) * | 2008-07-14 | 2008-12-04 | Canon Inc | 信号出力装置、信号出力方法及び固体撮像装置 |
| JP2014007645A (ja) * | 2012-06-26 | 2014-01-16 | Sony Corp | 制御装置および制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7944493B2 (en) | Solid-state imaging device with specific contact arrangement | |
| EP0435101B1 (en) | Matrix liquid crystal display device using thin film transistors | |
| KR100614720B1 (ko) | 능동 화소 센서 | |
| US6759641B1 (en) | Imager with adjustable resolution | |
| KR20040064239A (ko) | 리셋 노이즈 억제 및 프로그램가능 비닝 능력을 갖춘aps 화소 | |
| EP0362948A3 (en) | Matrix display device | |
| US4542409A (en) | Single gate line interlace solid-state color imager | |
| US5229857A (en) | Solid state imaging apparatus with large electric charge amount in vertical transfer | |
| JPH0785502B2 (ja) | カラーリニアイメージセンサ | |
| US5825056A (en) | Scanning switch transistor for solid state imaging device | |
| JPH06311432A (ja) | 固体撮像装置 | |
| KR19980024922A (ko) | 2층 전극구조를 갖는 ccd 촬상센서 | |
| JPH0831585B2 (ja) | 固体撮像装置 | |
| US5485207A (en) | CCD image sensor for normal and mirror images | |
| US7471325B2 (en) | Scanning switch transistor for solid-state imaging device | |
| JPH0685113B2 (ja) | マトリクス液晶表示パネル | |
| KR19980063463A (ko) | 고체 촬상 소자 및 그 구동 방법 | |
| JPH05297399A (ja) | 表示装置の電極構造 | |
| US5091922A (en) | Charge transfer device type solid state image sensor having constant saturation level | |
| KR100421120B1 (ko) | Cmos 이미지 센서의 픽셀 어레이 배치 방법 | |
| JPH0666346B2 (ja) | 電荷結合素子およびその駆動方法 | |
| JP3713863B2 (ja) | 固体撮像素子 | |
| JPS6083299A (ja) | 電荷結合半導体装置 | |
| JPH0754975B2 (ja) | アクティブマトリクス液晶表示装置 | |
| JPH06252376A (ja) | 固体撮像素子の配線構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000704 |