JPH0685113B2 - マトリクス液晶表示パネル - Google Patents
マトリクス液晶表示パネルInfo
- Publication number
- JPH0685113B2 JPH0685113B2 JP56055122A JP5512281A JPH0685113B2 JP H0685113 B2 JPH0685113 B2 JP H0685113B2 JP 56055122 A JP56055122 A JP 56055122A JP 5512281 A JP5512281 A JP 5512281A JP H0685113 B2 JPH0685113 B2 JP H0685113B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- display panel
- crystal display
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 19
- 239000011159 matrix material Substances 0.000 title claims description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 210000002858 crystal cell Anatomy 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の詳細な説明】 本発明は、スイッチ素子を集積した基板と、一方に透明
電極を設けた透明基板との間に液晶層を介在せしめた液
晶表示パネルの改良に関し、外部接続端子数の低減化
と、表示装置の信頼性の向上を目的とするものである。
電極を設けた透明基板との間に液晶層を介在せしめた液
晶表示パネルの改良に関し、外部接続端子数の低減化
と、表示装置の信頼性の向上を目的とするものである。
以下、図面を参照して説明する。
MOS形トランジスタを用いた従来の液晶表示パネルは第
１図に示すように構成されている。第１図は従来の表示
パネルの構成を示す結線図である。単位画素を構成する
のはMOS形トランジスタ１、液晶セル２、電荷蓄積用コ
ンデンサ３である。例えば、走査電極XiにON信号が印加
されるとMOS形トランジスタ１がONとなり、映像信号電
極Yiからトランジスタ１を通つてコンデンサ３を充電す
る。走査電極にOFF信号が印加されてもコンデンサ３の
電荷が液晶層２に電圧を与える間は、液晶層２はON状態
であり、映像信号により液晶層２の光学特性が制御され
る。第１図に示したように単位画素をマトリクス状に配
列し、線走査駆動により動画表示が得られる。この表示
パネルを動作するには、外部駆動回路と、走査電極や映
像信号電極を接続する必要がある。単位画素をＭ行Ｎ列
のマトリクス状に配設した場合、走査電極をＭ本、映像
信号電極をＮ本とすると外部接続端子は（Ｍ＋Ｎ）本と
なる。CRTと同様な表示を行なうには、少なくともＭ＝2
00本、Ｎ＝600本程度は必要であるとされている。する
と外部接続端子は800本となり、ボンデイングパツド面
積の増大による表示装置の大型化、多数のボンデイング
数によるコスト上昇および信頼性の低下が実用化の障害
となつている。本発明は、各画素にデコード機能を有す
るスイッチ回路を配設することにより映像信号電極数を
低減し、低コストで高信頼性を有する液晶表示パネルを
提供するものである。以下、実施例にもとづき図面を参
照して説明する。
１図に示すように構成されている。第１図は従来の表示
パネルの構成を示す結線図である。単位画素を構成する
のはMOS形トランジスタ１、液晶セル２、電荷蓄積用コ
ンデンサ３である。例えば、走査電極XiにON信号が印加
されるとMOS形トランジスタ１がONとなり、映像信号電
極Yiからトランジスタ１を通つてコンデンサ３を充電す
る。走査電極にOFF信号が印加されてもコンデンサ３の
電荷が液晶層２に電圧を与える間は、液晶層２はON状態
であり、映像信号により液晶層２の光学特性が制御され
る。第１図に示したように単位画素をマトリクス状に配
列し、線走査駆動により動画表示が得られる。この表示
パネルを動作するには、外部駆動回路と、走査電極や映
像信号電極を接続する必要がある。単位画素をＭ行Ｎ列
のマトリクス状に配設した場合、走査電極をＭ本、映像
信号電極をＮ本とすると外部接続端子は（Ｍ＋Ｎ）本と
なる。CRTと同様な表示を行なうには、少なくともＭ＝2
00本、Ｎ＝600本程度は必要であるとされている。する
と外部接続端子は800本となり、ボンデイングパツド面
積の増大による表示装置の大型化、多数のボンデイング
数によるコスト上昇および信頼性の低下が実用化の障害
となつている。本発明は、各画素にデコード機能を有す
るスイッチ回路を配設することにより映像信号電極数を
低減し、低コストで高信頼性を有する液晶表示パネルを
提供するものである。以下、実施例にもとづき図面を参
照して説明する。
実施例１ 第２図は本発明の表示パネル構成を示す結線図である。
各画素ごとに、スイッチ素子としてMOS形トランジスタ
を２個直列に形成してスイッチ回路41とする。各MOS形
トランジスタのゲートは、Xi、1,Xi、２およびインバー
タ10で反転された信号がそれぞれ図のように接続され
る。
を２個直列に形成してスイッチ回路41とする。各MOS形
トランジスタのゲートは、Xi、1,Xi、２およびインバー
タ10で反転された信号がそれぞれ図のように接続され
る。
走査電極Xi、１およびXi、２に印加される信号に依存し
て、液晶セル４、６、８の一つに映像信号電極Yiの信号
が伝達される。すなわち一本の映像信号電極で横３ドツ
トの液晶セルに択一的に信号を伝達することができる。
５、７、９はコンデンサである。
て、液晶セル４、６、８の一つに映像信号電極Yiの信号
が伝達される。すなわち一本の映像信号電極で横３ドツ
トの液晶セルに択一的に信号を伝達することができる。
５、７、９はコンデンサである。
実施例２ 第３図は本発明における他の実施例における表示パネル
の構成を示す結線図である。
の構成を示す結線図である。
各画素ごとに、スイツチ素子としてエンハンスメント型
MOSトランジスタ17とデプレツション型MOSトランジスタ
18のいずれかを２個直列に形成してスイッチ回路42とす
る。本実施例においては、デプレツシヨン型とエンハン
スメント型を組み合わせて用いるので、否定信号が不要
となり実施例１でのインバータ10が不要となる。走査電
極Xi、１とXi、２の電位の組み合せにより３つの画素の
中の１つに択一的に映像信号が印加されることは実施例
１と同様である。ｎ型エンハンスメントMOSトランジス
タおよびＰ型デプレツシヨンMOSトランジスタの組み合
わせの場合にも同様な機能を有することは勿論である。
MOSトランジスタ17とデプレツション型MOSトランジスタ
18のいずれかを２個直列に形成してスイッチ回路42とす
る。本実施例においては、デプレツシヨン型とエンハン
スメント型を組み合わせて用いるので、否定信号が不要
となり実施例１でのインバータ10が不要となる。走査電
極Xi、１とXi、２の電位の組み合せにより３つの画素の
中の１つに択一的に映像信号が印加されることは実施例
１と同様である。ｎ型エンハンスメントMOSトランジス
タおよびＰ型デプレツシヨンMOSトランジスタの組み合
わせの場合にも同様な機能を有することは勿論である。
以上述べたように、本発明は各画素にデコード機能を有
するスイッチ回路を配設して映像信号電極数を低減化す
ることにより低コストで高信頼性の液晶表示パネルを実
現するものである。特に本発明はRGBカラー方式のパネ
ルや面分布階調方式のパネルに有効である。
するスイッチ回路を配設して映像信号電極数を低減化す
ることにより低コストで高信頼性の液晶表示パネルを実
現するものである。特に本発明はRGBカラー方式のパネ
ルや面分布階調方式のパネルに有効である。
第１図はMOS形トランジスタを用いた従来の液晶表示パ
ネルの構成を示す結線図、第２図および第３図は本発明
の実施例における表示パネルの構成を示す結線図であ
る。 １……MOSトランジスタ、２……液晶層、 41、42……スイッチ回路、10……インバータ、 17……エンハンスメント型MOSトランジスタ、 18……デプレツシヨン型MOSトランジスタ。
ネルの構成を示す結線図、第２図および第３図は本発明
の実施例における表示パネルの構成を示す結線図であ
る。 １……MOSトランジスタ、２……液晶層、 41、42……スイッチ回路、10……インバータ、 17……エンハンスメント型MOSトランジスタ、 18……デプレツシヨン型MOSトランジスタ。
Claims (2)
- 【請求項１】液晶層とこれを駆動するスイッチ回路を備
えた画素から成る画素列を多数設け、走査電極と映像信
号電極により、各画素を選択駆動するマトリクス液晶表
示パネルにおいて、各画素列を複数の画素から成る複数
のグループに分け、各グループ内で各画素に対応する映
像信号電極を共通にし、各画素のスイッチ回路は複数の
スイッチ素子を直列に接続して構成し、各スイッチ素子
に対応して該スイッチ素子を選択する走査電極を設け、
各グループ毎に、各画素に対応する複数のスイッチ素子
を同時に選択して、順次各画素を駆動することを特徴と
するマトリクス液晶表示パネル。 - 【請求項２】スイッチ回路を構成する複数のスイッチ素
子として、エンハンスメント形MOSトランジスタとデプ
レッション形MOSトランジスタを用い、グループ内の各
画素のスイッチ回路を、互いに他の画素のスイッチ回路
と、少なくとも一つの共通の走査電極に対応するトラン
ジスタが、異なる種類である構成にすることを特徴とす
る、特許請求の範囲第１項記載のマトリクス液晶表示パ
ネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56055122A JPH0685113B2 (ja) | 1981-04-14 | 1981-04-14 | マトリクス液晶表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56055122A JPH0685113B2 (ja) | 1981-04-14 | 1981-04-14 | マトリクス液晶表示パネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57169795A JPS57169795A (en) | 1982-10-19 |
| JPH0685113B2 true JPH0685113B2 (ja) | 1994-10-26 |
Family
ID=12989949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56055122A Expired - Lifetime JPH0685113B2 (ja) | 1981-04-14 | 1981-04-14 | マトリクス液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0685113B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61126595A (ja) * | 1984-11-26 | 1986-06-14 | キヤノン株式会社 | アクティブマトリクス回路基板及びこれを用いた液晶表示装置とその駆動法 |
| JP2794678B2 (ja) | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| JP2784615B2 (ja) * | 1991-10-16 | 1998-08-06 | 株式会社半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
| US7253440B1 (en) | 1991-10-16 | 2007-08-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having at least first and second thin film transistors |
| US6759680B1 (en) | 1991-10-16 | 2004-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device having thin film transistors |
| US7071910B1 (en) | 1991-10-16 | 2006-07-04 | Semiconductor Energy Laboratory Co., Ltd. | Electrooptical device and method of driving and manufacturing the same |
| KR101563692B1 (ko) * | 2007-10-19 | 2015-10-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그 구동 방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5912179B2 (ja) * | 1978-06-16 | 1984-03-21 | セイコーエプソン株式会社 | 液晶表示装置 |
-
1981
- 1981-04-14 JP JP56055122A patent/JPH0685113B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57169795A (en) | 1982-10-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6157358A (en) | Liquid crystal display | |
| EP0573045B1 (en) | Liquid crystal display device having photosensor | |
| US4114070A (en) | Display panel with simplified thin film interconnect system | |
| JP3349935B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US11705043B2 (en) | Display panel | |
| US10115369B2 (en) | Active matrix substrate, and display device including the active matrix substrate | |
| US20090040408A1 (en) | Display device | |
| US6072456A (en) | Flat-panel display device | |
| WO1996028806A2 (en) | Electronic devices comprising an array | |
| KR100648141B1 (ko) | 표시 장치 및 상기 표시 장치의 구동 방법 | |
| US4542409A (en) | Single gate line interlace solid-state color imager | |
| JPH0514915B2 (ja) | ||
| CN113362779A (zh) | 显示面板及显示装置 | |
| JP4017371B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH07311392A (ja) | 液晶表示装置 | |
| JPH0685113B2 (ja) | マトリクス液晶表示パネル | |
| CN1040879A (zh) | 显示器件 | |
| JPS61116334A (ja) | アクテイブマトリクスパネル | |
| JPH0834760B2 (ja) | フラットディスプレイ装置 | |
| JPH0527218A (ja) | 液晶表示装置 | |
| KR100212171B1 (ko) | 박막 트랜지스터 액정표시소자 | |
| US20260100170A1 (en) | Display device | |
| JPS63241524A (ja) | 液晶デイスプレイ | |
| JPH02135318A (ja) | アクティブマトリクス型表示装置 | |
| JPH0693165B2 (ja) | マトリクス形表示装置 |