JPH06313877A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH06313877A JPH06313877A JP10457593A JP10457593A JPH06313877A JP H06313877 A JPH06313877 A JP H06313877A JP 10457593 A JP10457593 A JP 10457593A JP 10457593 A JP10457593 A JP 10457593A JP H06313877 A JPH06313877 A JP H06313877A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- display device
- crystal display
- high resistance
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置の製造工程中、又は使用中に発
生する静電気によって、絶縁膜や半導体膜が破壊される
のを防止する。 【構成】 絶縁基板上に、複数本の走査配線、複数本の
信号配線、スイッチング素子と、絵素電極を有するアク
ティブマトリックス液晶表示装置において、前記各絵素
電極と、各走査配線及び／又は各信号配線を高抵抗接続
体により相互に接続する。前記高抵抗接続体の一部又は
全てを接地する。前記高抵抗接続体の一部又は全てを対
向電極と接続する。
生する静電気によって、絶縁膜や半導体膜が破壊される
のを防止する。 【構成】 絶縁基板上に、複数本の走査配線、複数本の
信号配線、スイッチング素子と、絵素電極を有するアク
ティブマトリックス液晶表示装置において、前記各絵素
電極と、各走査配線及び／又は各信号配線を高抵抗接続
体により相互に接続する。前記高抵抗接続体の一部又は
全てを接地する。前記高抵抗接続体の一部又は全てを対
向電極と接続する。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＩＭ、ＴＦＴ等のス
イッチング素子を有するアクティブマトリックス型液晶
表示装置に関する。
イッチング素子を有するアクティブマトリックス型液晶
表示装置に関する。
【０００２】
【従来の技術】近年、大型の液晶表示装置として、絵素
電極駆動用にダイオードやＭＩＭのような２端子素子又
はＭＯＳトランジスタや薄膜トランジスタ（ＴＦＴ）の
ような３端子素子等のスイッチング素子を用いたアクテ
ィブマトリックス型液晶表示装置が使用されている。ア
クティブマトリックス型液晶表示装置は、スイッチング
素子のＯＮ／ＯＦＦにより、必要な絵素電極だけに映像
信号を印加できるため、電極を並べただけの単純マトリ
ックス方式に比べてクロストークが少なくなる。このた
め、１０インチ以上の大画面が可能であり、また液晶分
子の捩れ角を９０°程度に小さくできるので、応答速度
が速くなる等の利点がある。
電極駆動用にダイオードやＭＩＭのような２端子素子又
はＭＯＳトランジスタや薄膜トランジスタ（ＴＦＴ）の
ような３端子素子等のスイッチング素子を用いたアクテ
ィブマトリックス型液晶表示装置が使用されている。ア
クティブマトリックス型液晶表示装置は、スイッチング
素子のＯＮ／ＯＦＦにより、必要な絵素電極だけに映像
信号を印加できるため、電極を並べただけの単純マトリ
ックス方式に比べてクロストークが少なくなる。このた
め、１０インチ以上の大画面が可能であり、また液晶分
子の捩れ角を９０°程度に小さくできるので、応答速度
が速くなる等の利点がある。
【０００３】図１１にスイッチング素子としてＴＦＴを
用いた従来のアクティブマトリックス基板を示す。図１
１において、１０１は映像信号を印加する信号電極端
子、１０２は走査信号を印加する走査電極端子である。
それぞれの電極端子からは信号配線１０３、走査配線１
０４がマトリックス状に配線されており、各信号配線１
０３及び走査配線１０４の各交点には絵素電極１０８及
びＴＦＴが形成されている。ＴＦＴ部はゲート電極１０
５、ソース電極１０６、ドレイン電極１０７より形成さ
れ、ゲート電極１０５は走査配線１０４に、ソース電極
１０６は信号配線１０３に、ドレイン電極１０７は絵素
電極１０８にそれぞれ接続されている。
用いた従来のアクティブマトリックス基板を示す。図１
１において、１０１は映像信号を印加する信号電極端
子、１０２は走査信号を印加する走査電極端子である。
それぞれの電極端子からは信号配線１０３、走査配線１
０４がマトリックス状に配線されており、各信号配線１
０３及び走査配線１０４の各交点には絵素電極１０８及
びＴＦＴが形成されている。ＴＦＴ部はゲート電極１０
５、ソース電極１０６、ドレイン電極１０７より形成さ
れ、ゲート電極１０５は走査配線１０４に、ソース電極
１０６は信号配線１０３に、ドレイン電極１０７は絵素
電極１０８にそれぞれ接続されている。
【０００４】図１２に一般的なスイッチング素子である
ＴＦＴの断面構造図を示す。図中、１０９はガラス基
板、透明樹脂基板よりなる透明絶縁基板、１１０はＳｉ
Ｏ2、その他よりなる透明絶縁膜、１１１は例えばＴ
ａ、その他金属材料よりなるゲート電極、１１２はＴａ
ゲート電極の陽極酸化膜Ｔａ2Ｏ5と、二酸化シリコン
（ＳｉＯ2）又は窒化シリコン（Ｓｉ3Ｎ4，ＳｉＮx）の
２層構造ゲート絶縁膜、１１３は水素によりターミネイ
トしたＳｉ真性半導体膜，１１５はリンドープＳｉ半導
体、１１４はエッチストッパ膜、１１６はソース電極、
１１７はドレイン電極、１１８はＩＴＯのような透明導
電膜よりなる絵素電極である。
ＴＦＴの断面構造図を示す。図中、１０９はガラス基
板、透明樹脂基板よりなる透明絶縁基板、１１０はＳｉ
Ｏ2、その他よりなる透明絶縁膜、１１１は例えばＴ
ａ、その他金属材料よりなるゲート電極、１１２はＴａ
ゲート電極の陽極酸化膜Ｔａ2Ｏ5と、二酸化シリコン
（ＳｉＯ2）又は窒化シリコン（Ｓｉ3Ｎ4，ＳｉＮx）の
２層構造ゲート絶縁膜、１１３は水素によりターミネイ
トしたＳｉ真性半導体膜，１１５はリンドープＳｉ半導
体、１１４はエッチストッパ膜、１１６はソース電極、
１１７はドレイン電極、１１８はＩＴＯのような透明導
電膜よりなる絵素電極である。
【０００５】上記３端子素子或いは詳細な説明を省略し
た２端子素子等のスイッチング素子は、一般に導体と絶
縁体（若しくは半導体）との組み合わせ構造により構成
されているが、例えば液晶分子の配向制御を行う配向処
理工程で発生する静電気によりゲート絶縁膜１１２、半
導体１１３，１１５が破壊され、表示欠陥となる問題が
あった。また、液晶表示装置を使用中に発生する静電気
が対向電極、又は絵素電極に印加され、対向電極と絵素
電極の間の放電により絵素部分が損傷し、表示品位が落
ちるという問題があった。これを防止するため、従来は
図１１に示すように各信号電極端子１０１，各走査電極
端子１０２を、例えば走査配線１０３や信号配線１０４
と同じＴａ，Ａｌなどで各信号電極端子１０１と各走査
電極端子１０２の外周囲に形成されたショートリング１
１９によってそれぞれ接続し、液晶表示装置の製造工程
途中におけるソース・ゲート間の静電破壊を防止してい
た。しかし、このショートリング１１９は液晶パネルの
完成時に図１１のａ−ｂ線で示したカッティングライン
に沿って絶縁基板１０９を面取りすることで、分離され
る。このようにしてショートリング１１９が分離された
後は静電気に対する保護手段がなくなる。また、この面
取り工程によって発生する静電気も問題となる。
た２端子素子等のスイッチング素子は、一般に導体と絶
縁体（若しくは半導体）との組み合わせ構造により構成
されているが、例えば液晶分子の配向制御を行う配向処
理工程で発生する静電気によりゲート絶縁膜１１２、半
導体１１３，１１５が破壊され、表示欠陥となる問題が
あった。また、液晶表示装置を使用中に発生する静電気
が対向電極、又は絵素電極に印加され、対向電極と絵素
電極の間の放電により絵素部分が損傷し、表示品位が落
ちるという問題があった。これを防止するため、従来は
図１１に示すように各信号電極端子１０１，各走査電極
端子１０２を、例えば走査配線１０３や信号配線１０４
と同じＴａ，Ａｌなどで各信号電極端子１０１と各走査
電極端子１０２の外周囲に形成されたショートリング１
１９によってそれぞれ接続し、液晶表示装置の製造工程
途中におけるソース・ゲート間の静電破壊を防止してい
た。しかし、このショートリング１１９は液晶パネルの
完成時に図１１のａ−ｂ線で示したカッティングライン
に沿って絶縁基板１０９を面取りすることで、分離され
る。このようにしてショートリング１１９が分離された
後は静電気に対する保護手段がなくなる。また、この面
取り工程によって発生する静電気も問題となる。
【０００６】特開平２−１８２５号公報は、走査配線及
び信号配線をそれぞれ一部または全部を直列接続して、
走査配線及び信号配線の断線検査を行い、その後走査配
線の端部及び信号配線の端部を透明電極で短絡して静電
破壊を防止するものである。この透明電極による短絡部
分は液晶パネルの完成後、ＩＴＯエッチャントで除去す
る。
び信号配線をそれぞれ一部または全部を直列接続して、
走査配線及び信号配線の断線検査を行い、その後走査配
線の端部及び信号配線の端部を透明電極で短絡して静電
破壊を防止するものである。この透明電極による短絡部
分は液晶パネルの完成後、ＩＴＯエッチャントで除去す
る。
【０００７】特開平２−１８２６号公報は、すべての信
号配線端子及び走査配線端子の間を短絡する短絡配線
を、信号配線端子及び走査配線端子の材料に比べてエッ
チング耐性の小さい導電材料で形成するものである。従
って、短絡配線によって静電破壊を防止し、製造工程の
途中で各種検査が必要な場合に、短絡配線をエッチング
して信号配線及び走査配線の端部間を切り離して検査す
ることができる。信号配線端子及び走査配線端子部分は
短絡配線よりエッチング耐性が大きいので、除去されず
に残っており、検査後、再度信号配線及び走査配線の端
部間をスクリーン印刷法により導電性ペーストを用いて
再度短絡配線を形成することができ、以後の製造工程に
おいて発生する静電破壊を防止することができる。この
短絡配線は最終工程で切断され、液晶表示装置が完成さ
れる。
号配線端子及び走査配線端子の間を短絡する短絡配線
を、信号配線端子及び走査配線端子の材料に比べてエッ
チング耐性の小さい導電材料で形成するものである。従
って、短絡配線によって静電破壊を防止し、製造工程の
途中で各種検査が必要な場合に、短絡配線をエッチング
して信号配線及び走査配線の端部間を切り離して検査す
ることができる。信号配線端子及び走査配線端子部分は
短絡配線よりエッチング耐性が大きいので、除去されず
に残っており、検査後、再度信号配線及び走査配線の端
部間をスクリーン印刷法により導電性ペーストを用いて
再度短絡配線を形成することができ、以後の製造工程に
おいて発生する静電破壊を防止することができる。この
短絡配線は最終工程で切断され、液晶表示装置が完成さ
れる。
【０００８】
【発明が解決しようとする課題】上記したように液晶パ
ネルはショートリング１１９を面とりによって除去して
完成されるが、面とり工程で発生する静電気が液晶表示
装置を損傷することがある。また面とり工程を必要とす
る。上記公報に記載された方法では短絡部分をエッチン
グする工程、切断する工程が必要である。
ネルはショートリング１１９を面とりによって除去して
完成されるが、面とり工程で発生する静電気が液晶表示
装置を損傷することがある。また面とり工程を必要とす
る。上記公報に記載された方法では短絡部分をエッチン
グする工程、切断する工程が必要である。
【０００９】本発明は、これら問題を解決し、配向処理
や面取りなどの製造工程で発生する静電気による絶縁
膜、半導体膜及び絵素部分の破壊を防止して表示不良の
発生を防ぐことを目的とする。また、面取り工程を省略
することができるプロセスによる低コストのアクティブ
マトリックス型液晶表示装置を提供することである。更
に、本発明は液晶表示装置の組み立て後、例えば使用中
に発生する静電気、或いは外部から印加される静電気に
よって絶縁膜、半導体膜の破壊を防止して表示不良の発
生を防止するものである。
や面取りなどの製造工程で発生する静電気による絶縁
膜、半導体膜及び絵素部分の破壊を防止して表示不良の
発生を防ぐことを目的とする。また、面取り工程を省略
することができるプロセスによる低コストのアクティブ
マトリックス型液晶表示装置を提供することである。更
に、本発明は液晶表示装置の組み立て後、例えば使用中
に発生する静電気、或いは外部から印加される静電気に
よって絶縁膜、半導体膜の破壊を防止して表示不良の発
生を防止するものである。
【００１０】
【問題を解決するための手段】本発明は、液晶層を挟持
する二枚の絶縁基板の少なくとも一方に絵素電極、走査
配線及び／又は信号配線とスイッチング素子を形成し、
このスイッチング素子によって絵素電極を駆動するアク
ティブマトリックス型液晶表示装置において、絵素電極
又は絵素電極に隣接する走査配線及び／又は信号配線を
高抵抗接続体によって接続すること、及び各走査配線及
び／又は各信号配線の一部又は全てを高抵抗接続体によ
って接続すること、あるいは高抵抗接続体を接地若しく
は各走査配線及び各信号配線の一部又は全てと対向電極
を高抵抗接続体を介して接続することを特徴とするもの
である。
する二枚の絶縁基板の少なくとも一方に絵素電極、走査
配線及び／又は信号配線とスイッチング素子を形成し、
このスイッチング素子によって絵素電極を駆動するアク
ティブマトリックス型液晶表示装置において、絵素電極
又は絵素電極に隣接する走査配線及び／又は信号配線を
高抵抗接続体によって接続すること、及び各走査配線及
び／又は各信号配線の一部又は全てを高抵抗接続体によ
って接続すること、あるいは高抵抗接続体を接地若しく
は各走査配線及び各信号配線の一部又は全てと対向電極
を高抵抗接続体を介して接続することを特徴とするもの
である。
【００１１】
【作用】本発明に従えば、絶縁体基板上に形成された絵
素電極と、走査配線が高抵抗接続体により接続されてい
るので、製造工程中の配向処理等や液晶表示装置の組み
立て後の面取り工程などに発生する静電気は高抵抗接続
体を通して走査配線へと逃げるため、走査配線と絵素電
極は等電位となり、スイッチング素子の絶縁体部分の静
電破壊を防ぐことが可能である。さらに、各走査配線及
び各信号配線の一部又は全てを高抵抗接続体によって接
続することで、接続された各信号配線も等電位となるた
め、より効果的な静電破壊の防止が可能である。また走
査配線及び信号配線の一部又は全てと対向電極を高抵抗
接続体により接続することで対向電極と絵素電極は等電
位となり、対向電極及び絵素電極に発生した静電気の放
電による絵素部分の損傷を防ぐことが可能である。さら
に、高抵抗接続体の一部あるいは全てを接地すること
で、より効果的に静電気を外部へ除去することが可能で
ある。 本発明の高抵抗接続体は静電気のような高電圧
に対しては導体、駆動電圧のような低電圧に対しては高
抵抗としての性質を示すため、液晶表示装置組み立て後
も除去する必要はなく、液晶表示装置を静電気から保護
する恒久的な手段となる。
素電極と、走査配線が高抵抗接続体により接続されてい
るので、製造工程中の配向処理等や液晶表示装置の組み
立て後の面取り工程などに発生する静電気は高抵抗接続
体を通して走査配線へと逃げるため、走査配線と絵素電
極は等電位となり、スイッチング素子の絶縁体部分の静
電破壊を防ぐことが可能である。さらに、各走査配線及
び各信号配線の一部又は全てを高抵抗接続体によって接
続することで、接続された各信号配線も等電位となるた
め、より効果的な静電破壊の防止が可能である。また走
査配線及び信号配線の一部又は全てと対向電極を高抵抗
接続体により接続することで対向電極と絵素電極は等電
位となり、対向電極及び絵素電極に発生した静電気の放
電による絵素部分の損傷を防ぐことが可能である。さら
に、高抵抗接続体の一部あるいは全てを接地すること
で、より効果的に静電気を外部へ除去することが可能で
ある。 本発明の高抵抗接続体は静電気のような高電圧
に対しては導体、駆動電圧のような低電圧に対しては高
抵抗としての性質を示すため、液晶表示装置組み立て後
も除去する必要はなく、液晶表示装置を静電気から保護
する恒久的な手段となる。
【００１２】
【実施例】図１に、本発明によるＴＦＴマトリックス基
板の第１の実施例を示す。ＴＦＴマトリックス基板は、
映像信号を印加する信号電極端子１に接続され、映像信
号を伝達する信号配線３と，走査信号を印加する走査電
極端子２に接続され、走査信号を伝達する走査配線４が
マトリックス状に配置されている。走査配線は例えばＴ
ａよりなり、膜厚３０００Å、信号配線は例えばＴｉよ
りなり、膜厚４０００Åである。各走査配線と各信号配
線の交差点は走査配線の上に形成されるゲート絶縁膜を
挟んで互いに絶縁されている。各信号配線３及び走査配
線４の交点近傍にはゲート電極５、ソース電極６、ドレ
イン電極７から構成されるＴＦＴ及びＩＴＯよりなる絵
素電極８が形成される。ＴＦＴのゲート電極５は走査配
線４に、ソース電極６は信号配線３に、ドレイン電極７
は絵素電極８に接続されている。ゲート絶縁膜はＴａよ
りなる走査配線の陽極酸化膜Ｔａ2Ｏ5とＳｉ3Ｎ4の２層
構造で形成されている。ＴＦＴの断面構造は図１２と同
様である。
板の第１の実施例を示す。ＴＦＴマトリックス基板は、
映像信号を印加する信号電極端子１に接続され、映像信
号を伝達する信号配線３と，走査信号を印加する走査電
極端子２に接続され、走査信号を伝達する走査配線４が
マトリックス状に配置されている。走査配線は例えばＴ
ａよりなり、膜厚３０００Å、信号配線は例えばＴｉよ
りなり、膜厚４０００Åである。各走査配線と各信号配
線の交差点は走査配線の上に形成されるゲート絶縁膜を
挟んで互いに絶縁されている。各信号配線３及び走査配
線４の交点近傍にはゲート電極５、ソース電極６、ドレ
イン電極７から構成されるＴＦＴ及びＩＴＯよりなる絵
素電極８が形成される。ＴＦＴのゲート電極５は走査配
線４に、ソース電極６は信号配線３に、ドレイン電極７
は絵素電極８に接続されている。ゲート絶縁膜はＴａよ
りなる走査配線の陽極酸化膜Ｔａ2Ｏ5とＳｉ3Ｎ4の２層
構造で形成されている。ＴＦＴの断面構造は図１２と同
様である。
【００１３】高抵抗接続体９はリンドープａ−Ｓｉ等で
形成され、絵素電極８及び当該絵素電極８を制御する走
査配線４の間を接続する。なお、図１において、高抵抗
接続体９は、絵素電極８一方の側で絵素電極８が接続さ
れたＴＦＴ側の走査配線４と接続されているが、反対側
で隣接する走査配線４ａと絵素電極８を接続してもよ
い。（図示しない。）この実施例では例えば、高抵抗接
続体９はＴＦＴを構成するリンドープａ−Ｓｉ半導体膜
１１５によって形成される。高抵抗接続体９は上記ＴＦ
Ｔの製造工程において、エッチストッパ１１４をフォト
リソグラフィによりパターニングする際、図１のＡ−Ｂ
線断面図を図２に示すように、走査配線１１１と絵素電
極１１８が重なり合う領域にゲート絶縁膜１１２を窓開
けする。その後、ＴＦＴのリンドープＳｉ半導体１１５
をこの窓開け部分にもプラスマＣＶＤ法により堆積す
る。リンドープＳｉ半導体ＴＦＴ部分のパターニングと
同時に、窓開け部分もパターニングされる。このリンド
ープＳｉ半導体１１５ａに一部重なり合うように絵素電
極１１８が形成される。上記実施例は走査配線と絵素子
電極を高抵抗接続体９によって接続する例を示したが、
図３に示すように信号配線と接続してもよい。図３のＣ
−Ｄ線断面図を図４に示す。
形成され、絵素電極８及び当該絵素電極８を制御する走
査配線４の間を接続する。なお、図１において、高抵抗
接続体９は、絵素電極８一方の側で絵素電極８が接続さ
れたＴＦＴ側の走査配線４と接続されているが、反対側
で隣接する走査配線４ａと絵素電極８を接続してもよ
い。（図示しない。）この実施例では例えば、高抵抗接
続体９はＴＦＴを構成するリンドープａ−Ｓｉ半導体膜
１１５によって形成される。高抵抗接続体９は上記ＴＦ
Ｔの製造工程において、エッチストッパ１１４をフォト
リソグラフィによりパターニングする際、図１のＡ−Ｂ
線断面図を図２に示すように、走査配線１１１と絵素電
極１１８が重なり合う領域にゲート絶縁膜１１２を窓開
けする。その後、ＴＦＴのリンドープＳｉ半導体１１５
をこの窓開け部分にもプラスマＣＶＤ法により堆積す
る。リンドープＳｉ半導体ＴＦＴ部分のパターニングと
同時に、窓開け部分もパターニングされる。このリンド
ープＳｉ半導体１１５ａに一部重なり合うように絵素電
極１１８が形成される。上記実施例は走査配線と絵素子
電極を高抵抗接続体９によって接続する例を示したが、
図３に示すように信号配線と接続してもよい。図３のＣ
−Ｄ線断面図を図４に示す。
【００１４】このＴＦＴマトリックス基板は、配向膜形
成後、ラビング処理等の工程を経て完成される。一方、
ＩＴＯよりなる対向電極及びカラーフィルターが形成さ
れた対向基板が作製される。このＴＦＴマトリクス基板
と対向基板を張り合わせ、両基板間に液晶を注入して液
晶表示装置が作製される。
成後、ラビング処理等の工程を経て完成される。一方、
ＩＴＯよりなる対向電極及びカラーフィルターが形成さ
れた対向基板が作製される。このＴＦＴマトリクス基板
と対向基板を張り合わせ、両基板間に液晶を注入して液
晶表示装置が作製される。
【００１５】前述の製造工程中、特にラビング処理にお
いて絵素電極８に静電気が発生するが、発生した静電気
は高抵抗接続体９を通して、信号配線３又は走査配線４
へと流出するので、ＴＦＴのゲート電極５とドレイン電
極７は等電位となり、放電によるゲート絶縁膜の破壊を
防ぐことができる。高抵抗接続体９は液晶表示装置の駆
動電圧のような低電圧に対しては、高抵抗としての性質
を示すため液晶表示装置の表示動作に悪影響を与えるこ
とがない。従って液晶表示装置の組み立て後も高抵抗接
続体を除去する必要がなく、液晶表示装置を使用中に発
生する静電気、或いは外部から印加される静電気から保
護する恒久的な手段となる。
いて絵素電極８に静電気が発生するが、発生した静電気
は高抵抗接続体９を通して、信号配線３又は走査配線４
へと流出するので、ＴＦＴのゲート電極５とドレイン電
極７は等電位となり、放電によるゲート絶縁膜の破壊を
防ぐことができる。高抵抗接続体９は液晶表示装置の駆
動電圧のような低電圧に対しては、高抵抗としての性質
を示すため液晶表示装置の表示動作に悪影響を与えるこ
とがない。従って液晶表示装置の組み立て後も高抵抗接
続体を除去する必要がなく、液晶表示装置を使用中に発
生する静電気、或いは外部から印加される静電気から保
護する恒久的な手段となる。
【００１６】本発明の実施例において、高抵抗接続体９
の抵抗値は数ＫΩ〜数１００ＭΩ、好ましくは数１０Ｍ
Ω〜数１００Ωであり、この実施例では数１０ＭΩであ
る。上記静電気は数Ｋボルト程度、駆動電圧は数１０ボ
ルト程度である。
の抵抗値は数ＫΩ〜数１００ＭΩ、好ましくは数１０Ｍ
Ω〜数１００Ωであり、この実施例では数１０ＭΩであ
る。上記静電気は数Ｋボルト程度、駆動電圧は数１０ボ
ルト程度である。
【００１７】また図５に示す第２の実施例は、絵素電極
８と走査配線４ａを挟んで隣接する絵素電極８ａを走査
配線４ａも同時に高抵抗接続体１１によって接続する構
成である。この場合は接続されている全絵素電極と全走
査配線が等電位となる。
８と走査配線４ａを挟んで隣接する絵素電極８ａを走査
配線４ａも同時に高抵抗接続体１１によって接続する構
成である。この場合は接続されている全絵素電極と全走
査配線が等電位となる。
【００１８】更に図６に示す第３の実施例は走査配線
４、絵素電極８，８ａ上を連続して形成した高抵抗接続
体１２を用いて接続している。この場合も同様に走査配
線、絵素電極８，８ａが等電位となる。
４、絵素電極８，８ａ上を連続して形成した高抵抗接続
体１２を用いて接続している。この場合も同様に走査配
線、絵素電極８，８ａが等電位となる。
【００１９】図５、図６の実施例において、絵素電極は
信号配線に接続してもよい。
信号配線に接続してもよい。
【００２０】次に、図７に第４の実施例を示す。本実施
例は、図１の構成を備えるとともに、多数の絵素電極を
有する表示領域と、信号電極端子１及び走査電極端子２
の間の領域に、各走査配線及び各信号配線を接続するよ
うに高抵抗接続体１０を連続して形成することにより、
基板上全ての絵素電極、走査配線、信号配線が高抵抗接
続体１０を介して接続されているので、等電位となり、
ドレイン・ソース間、ゲート・ソース間の放電による絶
縁破壊を防ぐことができる。
例は、図１の構成を備えるとともに、多数の絵素電極を
有する表示領域と、信号電極端子１及び走査電極端子２
の間の領域に、各走査配線及び各信号配線を接続するよ
うに高抵抗接続体１０を連続して形成することにより、
基板上全ての絵素電極、走査配線、信号配線が高抵抗接
続体１０を介して接続されているので、等電位となり、
ドレイン・ソース間、ゲート・ソース間の放電による絶
縁破壊を防ぐことができる。
【００２１】また、図８に第５の実施例を示すように、
電極８，８ａ、走査配線４上を連続して形成した高抵抗
接続体１２を用いて接続した場合も同様である。
電極８，８ａ、走査配線４上を連続して形成した高抵抗
接続体１２を用いて接続した場合も同様である。
【００２２】次に、図９に第６の実施例を示す。本実施
例では上記第５の実施例の構成を備えるとともに、更に
高抵抗接続体１０の一部を接地手段１３を用いて接地す
ることで、ＴＦＴマトリックス基板に発生する静電気を
外部へ逃がし、電位を０とすることでより保護効果を大
きくしている。
例では上記第５の実施例の構成を備えるとともに、更に
高抵抗接続体１０の一部を接地手段１３を用いて接地す
ることで、ＴＦＴマトリックス基板に発生する静電気を
外部へ逃がし、電位を０とすることでより保護効果を大
きくしている。
【００２３】更に、図１０に示す第７の実施例では、対
向基板１４と高抵抗接続体１０をカーボン（Ｃ）、アル
ミニウム（Ａｌ）等の良導体で形成された接続手段１５
によって接続することで、対向基板１４上に発生した静
電気を外部へ逃がすことにより、対向基板１４と絵素電
極間の放電による絵素部分の損傷を防ぐことができる。
なお、接地手段を用いずに、接続手段１５を単独で用い
た場合でも絵素電極と対向基板は等電位となるため、同
様の効果が得られる。また接地手段１３、接続手段１５
は同じ効果を得られるならば、必ずしも図１０中の位置
及び形状にとらわれる必要はない。
向基板１４と高抵抗接続体１０をカーボン（Ｃ）、アル
ミニウム（Ａｌ）等の良導体で形成された接続手段１５
によって接続することで、対向基板１４上に発生した静
電気を外部へ逃がすことにより、対向基板１４と絵素電
極間の放電による絵素部分の損傷を防ぐことができる。
なお、接地手段を用いずに、接続手段１５を単独で用い
た場合でも絵素電極と対向基板は等電位となるため、同
様の効果が得られる。また接地手段１３、接続手段１５
は同じ効果を得られるならば、必ずしも図１０中の位置
及び形状にとらわれる必要はない。
【００２４】上記実施例は逆スタガ型薄膜トランジスタ
構造を示したが、その他の構造のトランジスタ、トラン
ジスタ以外の３端子素子、ＭＩＭのような２端子素子等
を用いた場合にも本発明は適用可能である。
構造を示したが、その他の構造のトランジスタ、トラン
ジスタ以外の３端子素子、ＭＩＭのような２端子素子等
を用いた場合にも本発明は適用可能である。
【００２５】
【発明の効果】以上のように、本発明によれば、液晶表
示装置の製造工程中及び液晶表示装置組み立て後におけ
る静電破壊による欠陥もなく、液晶パネルの完成時に高
抵抗接続体９を除去する工程を必要としないので、低コ
ストのアクティブマトリクス型液晶表示装置を提供でき
る。
示装置の製造工程中及び液晶表示装置組み立て後におけ
る静電破壊による欠陥もなく、液晶パネルの完成時に高
抵抗接続体９を除去する工程を必要としないので、低コ
ストのアクティブマトリクス型液晶表示装置を提供でき
る。
【図１】本発明の第１の実施例によるアクティブマトリ
クス型液晶表示装置のＴＦＴマトリクス基板を示す平面
図である。
クス型液晶表示装置のＴＦＴマトリクス基板を示す平面
図である。
【図２】図１のＡ−Ｂ線断面図である。
【図３】図１とは異なる実施例のＴＦＴマトリクス基板
の平面図である。
の平面図である。
【図４】図３のＣ−Ｄ線断面図である。
【図５】本発明の第２の実施例によるアクティブマトリ
クス型液晶表示装置のＴＦＴマトリクス基板を示す平面
図である。
クス型液晶表示装置のＴＦＴマトリクス基板を示す平面
図である。
【図６】本発明の第３の実施例によるアクティブマトリ
クス型液晶表示装置のＴＦＴマトリクス基板を示す平面
図である。
クス型液晶表示装置のＴＦＴマトリクス基板を示す平面
図である。
【図７】本発明の第４の実施例によるアクティブマトリ
クス型液晶表示装置のＴＦＴマトリクス基板を示す平面
図である。
クス型液晶表示装置のＴＦＴマトリクス基板を示す平面
図である。
【図８】本発明の第５の実施例によるアクティブマトリ
クス型液晶表示装置のＴＦＴマトリクス基板を示す平面
図である。
クス型液晶表示装置のＴＦＴマトリクス基板を示す平面
図である。
【図９】本発明の第６の実施例によるアクティブマトリ
クス型液晶表示装置のＴＦＴマトリクス基板を示す斜視
図である。
クス型液晶表示装置のＴＦＴマトリクス基板を示す斜視
図である。
【図１０】本発明の第７の実施例によるアクティブマト
リクス型液晶表示装置のＴＦＴマトリクス基板を示す斜
視図である。
リクス型液晶表示装置のＴＦＴマトリクス基板を示す斜
視図である。
【図１１】公知のアクティブマトリクス型液晶表示装置
のＴＦＴマトリクス基板を示す平面図である。
のＴＦＴマトリクス基板を示す平面図である。
【図１２】公知のＴＦＴの断面構造図である。
１ 信号電極端子 ２ 走査電極端子 ３ ソース配線 ４ ゲート配線 ５ ゲート電極 ６ ソース電極 ７ ドレイン電極 ８ 絵素電極 ９、１０、１１、１２、１６ 高抵抗接続体 １３ 接地手段 １４ 対向基板 １５ 接続手段
Claims (5)
- 【請求項１】 絶縁基板上に形成された、複数本の走査
配線又は信号配線と、該走査配線又は信号配線と絶縁体
若しくは液晶を挟んで交差する複数本の信号配線又は走
査配線と、前記走査配線と信号配線の交点にそれぞれ形
成したスイッチング素子と、該スイッチング素子に接続
された絵素電極と有するアクティブマトリックス液晶表
示装置において、前記各絵素電極と、各走査配線及び／
又は各信号配線を高抵抗接続体により相互に接続したこ
とを特徴とする液晶表示装置。 - 【請求項２】 前記各走査配線及び／又は各信号配線の
一部又は全てを前記高抵抗接続体により相互に接続した
特許請求の範囲第１項記載の液晶表示装置。 - 【請求項３】 前記高抵抗接続体の一部又は全てを接地
した特許請求の範囲第１項又は第２項記載の液晶表示装
置。 - 【請求項４】 前記高抵抗接続体の一部又は全てを対向
電極と接続した特許請求の範囲第１項から第３項のいず
れかに記載の液晶表示装置。 - 【請求項５】 前記高抵抗接続体は、スイッチング素子
を構成する半導体膜よりなる特許請求の範囲第１項記載
の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10457593A JPH06313877A (ja) | 1993-04-30 | 1993-04-30 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10457593A JPH06313877A (ja) | 1993-04-30 | 1993-04-30 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06313877A true JPH06313877A (ja) | 1994-11-08 |
Family
ID=14384243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10457593A Pending JPH06313877A (ja) | 1993-04-30 | 1993-04-30 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06313877A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336896B1 (ko) * | 1998-12-30 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자 |
| JP2011237671A (ja) * | 2010-05-12 | 2011-11-24 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2020531874A (ja) * | 2017-08-29 | 2020-11-05 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | アレイ基板の製造方法、アレイ基板の中間製品、及びアレイ基板 |
-
1993
- 1993-04-30 JP JP10457593A patent/JPH06313877A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100336896B1 (ko) * | 1998-12-30 | 2003-06-12 | 주식회사 현대 디스플레이 테크놀로지 | 액정표시소자 |
| JP2011237671A (ja) * | 2010-05-12 | 2011-11-24 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2020531874A (ja) * | 2017-08-29 | 2020-11-05 | 京東方科技集團股▲ふん▼有限公司Ｂｏｅ Ｔｅｃｈｎｏｌｏｇｙ Ｇｒｏｕｐ Ｃｏ．，Ｌｔｄ． | アレイ基板の製造方法、アレイ基板の中間製品、及びアレイ基板 |
| US11521992B2 (en) | 2017-08-29 | 2022-12-06 | Chongqing Boe Optoelectronics Technology Co., Ltd. | Method for manufacturing array substrate, intermediate array substrate product, and array substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1332246C (zh) | 显示板 | |
| US20080213950A1 (en) | Array substrate for a liquid crystal display and method for fabricating thereof | |
| JP3357699B2 (ja) | 液晶表示装置 | |
| JP2010108000A (ja) | 液晶表示装置及びその製造方法 | |
| JPH0814669B2 (ja) | マトリクス型表示装置 | |
| US6636279B2 (en) | Display device and method of manufacturing the same | |
| US20010045996A1 (en) | Active matrix substrate and producing method of the same | |
| US6724453B2 (en) | Method of fabricating array substrate for use in an in-plane switching mode liquid crystal display device | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JP3066569B2 (ja) | 液晶表示装置 | |
| US5471329A (en) | Active matrix type liquid crystal display panel and a method for producing the same, having a construction capable of preventing breakdown of the switching elements or deterioration due to static electricity | |
| KR100342860B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP3491080B2 (ja) | 液晶表示装置のマトリクス型アレイ基板およびその製法 | |
| JPH11242241A (ja) | 液晶表示装置とその製造方法及び液晶表示装置に用いられるｔｆｔアレイ基板とその製造方法 | |
| KR20010056591A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치 | |
| KR100309210B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JP3231410B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH06258665A (ja) | 液晶パネルの製造方法 | |
| JPH07333652A (ja) | 液晶表示装置 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 | |
| KR100333272B1 (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정 표시장치 | |
| KR100679515B1 (ko) | 박막 트랜지스터 어레이 기판 | |
| JPH10282518A (ja) | 液晶表示装置 | |
| JPH05257161A (ja) | アクティブマトリクス基板 | |
| JP3508964B2 (ja) | 液晶表示装置とその製造方法 |