JPH0631429Y2 - Output abnormality detection circuit - Google Patents
Output abnormality detection circuitInfo
- Publication number
- JPH0631429Y2 JPH0631429Y2 JP12517988U JP12517988U JPH0631429Y2 JP H0631429 Y2 JPH0631429 Y2 JP H0631429Y2 JP 12517988 U JP12517988 U JP 12517988U JP 12517988 U JP12517988 U JP 12517988U JP H0631429 Y2 JPH0631429 Y2 JP H0631429Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- abnormality detection
- abnormal voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、複数の出力を有する電源回路の各出力に異常
電圧が発生したとき、これを検出して該電源回路を停止
させる、出力異常検出回路に関するものである。DETAILED DESCRIPTION OF THE INVENTION [Industrial application] The present invention detects an abnormal voltage at each output of a power supply circuit having a plurality of outputs and stops the power supply circuit by detecting the abnormal voltage. The present invention relates to a detection circuit.
従来、例えばスイッチングレギュレータ等の複数個の出
力を有する電源回路においては、その出力のいずれかに
例えば短絡等の理由により異常電圧が発生した場合に、
これを検出して該電源回路を停止させるために、第4図
に示すような出力異常検出回路1が備えられている。Conventionally, in a power supply circuit having a plurality of outputs such as a switching regulator, if an abnormal voltage occurs in any of the outputs due to, for example, a short circuit,
In order to detect this and stop the power supply circuit, an output abnormality detection circuit 1 as shown in FIG. 4 is provided.
即ち、出力異常検出回路1は、複数個、図示の場合3個
の出力2a,2b及び2cを有する電源回路2に対し
て、その各出力2a,2b及び2cにそれぞれ接続され
た異常電圧検出回路3,4及び5と、この異常電圧検出
回路3,4及び5の出力がそれぞれ逆流防止用のダイオ
ードを介して、まとめて一つの共通の保護回路6に入力
され、該保護回路6の出力が上記電源回路2の図示しな
い電圧制御部等に入力されるようになっている。That is, the output abnormality detection circuit 1 is a power supply circuit 2 having a plurality of, in the illustrated case, three outputs 2a, 2b and 2c, and an abnormal voltage detection circuit connected to each of the outputs 2a, 2b and 2c. 3, 4 and 5 and the outputs of the abnormal voltage detection circuits 3, 4 and 5 are collectively input to one common protection circuit 6 via the backflow prevention diodes, and the output of the protection circuit 6 is The voltage is supplied to a voltage control unit (not shown) of the power supply circuit 2.
このように構成された出力異常検出回路1によれば、通
常は電源回路2の各出力2a,2b及び2cからは正常
な電圧が出力されており、従って各異常電圧検出回路
3,4及び5は作動せず、その出力からは異常検出信号
が出力されないので、保護回路6は電源回路2に対して
停止信号を出力しない。According to the output abnormality detection circuit 1 configured as described above, normally, the normal voltage is output from the respective outputs 2a, 2b and 2c of the power supply circuit 2, and therefore the respective abnormal voltage detection circuits 3, 4 and 5 are provided. Does not operate, and no abnormality detection signal is output from its output, so the protection circuit 6 does not output a stop signal to the power supply circuit 2.
ここで、例えば電源回路2の出力2aに短絡等によって
異常電圧が発生すると、異常電圧検出回路3がこの異常
電圧を検出して、異常検出信号を出力し、この異常検出
信号がダイオードを介して保護回路6に入力される。こ
れにより、保護回路6は停止信号を出力し、電源回路2
は、保護回路6から停止信号が入力されることにより、
そのすべての出力を遮断する。Here, for example, when an abnormal voltage occurs in the output 2a of the power supply circuit 2 due to a short circuit or the like, the abnormal voltage detection circuit 3 detects this abnormal voltage and outputs an abnormality detection signal, and this abnormality detection signal is transmitted via a diode. It is input to the protection circuit 6. As a result, the protection circuit 6 outputs a stop signal and the power supply circuit 2
When the stop signal is input from the protection circuit 6,
Cut off all its output.
しかしながら、このような構成の出力異常検出回路1に
おいては、電源回路2のいずれかの出力2a,2bまた
は2cに異常電圧が発生することにより、対応する異常
電圧検出回路3,4または5が異常検出信号を出力し
て、保護回路6が電源回路2を停止せしめるようになっ
ているので、電源回路2が停止した場合、何れの出力2
a,2b,2cに異常電圧が発生したのか判断できず、
異常電圧に対する対応がすぐにはできず、電源回路2の
再動作まで時間がかかってしまう。However, in the output abnormality detection circuit 1 having such a configuration, an abnormal voltage is generated in any one of the outputs 2a, 2b, or 2c of the power supply circuit 2, so that the corresponding abnormal voltage detection circuit 3, 4 or 5 becomes abnormal. Since the protection circuit 6 stops the power supply circuit 2 by outputting a detection signal, when the power supply circuit 2 stops, any output 2
It is not possible to determine whether an abnormal voltage has occurred in a, 2b, 2c,
The abnormal voltage cannot be dealt with immediately, and it takes time to restart the power supply circuit 2.
このため、各異常電圧検出回路3,4,5の出力信号に
基づいて、それぞれ個別的に発光素子等による表示回路
を設けたとしても、保護回路6の作動により電源回路2
が停止せしめられると、各異常電圧検出回路3,4また
は5が電源回路2の各出力2a,2b,2cの異常電圧
を検出することから、すべての表示回路が発光表示等を
行なうことになり、同様にいずれの出力2a,2b,2
cに異常電圧が発生したのか判断できないという問題が
あった。Therefore, even if a display circuit including a light emitting element or the like is individually provided based on the output signals of the abnormal voltage detection circuits 3, 4, and 5, the power supply circuit 2 is activated by the operation of the protection circuit 6.
Is stopped, each abnormal voltage detection circuit 3, 4 or 5 detects an abnormal voltage at each output 2a, 2b, 2c of the power supply circuit 2, so that all display circuits perform light emission display and the like. , Any of the outputs 2a, 2b, 2
There is a problem that it cannot be determined whether an abnormal voltage has occurred in c.
本考案は、以上の点に鑑み、複数個の出力を有する電源
回路に対して、いずれかの出力に異常電圧が発生した場
合、電源回路を停止せしめると共に、いずれの出力に異
常電圧が発生したのかを表示するようにした、出力異常
検出回路を提供することを目的としている。In view of the above points, the present invention stops the power supply circuit and causes an abnormal voltage to occur in any of the outputs when the abnormal voltage occurs in any of the outputs of the power supply circuit having a plurality of outputs. It is an object of the present invention to provide an output abnormality detection circuit that displays whether or not.
上記目的は、本考案によれば、複数個の出力を有する電
源回路の各出力にそれぞれ接続された複数個の異常電圧
検出回路と、この異常電圧検出回路のいずれかから異常
検出信号が入力されたとき上記電源回路に停止信号を出
力する共通の一つの保護回路とを含む出力異常検出回路
において、各異常電圧検出回路に対応する発光素子を備
えた表示回路が設けられており、この異常電圧検出回路
からの異常検出信号のうち、最も早く出力された異常検
出信号に基づいて、この信号に対応する電源回路の出力
のみの点灯表示を行う構成とすることにより達成され
る。また、上記目的は、好ましくは各異常電圧検出回路
の出力が、それぞれフリップフロップのクロック入力に
接続され、このフリップフロップの出力が、それぞれ電
源回路の各出力に対応して備えられたナンドゲートの他
の一つの入力に与えられ、このナンドゲートの他の入力
には、他のナンドゲートの出力が与えられており、さら
に各ナンドゲートの出力に従ってスイッチング素子によ
り発光素子への給電がオンオフされるように構成されて
おり、最も早く出力された異常検出信号により当該フリ
ップフロップが立ち上がってHレベルの信号を出力し、
これによりナンドゲートの出力がLレベルに反転して、
当該発光素子が点灯せしめられると共に、上記ナンドゲ
ートのLレベルの出力が他のナンドゲートの他の入力に
与えられることにより、該他のナンドゲートの出力がH
レベルに保持されるように構成することにより達成され
る。また、上記目的は、表示回路が、定電圧源に接続し
た発光素子と、発光素子に接続したサイリスタと、サイ
リスタのアノード側で分岐した逆流防止用のダイオード
を有し、各異常電圧検出回路の出力がそれぞれサイリス
タのゲートに接続され、各サイリスタのアノード側がそ
れぞれ逆流防止用のダイオードを介して他のサイリスタ
のゲート側に接続され、各サイリスタのスイッチング作
用により関連する発光素子への給電がオンオフされるよ
うに構成されており、最も早く出力された異常検出信号
により当該サイリスタがオンにされ、これにより当該発
光素子が点灯せしめられると共に、上記サイリスタのア
ノード側がLレベルになって、これが他のサイリスタの
ゲートに与えられることにより、該他のサイリスタのゲ
ートがLレベルに保持されるようにしたことによって達
成される。According to the present invention, the above object is to provide a plurality of abnormal voltage detection circuits each connected to each output of a power supply circuit having a plurality of outputs, and to input an abnormal detection signal from any one of the abnormal voltage detection circuits. In the output abnormality detection circuit including a common protection circuit that outputs a stop signal to the power supply circuit, a display circuit including a light emitting element corresponding to each abnormal voltage detection circuit is provided. This is achieved by adopting a configuration in which only the output of the power supply circuit corresponding to this signal is lit and displayed based on the abnormality detection signal that is output first among the abnormality detection signals from the detection circuit. In addition, preferably, the output of each abnormal voltage detection circuit is connected to a clock input of a flip-flop, and the output of the flip-flop is provided in addition to a NAND gate provided corresponding to each output of the power supply circuit. Of the NAND gate, the output of the other NAND gate is supplied to the other input of the NAND gate, and the switching element turns on / off the power supply to the light emitting element according to the output of each NAND gate. Therefore, the flip-flop is raised by the abnormality detection signal output earliest and outputs an H level signal,
This inverts the output of the NAND gate to L level,
The light emitting element is turned on and the output of the NAND gate at the L level is given to the other input of the other NAND gate, so that the output of the other NAND gate becomes H.
This is achieved by configuring the level to be retained. Further, the above-mentioned object is that the display circuit has a light-emitting element connected to a constant voltage source, a thyristor connected to the light-emitting element, and a diode for backflow prevention branched on the anode side of the thyristor. Each output is connected to the gate of the thyristor, the anode side of each thyristor is connected to the gate side of another thyristor via the diode for backflow prevention, and the switching action of each thyristor turns on / off the power supply to the associated light emitting element. The thyristor is turned on by the abnormality detection signal output earliest, the light emitting element is turned on by the abnormality detection signal, and the anode side of the thyristor becomes L level. The gate of the other thyristor is held at the L level by being applied to the gate of It is achieved by the the As.
この考案によれば、電源回路のいずれかの出力に異常電
圧が発生した場合、この出力に対応する異常電圧検出回
路がこれを検出して異常検出信号を出力し、これにより
保護回路が作動して停止信号を電源回路に出力すると共
に、この異常検出信号が表示回路に入力され、これによ
り最も早く入力された異常検出信号に関連する発光素子
のみが発光してその発光表示が行なわれ、その後に他の
異常電圧検出回路から異常検出信号が入力されても他の
発光素子は発光しないので、異常電圧が発生した電源回
路の出力に関する発光表示のみが行なわれることにな
り、いずれの出力に異常電圧が発生したかが容易に確認
され、これに対する対応が迅速に行なわれて短時間で電
源回路の再始動が可能になる。According to this invention, when an abnormal voltage occurs in any output of the power supply circuit, the abnormal voltage detection circuit corresponding to this output detects it and outputs an abnormality detection signal, which activates the protection circuit. And outputs the stop signal to the power supply circuit, and this abnormality detection signal is input to the display circuit, whereby only the light-emitting element related to the abnormality detection signal input earliest emits light to perform the emission display. Even if an abnormality detection signal is input to the other abnormal voltage detection circuit, the other light emitting elements do not emit light.Therefore, only the light emission display related to the output of the power supply circuit where the abnormal voltage occurs is displayed. Whether or not a voltage is generated can be easily confirmed, and a quick response can be taken to restart the power supply circuit in a short time.
以下、図面に示した実施例に基づいて本考案を詳細に説
明する。Hereinafter, the present invention will be described in detail with reference to the embodiments shown in the drawings.
第1図は本考案による出力異常検出回路の一実施例を示
しており、出力異常検出回路10は、複数個、図示の場
合3個の出力11a,11b及び11cを有する電源回
路11に対して、その各出力11a,11b及び11c
にそれぞれ接続された異常電圧検出回路12,13及び
14と、該異常電圧検出回路12,13及び14の出力
がそれぞれ逆流防止用のダイオードを介して、まとめて
一つの共通の保護回路15に入力され、この保護回路1
5の出力が上記電源回路11の図示しない電圧制御部等
に入力されるようになっている。FIG. 1 shows an embodiment of an output abnormality detecting circuit according to the present invention. The output abnormality detecting circuit 10 is provided for a power supply circuit 11 having a plurality of outputs, in the illustrated case, three outputs 11a, 11b and 11c. , Their respective outputs 11a, 11b and 11c
And the abnormal voltage detection circuits 12, 13 and 14 connected to the respective terminals, and the outputs of the abnormal voltage detection circuits 12, 13 and 14 are collectively input to one common protection circuit 15 via backflow prevention diodes. This protection circuit 1
The output of 5 is input to a voltage control unit or the like (not shown) of the power supply circuit 11.
以上の構成は第4図に示した従来の出力異常検出回路1
と同様の構成であるが、本考案による出力異常検出回路
10においては、さらに各異常電圧検出回路12,13
及び14の出力にそれぞれ接続された入力16a,16
b及び16cを有する表示回路16が備えられている。The above configuration has the conventional output abnormality detection circuit 1 shown in FIG.
However, in the output abnormality detecting circuit 10 according to the present invention, the abnormal voltage detecting circuits 12 and 13 are further provided.
16a, 16 connected to the outputs of 14 and 14, respectively
A display circuit 16 having b and 16c is provided.
この表示回路16は、各異常電圧検出回路12,13,
14に対応して、即ち電源回路11の各出力11a,1
1b,11cに対応して、それぞれ発光素子17a,1
7b及び17cを有しており、各発光素子17a,17
b及び17cは、上記異常電圧検出回路12,13,1
4からの異常検出信号のうち、最も早く出力された異常
検出信号に基づいて、関連する発光素子17a,17b
または17cのみが発光せしめられ、その後に他の異常
電圧検出回路12,13,14から異常検出信号が出力
されても、他の発光素子17a,17b又は17cは発
光しないように構成されている。The display circuit 16 includes the abnormal voltage detection circuits 12, 13,
14 corresponding to each output 11a, 1 of the power supply circuit 11.
1b and 11c corresponding to the light emitting elements 17a and 1a, respectively.
7b and 17c, and each light emitting element 17a, 17c
b and 17c are the abnormal voltage detection circuits 12, 13, 1
Based on the abnormality detection signal output first out of the abnormality detection signals from No. 4, the related light emitting elements 17a, 17b
Alternatively, even if only 17c is caused to emit light and then the abnormal voltage detection circuit 12, 13, 14 outputs an abnormal detection signal, the other light emitting element 17a, 17b or 17c does not emit light.
本考案による出力異常検出回路10は以上のように構成
されており、通常は電源回路11の各出力11a,11
b及び11cからは正常な電圧が出力されており、従っ
て各異常電圧検出回路12,13及び14は作動せず、
その出力からは異常検出信号が出力されないので、保護
回路15は電源回路11に対して停止信号を出力せず、
電源回路11はそのまま動作し続けると共に、表示回路
16の各入力16a,16b,16cにも信号が入力さ
れないことから、該表示回路16は動作せず、従ってい
ずれの発光素子17a,17b,17cも発光しない。The output abnormality detection circuit 10 according to the present invention is configured as described above, and normally the outputs 11a, 11 of the power supply circuit 11 are provided.
Normal voltages are output from b and 11c, so that the abnormal voltage detection circuits 12, 13 and 14 do not operate,
Since the abnormality detection signal is not output from the output, the protection circuit 15 does not output the stop signal to the power supply circuit 11,
The power supply circuit 11 continues to operate as it is, and since no signal is input to the inputs 16a, 16b, 16c of the display circuit 16, the display circuit 16 does not operate, and therefore any of the light emitting elements 17a, 17b, 17c does not operate. Does not emit light.
ここで、電源回路11のいずれかの出力11a,11
b,11cに異常電圧が発生した場合、該出力11a,
11bまたは11cに対応する異常電圧検出回路12,
13または14がこれを検出して異常検出信号を出力
し、これにより保護回路15が作動して停止信号を電源
回路11に出力して電源回路11を停止せしめると共
に、この異常検出信号が表示回路16の入力16a,1
6bまたは16cに入力され、これにより最も早く入力
された異常検出信号に関連する発光素子17a,17b
または17cの内の一つのみが発光してその発光表示が
行なわれ、その後に他の異常電圧検出回路12,13,
14から異常検出信号が表示回路16に入力されても他
の発光素子17a,17b,17cは発光しないので、
異常電圧が発生した電源回路11の出力11a,11
b,11cのいずれか一つに関する発光表示のみが行な
われることになり、いずれの出力11a,11b11c
に異常電圧が発生したかが容易に確認され得る。Here, either output 11a, 11 of the power supply circuit 11
When an abnormal voltage occurs in b and 11c, the output 11a,
Abnormal voltage detection circuit 12 corresponding to 11b or 11c,
13 or 14 detects this and outputs an abnormality detection signal, whereby the protection circuit 15 operates and outputs a stop signal to the power supply circuit 11 to stop the power supply circuit 11, and at the same time, this abnormality detection signal is displayed. 16 inputs 16a, 1
The light emitting elements 17a, 17b which are input to 6b or 16c and are associated with the earliest input abnormality detection signal.
Alternatively, only one of 17c emits light to display the light emission, and thereafter, the other abnormal voltage detection circuits 12, 13,
Even if an abnormality detection signal is input to the display circuit 16 from 14, the other light emitting elements 17a, 17b and 17c do not emit light,
Outputs 11a and 11 of the power supply circuit 11 in which the abnormal voltage is generated
Only the light emission display for any one of b and 11c is performed, and any output 11a, 11b11c
It can be easily confirmed whether or not an abnormal voltage has occurred at.
第2図は、第1図に示す表示回路16の具体的な構成を
示しており、表示回路16は、入力16a,16b及び
16cがそれぞれCL入力に接続され且つD入力に定電
圧源が接続されると共に、S入力がアースされ、R入力
が一つのリセット端子に接続されている3つのD形フリ
ップフロップ21,22及び23と、それぞれ該D形フ
リップフロップ21,22,23のQ出力に一つの入力
が接続された三つのナンドゲート24,25及び26
と、それぞれベースが抵抗を介してこれらナンドゲート
24,25,26の出力に接続され且つエミッタが抵抗
を介して定電圧源に接続されると共に、コレクタがそれ
ぞれ発光素子17a,17b及び17cを介してアース
されている三つのトランジスタ27,28及び29とか
ら構成されている。尚、各ナンドゲート24,25,2
6の出力は、他のナンドゲートの他の入力に接続されて
いる。FIG. 2 shows a specific configuration of the display circuit 16 shown in FIG. 1. In the display circuit 16, inputs 16a, 16b and 16c are connected to the CL input and a constant voltage source is connected to the D input. At the same time, the S input is grounded and the R input is connected to one reset terminal to three D-type flip-flops 21, 22 and 23, and to the Q outputs of the D-type flip-flops 21, 22, 23, respectively. Three NAND gates 24, 25 and 26 with one input connected
And the bases thereof are connected to the outputs of the NAND gates 24, 25 and 26 via resistors and the emitters thereof are connected to a constant voltage source via the resistors, and the collectors thereof are respectively connected to the light emitting elements 17a, 17b and 17c. It is composed of three transistors 27, 28 and 29 which are grounded. In addition, each NAND gate 24, 25, 2
The output of 6 is connected to the other input of another NAND gate.
このように構成された表示回路16によれば、通常は表
示回路16のいずれの入力にも信号が与えられず、従っ
て各D形フリップフロップ21,22,23のQ出力は
すべてLレベルにあり、ナンドゲート24,25,26
の一つの入力に与えられる信号はLレベルであるが、他
の入力に与えられる信号は何れもHレベルであるので、
その出力はHレベルにあり、各トランジスタ27,2
8,29のベースにはHレベルの信号が入力され、これ
により各トランジスタ27,28,29はすべてオフで
あるから、何れの発光素子17a,17b及び17cも
発光しない。According to the display circuit 16 configured as described above, a signal is not normally given to any input of the display circuit 16, so that the Q outputs of the D-type flip-flops 21, 22, 23 are all at the L level. , Nand Gate 24, 25, 26
The signal applied to one input of is at the L level, while the signals applied to the other inputs are at the H level,
The output is at H level, and each transistor 27, 2
An H-level signal is input to the bases of 8 and 29, and all the transistors 27, 28, and 29 are turned off, so that none of the light emitting elements 17a, 17b, and 17c emits light.
ここで、例えば異常電圧検出回路12が異常電圧を検出
した場合、本表示回路16の入力16aに異常検出信号
が入力され、これによりD形フリップフロップ21のC
L入力に立上り信号が与えられることになり、かくして
該D形フリップフロップ21のQ出力からの信号がLレ
ベルからHレベルに反転し、ナンドゲート24の三つの
入力に与えられる信号がすべてHレベルになることか
ら、該ナンドゲート24の出力がLレベルに反転し、従
ってトランジスタ27のベースにはLレベルの信号が入
力され、該トランジスタ27がオンになり、発光素子1
7aが点灯せしめられる。Here, for example, when the abnormal voltage detection circuit 12 detects an abnormal voltage, an abnormality detection signal is input to the input 16a of the main display circuit 16, whereby C of the D-type flip-flop 21 is input.
Since the rising signal is given to the L input, the signal from the Q output of the D-type flip-flop 21 is inverted from the L level to the H level, and the signals given to the three inputs of the NAND gate 24 are all brought to the H level. Therefore, the output of the NAND gate 24 is inverted to the L level, so that the L level signal is input to the base of the transistor 27, the transistor 27 is turned on, and the light emitting element 1
7a is turned on.
その際、該ナンドゲート24のLレベルの信号が他のナ
ンドゲート25,26のそれぞれ二つの入力端子に与え
られているので、その後に他の異常電圧検出回路13,
14が異常電圧を検出して入力16b,16cを介して
D形フリップフロップ22,23のCL入力に信号が与
えられ、該D形フリップフロップ22,23のQ出力が
Hレベルに反転したとしても、ナンドゲート25,26
の出力はHレベルに保持されており、他の発光素子17
b,17cが点灯することはない。At that time, since the L-level signal of the NAND gate 24 is applied to the two input terminals of the other NAND gates 25 and 26, respectively, the other abnormal voltage detection circuit 13,
Even if 14 detects an abnormal voltage and a signal is given to the CL inputs of the D-type flip-flops 22 and 23 via the inputs 16b and 16c, and the Q outputs of the D-type flip-flops 22 and 23 are inverted to the H level. , Nand Gate 25,26
Output of the other light emitting element 17 is maintained at the H level.
b and 17c never light up.
また、第3図は第2図とは異なる具体的な構成例を示し
ており、表示回路16は、入力16a,16b及び16
cがそれぞれ抵抗を介してゲートに接続されこのゲート
が抵抗を介してアースされていると共に、カソードがア
ースされ且つアノードがそれぞれ発光素子17a,17
b及び17cを介して定電圧源に接続された三つのサイ
リスタ31,32及び33から構成されている。さら
に、サイリスタ31のアノード側は、逆流防止用のダイ
オード41,42を介して他のサイリスタ32,33の
各ゲート側に接続され、サイリスタ32のアノード側
は、逆流防止用のダイオード43,44を介して他のサ
イリスタ31,33の各ゲート側に接続され、サイリス
タ33のアノード側は、逆流防止用のダイオード45,
46を介して他のサイリスタ31,32の各ゲート側に
接続されている。Further, FIG. 3 shows a specific configuration example different from FIG. 2, and the display circuit 16 has inputs 16a, 16b and 16
c is connected to a gate via a resistor, the gate is grounded via a resistor, the cathode is grounded, and the anode is light-emitting elements 17a, 17 respectively.
It is composed of three thyristors 31, 32 and 33 connected to a constant voltage source via b and 17c. Further, the anode side of the thyristor 31 is connected to the gate sides of the other thyristors 32 and 33 via the backflow prevention diodes 41 and 42, and the anode side of the thyristor 32 has the backflow prevention diodes 43 and 44. Is connected to each gate side of the other thyristors 31 and 33, and the anode side of the thyristor 33 is connected to the backflow prevention diode 45,
Each gate side of the other thyristors 31 and 32 is connected via 46.
このように構成された表示回路16によれば、通常はそ
の入力16a,16b及び16cに信号が与えられない
ので、各サイリスタ31、32、33のゲートには信号
が入力されず、従って各サイリスタ31,32,33は
オフにあり、発光素子17a,17b及び17cは発光
しないが、例えば異常電圧検出回路12が異常電圧を検
出した場合、本表示回路16の入力16aに異常検出信
号が入力され、これによりサイリスタ31のゲートに信
号が与えられることになり、従って該サイリスタ31が
オンとなって、発光素子17aが点灯せしめられる。According to the display circuit 16 configured as described above, since no signal is normally given to its inputs 16a, 16b and 16c, no signal is input to the gates of the thyristors 31, 32 and 33, and therefore each thyristor is not. Although 31, 32, and 33 are off, the light emitting elements 17a, 17b, and 17c do not emit light, but when the abnormal voltage detection circuit 12 detects an abnormal voltage, for example, an abnormality detection signal is input to the input 16a of the display circuit 16. As a result, a signal is given to the gate of the thyristor 31, so that the thyristor 31 is turned on and the light emitting element 17a is turned on.
その際、他のサイリスタ32及び33のゲートがそれぞ
れダイオードを介して該サイリスタ31のアノード側に
接続されているので、その後に他の異常電圧検出回路1
3,14が異常電圧を検出して入力16b,16cを介
してサイリスタ32,33のゲートに信号が与えられて
も、該信号はダイオードを介してサイリスタ31のアノ
ード側に流れて、さらにオン状態のサイリスタ31を通
ってアースに逃げるので、該他のサイリスタ32,33
のゲートはLレベルに保持されており、他の発光素子1
7b,17cが点灯することはない。At that time, since the gates of the other thyristors 32 and 33 are connected to the anode side of the thyristor 31 via the diodes, respectively, the other abnormal voltage detection circuit 1 is subsequently provided.
Even if 3 and 14 detect an abnormal voltage and a signal is given to the gates of the thyristors 32 and 33 via the inputs 16b and 16c, the signals flow through the diodes to the anode side of the thyristor 31 and are further turned on. Since it escapes to the ground through the thyristor 31 of the other thyristor 32, 33
The gate of the other light emitting element 1 is held at the L level.
7b and 17c never light up.
以上述べたように、本考案によれば、複数個の出力を有
する電源回路の各出力にそれぞれ接続された複数個の異
常電圧検出回路と、該異常電圧検出回路のいずれかから
異常検出信号が入力されたとき該電源回路に停止信号を
出力する共通の一つの保護回路とを含む出力異常検出回
路において、各異常電圧検出回路に対応する発光素子を
備えた表示回路が設けられており、該異常電圧検出回路
からの異常検出信号のうち、最も早く出力された異常検
出信号に基づいて、該信号に対応する電源回路の出力の
みの点灯表示を行なうように構成され、好ましくは各異
常電圧検出回路の出力が、それぞれフリップフロップの
クロック入力に接続され、該フリップフロップの出力
が、それぞれ電源回路の各出力に対応して備えられたナ
ンドゲートの一つの入力に与えられ、該ナンドゲートの
他の入力には、他のナンドゲートの出力が与えられてお
り、さらに各ナンドゲートの出力に従ってスイッチング
素子により発光素子への給電がオンオフされるように構
成されており、最も早く出力された異常検出信号により
当該フリップフロップが立ち上がってHレベルの信号を
出力し、これによりナンドゲートの出力がLレベルに反
転して、当該発光素子が点灯せしめられると共に、上記
ナンドゲートのLレベルの出力が他のナンドゲートの他
の入力に与えられることにより、該他のナンドゲートの
出力がHレベルに保持されるように構成され、もしくは
各異常電圧検出回路の出力がそれぞれサイリスタのゲー
トに接続され、各サイリスタのアノードがそれぞれ発光
素子を介して定電圧源に接続され、さらに、各サイリス
タのアノード側がそれぞれ逆流防止用のダイオードを介
して他のサイリスタのゲート側に接続され、各サイリス
タのスイッチング作用により関連する発光素子への給電
がオンオフされるように構成されており、最も早く出力
された異常検出信号により当該サイリスタがオンにさ
れ、これにより当該発光素子が点灯せしめられると共
に、上記サイリスタのアノード側がLレベルになって、
これが他のサイリスタのゲートに与えられることによ
り、該他のサイリスタのゲートがLレベルに保持される
ように構成したから、電源回路のいずれかの出力に異常
電圧が発生した場合、この出力に対応する異常電圧検出
回路がこれを検出して異常検出信号を出力し、これによ
り保護回路が作動して停止信号を電源回路に出力すると
共に、該異常検出信号が表示回路に入力され、これによ
って最も早く入力された異常検出信号に関連する発光素
子のみが発光してその発光表示が行なわれ、その後に他
の異常電圧検出回路から異常検出信号が入力されても他
の発光素子は発光しないので、異常電圧が発生した電源
回路の出力に関する発光表示のみが行なわれることにな
る。As described above, according to the present invention, a plurality of abnormal voltage detection circuits each connected to each output of a power supply circuit having a plurality of outputs, and an abnormality detection signal from any one of the abnormal voltage detection circuits. In an output abnormality detection circuit including a common protection circuit that outputs a stop signal to the power supply circuit when input, a display circuit including a light emitting element corresponding to each abnormal voltage detection circuit is provided, Of the abnormality detection signals from the abnormal voltage detection circuit, based on the earliest output abnormality detection signal, only the output of the power supply circuit corresponding to the signal is lit up and displayed, preferably each abnormal voltage detection The output of the circuit is connected to the clock input of each flip-flop, and the output of the flip-flop is one of the NAND gates provided corresponding to each output of the power supply circuit. The output of the other NAND gate is given to the other input of the NAND gate, and the power supply to the light emitting element is turned on and off by the switching element according to the output of each NAND gate. The flip-flop is raised by the earliest output abnormality detection signal and outputs a signal of H level, whereby the output of the NAND gate is inverted to L level, the light emitting element is turned on, and the L level of the NAND gate is turned on. Is applied to the other input of the other NAND gate, the output of the other NAND gate is held at the H level, or the output of each abnormal voltage detection circuit is connected to the gate of the thyristor. , The anode of each thyristor is connected to a constant voltage source via a light emitting element, In addition, the anode side of each thyristor is connected to the gate side of another thyristor through a diode for preventing backflow, and the switching action of each thyristor is configured to turn on / off the power supply to the associated light emitting element, The earliest outputted abnormality detection signal turns on the thyristor, thereby turning on the light emitting element, and the anode side of the thyristor becomes L level,
By applying this to the gate of another thyristor, the gate of the other thyristor is configured to be held at the L level. Therefore, if an abnormal voltage occurs in any output of the power supply circuit, this output is handled. The abnormal voltage detection circuit detects this and outputs an abnormality detection signal, which activates the protection circuit and outputs a stop signal to the power supply circuit, and the abnormality detection signal is input to the display circuit. Only the light emitting element related to the abnormality detection signal input earlier emits light to display the light emission, and even if the abnormality detection signal is input from another abnormal voltage detection circuit thereafter, the other light emitting elements do not emit light. Only the light emission display regarding the output of the power supply circuit in which the abnormal voltage is generated is performed.
したがって、いずれの出力に異常電圧が発生したかが容
易に確認され得るので、これに対する対応が迅速に行な
われ、短時間で電源回路の再始動が可能になる。Therefore, it is possible to easily confirm in which output the abnormal voltage has occurred, and it is possible to quickly respond to this and restart the power supply circuit in a short time.
かくして本考案によれば、複数個の出力を有する電源回
路に対して、いずれかの出力に異常電圧が発生した場合
に、該電源回路を停止せしめると共に、いずれの出力に
異常電圧が発生したのかが表示回路の発光表示により容
易に確認され得る、極めて優れた出力異常検出回路が提
供され得ることとなる。Thus, according to the present invention, in a power supply circuit having a plurality of outputs, when an abnormal voltage occurs in any output, the power supply circuit is stopped and at which output the abnormal voltage occurs. Therefore, it is possible to provide an extremely excellent output abnormality detection circuit that can be easily confirmed by the light emission display of the display circuit.
第1図は本考案による出力異常検出回路の一実施例を示
すブロック図、第2図は第1図の出力異常検出回路の具
体的な構成を示す回路図、 第3図は第2図とは異なる他の構成を示す回路図であ
る。 第4図は従来の出力異常検出回路の一例を示すブロック
図である。 10……出力異常検出回路;11……電源回路;12,
13,14……異常電圧検出回路;15……保護回路;
16……表示回路;17a,17b,17c……発光素
子;21,22,23……D形フリップフロップ;2
4,25,26……ナンドゲート;27,28,29…
…トランジスタ;31,32,33……サイリスタ、4
1,42,43,44,45,46……逆流防止用ダイ
オード。FIG. 1 is a block diagram showing an embodiment of an output abnormality detecting circuit according to the present invention, FIG. 2 is a circuit diagram showing a concrete configuration of the output abnormality detecting circuit of FIG. 1, and FIG. FIG. 6 is a circuit diagram showing another configuration different from FIG. FIG. 4 is a block diagram showing an example of a conventional output abnormality detection circuit. 10 ... Output abnormality detection circuit; 11 ... Power supply circuit; 12,
13, 14 ... Abnormal voltage detection circuit; 15 ... Protection circuit;
16 ... Display circuit; 17a, 17b, 17c ... Light emitting element; 21, 22, 23 ... D flip-flop; 2
4, 25, 26 ... Nand gate; 27, 28, 29 ...
... transistors; 31, 32, 33 ... thyristors, 4
1, 42, 43, 44, 45, 46 ... Backflow prevention diode.
Claims (3)
それぞれ接続された複数個の異常電圧検出回路と、該異
常電圧検出回路のいずれかから異常検出信号が入力され
たとき該電源回路に停止信号を出力する共通の一つの保
護回路とを含む出力異常検出回路において、 各異常電圧検出回路に対応する発光素子を備えた表示回
路が設けられており、該異常電圧検出回路からの異常検
出信号のうち、最も早く出力された異常検出信号に基づ
いて、該異常検出信号に対応する電源回路の出力のみの
点灯表示を行うことを特徴とする、出力異常検出回路。1. A plurality of abnormal voltage detection circuits respectively connected to respective outputs of a power supply circuit having a plurality of outputs, and the power supply circuit when an abnormality detection signal is inputted from any of the abnormal voltage detection circuits. In the output abnormality detection circuit that includes a common protection circuit that outputs a stop signal to, a display circuit including a light emitting element corresponding to each abnormal voltage detection circuit is provided, and an abnormality from the abnormal voltage detection circuit is provided. An output abnormality detection circuit, characterized in that, based on the abnormality detection signal that is output earliest among the detection signals, only the output of the power supply circuit corresponding to the abnormality detection signal is lit and displayed.
の出力をそれぞれクロック入力に接続したフリップフロ
ップと、該フリップフロップのそれぞれの出力を一つの
入力に接続したナンドゲートと、該ナンドゲートの出力
に従って発光素子への給電をオンオフするスイッチング
素子とで構成され、前記ナンドゲートの出力は他のナン
ドゲートの前記一つの入力とは異なる他の入力に接続さ
れていることを特徴とする、請求項第1項に記載の出力
異常検出回路。2. The display circuit comprises a flip-flop in which an output of each of the abnormal voltage detection circuits is connected to a clock input, a NAND gate in which each output of the flip-flop is connected to one input, and an output of the NAND gate. 2. A switching element for turning on / off power supply to a light emitting element according to claim 1, wherein an output of the NAND gate is connected to another input different from the one input of the other NAND gate. Output abnormality detection circuit described in the item.
素子と、この発光素子に接続したサイリスタと、このサ
イリスタのアノード側で分岐した逆流防止用のダイオー
ドを有しており、前記各異常検出回路の出力がそれぞれ
サイリスタのゲートに接続されるとともに、該サイリス
タのアノード側がそれぞれ逆流防止用のダイオードを介
して他のサイリスタのゲート側に接続されていることを
特徴とする、請求項第1項に記載の出力異常検出回路。3. The display circuit includes a light emitting element connected to a constant voltage source, a thyristor connected to the light emitting element, and a backflow preventing diode branched on the anode side of the thyristor. The output of the abnormality detection circuit is connected to the gate of each thyristor, and the anode side of the thyristor is connected to the gate side of another thyristor via a diode for preventing backflow. The output abnormality detection circuit according to item 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12517988U JPH0631429Y2 (en) | 1988-09-27 | 1988-09-27 | Output abnormality detection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12517988U JPH0631429Y2 (en) | 1988-09-27 | 1988-09-27 | Output abnormality detection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0247578U JPH0247578U (en) | 1990-03-30 |
| JPH0631429Y2 true JPH0631429Y2 (en) | 1994-08-22 |
Family
ID=31375556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12517988U Expired - Lifetime JPH0631429Y2 (en) | 1988-09-27 | 1988-09-27 | Output abnormality detection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0631429Y2 (en) |
-
1988
- 1988-09-27 JP JP12517988U patent/JPH0631429Y2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0247578U (en) | 1990-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8120504B2 (en) | Circuit for indicating operating status of computer hardware devices | |
| US4109161A (en) | Memory circuit with protection circuit | |
| JPH0631429Y2 (en) | Output abnormality detection circuit | |
| US4982107A (en) | Sourcing or sinking output circuit | |
| US4009420A (en) | Solid state power controller | |
| US3999126A (en) | Test device for simultaneously displaying the level of logic signals in a plurality of circuits | |
| US3419857A (en) | Annunciator system | |
| KR200325538Y1 (en) | Audio/video system capable of identifying a group of signal-input terminals | |
| JPH04209582A (en) | Light emitting element driving circuit | |
| US4234873A (en) | Alarm installation with a number of self powered indicating elements | |
| JPS6037670Y2 (en) | alarm display device | |
| JP2578790B2 (en) | Protection circuit | |
| JPH02116556A (en) | Solenoid drive device | |
| JPS6328469Y2 (en) | ||
| KR900004182Y1 (en) | Video conference switching circuit of monitor for personal computer | |
| JP6473980B2 (en) | unit | |
| KR960011576B1 (en) | Stop floor display circuit of elevator | |
| JPH0582142U (en) | Driving circuit for switchgear | |
| JPS61165794A (en) | display device | |
| JP3608260B2 (en) | Load protection circuit in load control circuit | |
| JPH057602Y2 (en) | ||
| JP2946777B2 (en) | Power supply circuit device with switch | |
| KR900003614Y1 (en) | Multi-output 1 display monitor circuit in multi-output power supply | |
| JPH0637920U (en) | Key input detection device | |
| JPH0752880B2 (en) | Power supply backup method for bus system |