JPH0631429Y2 - 出力異常検出回路 - Google Patents
出力異常検出回路Info
- Publication number
- JPH0631429Y2 JPH0631429Y2 JP12517988U JP12517988U JPH0631429Y2 JP H0631429 Y2 JPH0631429 Y2 JP H0631429Y2 JP 12517988 U JP12517988 U JP 12517988U JP 12517988 U JP12517988 U JP 12517988U JP H0631429 Y2 JPH0631429 Y2 JP H0631429Y2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- abnormality detection
- abnormal voltage
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は、複数の出力を有する電源回路の各出力に異常
電圧が発生したとき、これを検出して該電源回路を停止
させる、出力異常検出回路に関するものである。
電圧が発生したとき、これを検出して該電源回路を停止
させる、出力異常検出回路に関するものである。
従来、例えばスイッチングレギュレータ等の複数個の出
力を有する電源回路においては、その出力のいずれかに
例えば短絡等の理由により異常電圧が発生した場合に、
これを検出して該電源回路を停止させるために、第4図
に示すような出力異常検出回路1が備えられている。
力を有する電源回路においては、その出力のいずれかに
例えば短絡等の理由により異常電圧が発生した場合に、
これを検出して該電源回路を停止させるために、第4図
に示すような出力異常検出回路1が備えられている。
即ち、出力異常検出回路1は、複数個、図示の場合3個
の出力2a,2b及び2cを有する電源回路2に対し
て、その各出力2a,2b及び2cにそれぞれ接続され
た異常電圧検出回路3,4及び5と、この異常電圧検出
回路3,4及び5の出力がそれぞれ逆流防止用のダイオ
ードを介して、まとめて一つの共通の保護回路6に入力
され、該保護回路6の出力が上記電源回路2の図示しな
い電圧制御部等に入力されるようになっている。
の出力2a,2b及び2cを有する電源回路2に対し
て、その各出力2a,2b及び2cにそれぞれ接続され
た異常電圧検出回路3,4及び5と、この異常電圧検出
回路3,4及び5の出力がそれぞれ逆流防止用のダイオ
ードを介して、まとめて一つの共通の保護回路6に入力
され、該保護回路6の出力が上記電源回路2の図示しな
い電圧制御部等に入力されるようになっている。
このように構成された出力異常検出回路1によれば、通
常は電源回路2の各出力2a,2b及び2cからは正常
な電圧が出力されており、従って各異常電圧検出回路
3,4及び5は作動せず、その出力からは異常検出信号
が出力されないので、保護回路6は電源回路2に対して
停止信号を出力しない。
常は電源回路2の各出力2a,2b及び2cからは正常
な電圧が出力されており、従って各異常電圧検出回路
3,4及び5は作動せず、その出力からは異常検出信号
が出力されないので、保護回路6は電源回路2に対して
停止信号を出力しない。
ここで、例えば電源回路2の出力2aに短絡等によって
異常電圧が発生すると、異常電圧検出回路3がこの異常
電圧を検出して、異常検出信号を出力し、この異常検出
信号がダイオードを介して保護回路6に入力される。こ
れにより、保護回路6は停止信号を出力し、電源回路2
は、保護回路6から停止信号が入力されることにより、
そのすべての出力を遮断する。
異常電圧が発生すると、異常電圧検出回路3がこの異常
電圧を検出して、異常検出信号を出力し、この異常検出
信号がダイオードを介して保護回路6に入力される。こ
れにより、保護回路6は停止信号を出力し、電源回路2
は、保護回路6から停止信号が入力されることにより、
そのすべての出力を遮断する。
しかしながら、このような構成の出力異常検出回路1に
おいては、電源回路2のいずれかの出力2a,2bまた
は2cに異常電圧が発生することにより、対応する異常
電圧検出回路3,4または5が異常検出信号を出力し
て、保護回路6が電源回路2を停止せしめるようになっ
ているので、電源回路2が停止した場合、何れの出力2
a,2b,2cに異常電圧が発生したのか判断できず、
異常電圧に対する対応がすぐにはできず、電源回路2の
再動作まで時間がかかってしまう。
おいては、電源回路2のいずれかの出力2a,2bまた
は2cに異常電圧が発生することにより、対応する異常
電圧検出回路3,4または5が異常検出信号を出力し
て、保護回路6が電源回路2を停止せしめるようになっ
ているので、電源回路2が停止した場合、何れの出力2
a,2b,2cに異常電圧が発生したのか判断できず、
異常電圧に対する対応がすぐにはできず、電源回路2の
再動作まで時間がかかってしまう。
このため、各異常電圧検出回路3,4,5の出力信号に
基づいて、それぞれ個別的に発光素子等による表示回路
を設けたとしても、保護回路6の作動により電源回路2
が停止せしめられると、各異常電圧検出回路3,4また
は5が電源回路2の各出力2a,2b,2cの異常電圧
を検出することから、すべての表示回路が発光表示等を
行なうことになり、同様にいずれの出力2a,2b,2
cに異常電圧が発生したのか判断できないという問題が
あった。
基づいて、それぞれ個別的に発光素子等による表示回路
を設けたとしても、保護回路6の作動により電源回路2
が停止せしめられると、各異常電圧検出回路3,4また
は5が電源回路2の各出力2a,2b,2cの異常電圧
を検出することから、すべての表示回路が発光表示等を
行なうことになり、同様にいずれの出力2a,2b,2
cに異常電圧が発生したのか判断できないという問題が
あった。
本考案は、以上の点に鑑み、複数個の出力を有する電源
回路に対して、いずれかの出力に異常電圧が発生した場
合、電源回路を停止せしめると共に、いずれの出力に異
常電圧が発生したのかを表示するようにした、出力異常
検出回路を提供することを目的としている。
回路に対して、いずれかの出力に異常電圧が発生した場
合、電源回路を停止せしめると共に、いずれの出力に異
常電圧が発生したのかを表示するようにした、出力異常
検出回路を提供することを目的としている。
上記目的は、本考案によれば、複数個の出力を有する電
源回路の各出力にそれぞれ接続された複数個の異常電圧
検出回路と、この異常電圧検出回路のいずれかから異常
検出信号が入力されたとき上記電源回路に停止信号を出
力する共通の一つの保護回路とを含む出力異常検出回路
において、各異常電圧検出回路に対応する発光素子を備
えた表示回路が設けられており、この異常電圧検出回路
からの異常検出信号のうち、最も早く出力された異常検
出信号に基づいて、この信号に対応する電源回路の出力
のみの点灯表示を行う構成とすることにより達成され
る。また、上記目的は、好ましくは各異常電圧検出回路
の出力が、それぞれフリップフロップのクロック入力に
接続され、このフリップフロップの出力が、それぞれ電
源回路の各出力に対応して備えられたナンドゲートの他
の一つの入力に与えられ、このナンドゲートの他の入力
には、他のナンドゲートの出力が与えられており、さら
に各ナンドゲートの出力に従ってスイッチング素子によ
り発光素子への給電がオンオフされるように構成されて
おり、最も早く出力された異常検出信号により当該フリ
ップフロップが立ち上がってHレベルの信号を出力し、
これによりナンドゲートの出力がLレベルに反転して、
当該発光素子が点灯せしめられると共に、上記ナンドゲ
ートのLレベルの出力が他のナンドゲートの他の入力に
与えられることにより、該他のナンドゲートの出力がH
レベルに保持されるように構成することにより達成され
る。また、上記目的は、表示回路が、定電圧源に接続し
た発光素子と、発光素子に接続したサイリスタと、サイ
リスタのアノード側で分岐した逆流防止用のダイオード
を有し、各異常電圧検出回路の出力がそれぞれサイリス
タのゲートに接続され、各サイリスタのアノード側がそ
れぞれ逆流防止用のダイオードを介して他のサイリスタ
のゲート側に接続され、各サイリスタのスイッチング作
用により関連する発光素子への給電がオンオフされるよ
うに構成されており、最も早く出力された異常検出信号
により当該サイリスタがオンにされ、これにより当該発
光素子が点灯せしめられると共に、上記サイリスタのア
ノード側がLレベルになって、これが他のサイリスタの
ゲートに与えられることにより、該他のサイリスタのゲ
ートがLレベルに保持されるようにしたことによって達
成される。
源回路の各出力にそれぞれ接続された複数個の異常電圧
検出回路と、この異常電圧検出回路のいずれかから異常
検出信号が入力されたとき上記電源回路に停止信号を出
力する共通の一つの保護回路とを含む出力異常検出回路
において、各異常電圧検出回路に対応する発光素子を備
えた表示回路が設けられており、この異常電圧検出回路
からの異常検出信号のうち、最も早く出力された異常検
出信号に基づいて、この信号に対応する電源回路の出力
のみの点灯表示を行う構成とすることにより達成され
る。また、上記目的は、好ましくは各異常電圧検出回路
の出力が、それぞれフリップフロップのクロック入力に
接続され、このフリップフロップの出力が、それぞれ電
源回路の各出力に対応して備えられたナンドゲートの他
の一つの入力に与えられ、このナンドゲートの他の入力
には、他のナンドゲートの出力が与えられており、さら
に各ナンドゲートの出力に従ってスイッチング素子によ
り発光素子への給電がオンオフされるように構成されて
おり、最も早く出力された異常検出信号により当該フリ
ップフロップが立ち上がってHレベルの信号を出力し、
これによりナンドゲートの出力がLレベルに反転して、
当該発光素子が点灯せしめられると共に、上記ナンドゲ
ートのLレベルの出力が他のナンドゲートの他の入力に
与えられることにより、該他のナンドゲートの出力がH
レベルに保持されるように構成することにより達成され
る。また、上記目的は、表示回路が、定電圧源に接続し
た発光素子と、発光素子に接続したサイリスタと、サイ
リスタのアノード側で分岐した逆流防止用のダイオード
を有し、各異常電圧検出回路の出力がそれぞれサイリス
タのゲートに接続され、各サイリスタのアノード側がそ
れぞれ逆流防止用のダイオードを介して他のサイリスタ
のゲート側に接続され、各サイリスタのスイッチング作
用により関連する発光素子への給電がオンオフされるよ
うに構成されており、最も早く出力された異常検出信号
により当該サイリスタがオンにされ、これにより当該発
光素子が点灯せしめられると共に、上記サイリスタのア
ノード側がLレベルになって、これが他のサイリスタの
ゲートに与えられることにより、該他のサイリスタのゲ
ートがLレベルに保持されるようにしたことによって達
成される。
この考案によれば、電源回路のいずれかの出力に異常電
圧が発生した場合、この出力に対応する異常電圧検出回
路がこれを検出して異常検出信号を出力し、これにより
保護回路が作動して停止信号を電源回路に出力すると共
に、この異常検出信号が表示回路に入力され、これによ
り最も早く入力された異常検出信号に関連する発光素子
のみが発光してその発光表示が行なわれ、その後に他の
異常電圧検出回路から異常検出信号が入力されても他の
発光素子は発光しないので、異常電圧が発生した電源回
路の出力に関する発光表示のみが行なわれることにな
り、いずれの出力に異常電圧が発生したかが容易に確認
され、これに対する対応が迅速に行なわれて短時間で電
源回路の再始動が可能になる。
圧が発生した場合、この出力に対応する異常電圧検出回
路がこれを検出して異常検出信号を出力し、これにより
保護回路が作動して停止信号を電源回路に出力すると共
に、この異常検出信号が表示回路に入力され、これによ
り最も早く入力された異常検出信号に関連する発光素子
のみが発光してその発光表示が行なわれ、その後に他の
異常電圧検出回路から異常検出信号が入力されても他の
発光素子は発光しないので、異常電圧が発生した電源回
路の出力に関する発光表示のみが行なわれることにな
り、いずれの出力に異常電圧が発生したかが容易に確認
され、これに対する対応が迅速に行なわれて短時間で電
源回路の再始動が可能になる。
以下、図面に示した実施例に基づいて本考案を詳細に説
明する。
明する。
第1図は本考案による出力異常検出回路の一実施例を示
しており、出力異常検出回路10は、複数個、図示の場
合3個の出力11a,11b及び11cを有する電源回
路11に対して、その各出力11a,11b及び11c
にそれぞれ接続された異常電圧検出回路12,13及び
14と、該異常電圧検出回路12,13及び14の出力
がそれぞれ逆流防止用のダイオードを介して、まとめて
一つの共通の保護回路15に入力され、この保護回路1
5の出力が上記電源回路11の図示しない電圧制御部等
に入力されるようになっている。
しており、出力異常検出回路10は、複数個、図示の場
合3個の出力11a,11b及び11cを有する電源回
路11に対して、その各出力11a,11b及び11c
にそれぞれ接続された異常電圧検出回路12,13及び
14と、該異常電圧検出回路12,13及び14の出力
がそれぞれ逆流防止用のダイオードを介して、まとめて
一つの共通の保護回路15に入力され、この保護回路1
5の出力が上記電源回路11の図示しない電圧制御部等
に入力されるようになっている。
以上の構成は第4図に示した従来の出力異常検出回路1
と同様の構成であるが、本考案による出力異常検出回路
10においては、さらに各異常電圧検出回路12,13
及び14の出力にそれぞれ接続された入力16a,16
b及び16cを有する表示回路16が備えられている。
と同様の構成であるが、本考案による出力異常検出回路
10においては、さらに各異常電圧検出回路12,13
及び14の出力にそれぞれ接続された入力16a,16
b及び16cを有する表示回路16が備えられている。
この表示回路16は、各異常電圧検出回路12,13,
14に対応して、即ち電源回路11の各出力11a,1
1b,11cに対応して、それぞれ発光素子17a,1
7b及び17cを有しており、各発光素子17a,17
b及び17cは、上記異常電圧検出回路12,13,1
4からの異常検出信号のうち、最も早く出力された異常
検出信号に基づいて、関連する発光素子17a,17b
または17cのみが発光せしめられ、その後に他の異常
電圧検出回路12,13,14から異常検出信号が出力
されても、他の発光素子17a,17b又は17cは発
光しないように構成されている。
14に対応して、即ち電源回路11の各出力11a,1
1b,11cに対応して、それぞれ発光素子17a,1
7b及び17cを有しており、各発光素子17a,17
b及び17cは、上記異常電圧検出回路12,13,1
4からの異常検出信号のうち、最も早く出力された異常
検出信号に基づいて、関連する発光素子17a,17b
または17cのみが発光せしめられ、その後に他の異常
電圧検出回路12,13,14から異常検出信号が出力
されても、他の発光素子17a,17b又は17cは発
光しないように構成されている。
本考案による出力異常検出回路10は以上のように構成
されており、通常は電源回路11の各出力11a,11
b及び11cからは正常な電圧が出力されており、従っ
て各異常電圧検出回路12,13及び14は作動せず、
その出力からは異常検出信号が出力されないので、保護
回路15は電源回路11に対して停止信号を出力せず、
電源回路11はそのまま動作し続けると共に、表示回路
16の各入力16a,16b,16cにも信号が入力さ
れないことから、該表示回路16は動作せず、従ってい
ずれの発光素子17a,17b,17cも発光しない。
されており、通常は電源回路11の各出力11a,11
b及び11cからは正常な電圧が出力されており、従っ
て各異常電圧検出回路12,13及び14は作動せず、
その出力からは異常検出信号が出力されないので、保護
回路15は電源回路11に対して停止信号を出力せず、
電源回路11はそのまま動作し続けると共に、表示回路
16の各入力16a,16b,16cにも信号が入力さ
れないことから、該表示回路16は動作せず、従ってい
ずれの発光素子17a,17b,17cも発光しない。
ここで、電源回路11のいずれかの出力11a,11
b,11cに異常電圧が発生した場合、該出力11a,
11bまたは11cに対応する異常電圧検出回路12,
13または14がこれを検出して異常検出信号を出力
し、これにより保護回路15が作動して停止信号を電源
回路11に出力して電源回路11を停止せしめると共
に、この異常検出信号が表示回路16の入力16a,1
6bまたは16cに入力され、これにより最も早く入力
された異常検出信号に関連する発光素子17a,17b
または17cの内の一つのみが発光してその発光表示が
行なわれ、その後に他の異常電圧検出回路12,13,
14から異常検出信号が表示回路16に入力されても他
の発光素子17a,17b,17cは発光しないので、
異常電圧が発生した電源回路11の出力11a,11
b,11cのいずれか一つに関する発光表示のみが行な
われることになり、いずれの出力11a,11b11c
に異常電圧が発生したかが容易に確認され得る。
b,11cに異常電圧が発生した場合、該出力11a,
11bまたは11cに対応する異常電圧検出回路12,
13または14がこれを検出して異常検出信号を出力
し、これにより保護回路15が作動して停止信号を電源
回路11に出力して電源回路11を停止せしめると共
に、この異常検出信号が表示回路16の入力16a,1
6bまたは16cに入力され、これにより最も早く入力
された異常検出信号に関連する発光素子17a,17b
または17cの内の一つのみが発光してその発光表示が
行なわれ、その後に他の異常電圧検出回路12,13,
14から異常検出信号が表示回路16に入力されても他
の発光素子17a,17b,17cは発光しないので、
異常電圧が発生した電源回路11の出力11a,11
b,11cのいずれか一つに関する発光表示のみが行な
われることになり、いずれの出力11a,11b11c
に異常電圧が発生したかが容易に確認され得る。
第2図は、第1図に示す表示回路16の具体的な構成を
示しており、表示回路16は、入力16a,16b及び
16cがそれぞれCL入力に接続され且つD入力に定電
圧源が接続されると共に、S入力がアースされ、R入力
が一つのリセット端子に接続されている3つのD形フリ
ップフロップ21,22及び23と、それぞれ該D形フ
リップフロップ21,22,23のQ出力に一つの入力
が接続された三つのナンドゲート24,25及び26
と、それぞれベースが抵抗を介してこれらナンドゲート
24,25,26の出力に接続され且つエミッタが抵抗
を介して定電圧源に接続されると共に、コレクタがそれ
ぞれ発光素子17a,17b及び17cを介してアース
されている三つのトランジスタ27,28及び29とか
ら構成されている。尚、各ナンドゲート24,25,2
6の出力は、他のナンドゲートの他の入力に接続されて
いる。
示しており、表示回路16は、入力16a,16b及び
16cがそれぞれCL入力に接続され且つD入力に定電
圧源が接続されると共に、S入力がアースされ、R入力
が一つのリセット端子に接続されている3つのD形フリ
ップフロップ21,22及び23と、それぞれ該D形フ
リップフロップ21,22,23のQ出力に一つの入力
が接続された三つのナンドゲート24,25及び26
と、それぞれベースが抵抗を介してこれらナンドゲート
24,25,26の出力に接続され且つエミッタが抵抗
を介して定電圧源に接続されると共に、コレクタがそれ
ぞれ発光素子17a,17b及び17cを介してアース
されている三つのトランジスタ27,28及び29とか
ら構成されている。尚、各ナンドゲート24,25,2
6の出力は、他のナンドゲートの他の入力に接続されて
いる。
このように構成された表示回路16によれば、通常は表
示回路16のいずれの入力にも信号が与えられず、従っ
て各D形フリップフロップ21,22,23のQ出力は
すべてLレベルにあり、ナンドゲート24,25,26
の一つの入力に与えられる信号はLレベルであるが、他
の入力に与えられる信号は何れもHレベルであるので、
その出力はHレベルにあり、各トランジスタ27,2
8,29のベースにはHレベルの信号が入力され、これ
により各トランジスタ27,28,29はすべてオフで
あるから、何れの発光素子17a,17b及び17cも
発光しない。
示回路16のいずれの入力にも信号が与えられず、従っ
て各D形フリップフロップ21,22,23のQ出力は
すべてLレベルにあり、ナンドゲート24,25,26
の一つの入力に与えられる信号はLレベルであるが、他
の入力に与えられる信号は何れもHレベルであるので、
その出力はHレベルにあり、各トランジスタ27,2
8,29のベースにはHレベルの信号が入力され、これ
により各トランジスタ27,28,29はすべてオフで
あるから、何れの発光素子17a,17b及び17cも
発光しない。
ここで、例えば異常電圧検出回路12が異常電圧を検出
した場合、本表示回路16の入力16aに異常検出信号
が入力され、これによりD形フリップフロップ21のC
L入力に立上り信号が与えられることになり、かくして
該D形フリップフロップ21のQ出力からの信号がLレ
ベルからHレベルに反転し、ナンドゲート24の三つの
入力に与えられる信号がすべてHレベルになることか
ら、該ナンドゲート24の出力がLレベルに反転し、従
ってトランジスタ27のベースにはLレベルの信号が入
力され、該トランジスタ27がオンになり、発光素子1
7aが点灯せしめられる。
した場合、本表示回路16の入力16aに異常検出信号
が入力され、これによりD形フリップフロップ21のC
L入力に立上り信号が与えられることになり、かくして
該D形フリップフロップ21のQ出力からの信号がLレ
ベルからHレベルに反転し、ナンドゲート24の三つの
入力に与えられる信号がすべてHレベルになることか
ら、該ナンドゲート24の出力がLレベルに反転し、従
ってトランジスタ27のベースにはLレベルの信号が入
力され、該トランジスタ27がオンになり、発光素子1
7aが点灯せしめられる。
その際、該ナンドゲート24のLレベルの信号が他のナ
ンドゲート25,26のそれぞれ二つの入力端子に与え
られているので、その後に他の異常電圧検出回路13,
14が異常電圧を検出して入力16b,16cを介して
D形フリップフロップ22,23のCL入力に信号が与
えられ、該D形フリップフロップ22,23のQ出力が
Hレベルに反転したとしても、ナンドゲート25,26
の出力はHレベルに保持されており、他の発光素子17
b,17cが点灯することはない。
ンドゲート25,26のそれぞれ二つの入力端子に与え
られているので、その後に他の異常電圧検出回路13,
14が異常電圧を検出して入力16b,16cを介して
D形フリップフロップ22,23のCL入力に信号が与
えられ、該D形フリップフロップ22,23のQ出力が
Hレベルに反転したとしても、ナンドゲート25,26
の出力はHレベルに保持されており、他の発光素子17
b,17cが点灯することはない。
また、第3図は第2図とは異なる具体的な構成例を示し
ており、表示回路16は、入力16a,16b及び16
cがそれぞれ抵抗を介してゲートに接続されこのゲート
が抵抗を介してアースされていると共に、カソードがア
ースされ且つアノードがそれぞれ発光素子17a,17
b及び17cを介して定電圧源に接続された三つのサイ
リスタ31,32及び33から構成されている。さら
に、サイリスタ31のアノード側は、逆流防止用のダイ
オード41,42を介して他のサイリスタ32,33の
各ゲート側に接続され、サイリスタ32のアノード側
は、逆流防止用のダイオード43,44を介して他のサ
イリスタ31,33の各ゲート側に接続され、サイリス
タ33のアノード側は、逆流防止用のダイオード45,
46を介して他のサイリスタ31,32の各ゲート側に
接続されている。
ており、表示回路16は、入力16a,16b及び16
cがそれぞれ抵抗を介してゲートに接続されこのゲート
が抵抗を介してアースされていると共に、カソードがア
ースされ且つアノードがそれぞれ発光素子17a,17
b及び17cを介して定電圧源に接続された三つのサイ
リスタ31,32及び33から構成されている。さら
に、サイリスタ31のアノード側は、逆流防止用のダイ
オード41,42を介して他のサイリスタ32,33の
各ゲート側に接続され、サイリスタ32のアノード側
は、逆流防止用のダイオード43,44を介して他のサ
イリスタ31,33の各ゲート側に接続され、サイリス
タ33のアノード側は、逆流防止用のダイオード45,
46を介して他のサイリスタ31,32の各ゲート側に
接続されている。
このように構成された表示回路16によれば、通常はそ
の入力16a,16b及び16cに信号が与えられない
ので、各サイリスタ31、32、33のゲートには信号
が入力されず、従って各サイリスタ31,32,33は
オフにあり、発光素子17a,17b及び17cは発光
しないが、例えば異常電圧検出回路12が異常電圧を検
出した場合、本表示回路16の入力16aに異常検出信
号が入力され、これによりサイリスタ31のゲートに信
号が与えられることになり、従って該サイリスタ31が
オンとなって、発光素子17aが点灯せしめられる。
の入力16a,16b及び16cに信号が与えられない
ので、各サイリスタ31、32、33のゲートには信号
が入力されず、従って各サイリスタ31,32,33は
オフにあり、発光素子17a,17b及び17cは発光
しないが、例えば異常電圧検出回路12が異常電圧を検
出した場合、本表示回路16の入力16aに異常検出信
号が入力され、これによりサイリスタ31のゲートに信
号が与えられることになり、従って該サイリスタ31が
オンとなって、発光素子17aが点灯せしめられる。
その際、他のサイリスタ32及び33のゲートがそれぞ
れダイオードを介して該サイリスタ31のアノード側に
接続されているので、その後に他の異常電圧検出回路1
3,14が異常電圧を検出して入力16b,16cを介
してサイリスタ32,33のゲートに信号が与えられて
も、該信号はダイオードを介してサイリスタ31のアノ
ード側に流れて、さらにオン状態のサイリスタ31を通
ってアースに逃げるので、該他のサイリスタ32,33
のゲートはLレベルに保持されており、他の発光素子1
7b,17cが点灯することはない。
れダイオードを介して該サイリスタ31のアノード側に
接続されているので、その後に他の異常電圧検出回路1
3,14が異常電圧を検出して入力16b,16cを介
してサイリスタ32,33のゲートに信号が与えられて
も、該信号はダイオードを介してサイリスタ31のアノ
ード側に流れて、さらにオン状態のサイリスタ31を通
ってアースに逃げるので、該他のサイリスタ32,33
のゲートはLレベルに保持されており、他の発光素子1
7b,17cが点灯することはない。
以上述べたように、本考案によれば、複数個の出力を有
する電源回路の各出力にそれぞれ接続された複数個の異
常電圧検出回路と、該異常電圧検出回路のいずれかから
異常検出信号が入力されたとき該電源回路に停止信号を
出力する共通の一つの保護回路とを含む出力異常検出回
路において、各異常電圧検出回路に対応する発光素子を
備えた表示回路が設けられており、該異常電圧検出回路
からの異常検出信号のうち、最も早く出力された異常検
出信号に基づいて、該信号に対応する電源回路の出力の
みの点灯表示を行なうように構成され、好ましくは各異
常電圧検出回路の出力が、それぞれフリップフロップの
クロック入力に接続され、該フリップフロップの出力
が、それぞれ電源回路の各出力に対応して備えられたナ
ンドゲートの一つの入力に与えられ、該ナンドゲートの
他の入力には、他のナンドゲートの出力が与えられてお
り、さらに各ナンドゲートの出力に従ってスイッチング
素子により発光素子への給電がオンオフされるように構
成されており、最も早く出力された異常検出信号により
当該フリップフロップが立ち上がってHレベルの信号を
出力し、これによりナンドゲートの出力がLレベルに反
転して、当該発光素子が点灯せしめられると共に、上記
ナンドゲートのLレベルの出力が他のナンドゲートの他
の入力に与えられることにより、該他のナンドゲートの
出力がHレベルに保持されるように構成され、もしくは
各異常電圧検出回路の出力がそれぞれサイリスタのゲー
トに接続され、各サイリスタのアノードがそれぞれ発光
素子を介して定電圧源に接続され、さらに、各サイリス
タのアノード側がそれぞれ逆流防止用のダイオードを介
して他のサイリスタのゲート側に接続され、各サイリス
タのスイッチング作用により関連する発光素子への給電
がオンオフされるように構成されており、最も早く出力
された異常検出信号により当該サイリスタがオンにさ
れ、これにより当該発光素子が点灯せしめられると共
に、上記サイリスタのアノード側がLレベルになって、
これが他のサイリスタのゲートに与えられることによ
り、該他のサイリスタのゲートがLレベルに保持される
ように構成したから、電源回路のいずれかの出力に異常
電圧が発生した場合、この出力に対応する異常電圧検出
回路がこれを検出して異常検出信号を出力し、これによ
り保護回路が作動して停止信号を電源回路に出力すると
共に、該異常検出信号が表示回路に入力され、これによ
って最も早く入力された異常検出信号に関連する発光素
子のみが発光してその発光表示が行なわれ、その後に他
の異常電圧検出回路から異常検出信号が入力されても他
の発光素子は発光しないので、異常電圧が発生した電源
回路の出力に関する発光表示のみが行なわれることにな
る。
する電源回路の各出力にそれぞれ接続された複数個の異
常電圧検出回路と、該異常電圧検出回路のいずれかから
異常検出信号が入力されたとき該電源回路に停止信号を
出力する共通の一つの保護回路とを含む出力異常検出回
路において、各異常電圧検出回路に対応する発光素子を
備えた表示回路が設けられており、該異常電圧検出回路
からの異常検出信号のうち、最も早く出力された異常検
出信号に基づいて、該信号に対応する電源回路の出力の
みの点灯表示を行なうように構成され、好ましくは各異
常電圧検出回路の出力が、それぞれフリップフロップの
クロック入力に接続され、該フリップフロップの出力
が、それぞれ電源回路の各出力に対応して備えられたナ
ンドゲートの一つの入力に与えられ、該ナンドゲートの
他の入力には、他のナンドゲートの出力が与えられてお
り、さらに各ナンドゲートの出力に従ってスイッチング
素子により発光素子への給電がオンオフされるように構
成されており、最も早く出力された異常検出信号により
当該フリップフロップが立ち上がってHレベルの信号を
出力し、これによりナンドゲートの出力がLレベルに反
転して、当該発光素子が点灯せしめられると共に、上記
ナンドゲートのLレベルの出力が他のナンドゲートの他
の入力に与えられることにより、該他のナンドゲートの
出力がHレベルに保持されるように構成され、もしくは
各異常電圧検出回路の出力がそれぞれサイリスタのゲー
トに接続され、各サイリスタのアノードがそれぞれ発光
素子を介して定電圧源に接続され、さらに、各サイリス
タのアノード側がそれぞれ逆流防止用のダイオードを介
して他のサイリスタのゲート側に接続され、各サイリス
タのスイッチング作用により関連する発光素子への給電
がオンオフされるように構成されており、最も早く出力
された異常検出信号により当該サイリスタがオンにさ
れ、これにより当該発光素子が点灯せしめられると共
に、上記サイリスタのアノード側がLレベルになって、
これが他のサイリスタのゲートに与えられることによ
り、該他のサイリスタのゲートがLレベルに保持される
ように構成したから、電源回路のいずれかの出力に異常
電圧が発生した場合、この出力に対応する異常電圧検出
回路がこれを検出して異常検出信号を出力し、これによ
り保護回路が作動して停止信号を電源回路に出力すると
共に、該異常検出信号が表示回路に入力され、これによ
って最も早く入力された異常検出信号に関連する発光素
子のみが発光してその発光表示が行なわれ、その後に他
の異常電圧検出回路から異常検出信号が入力されても他
の発光素子は発光しないので、異常電圧が発生した電源
回路の出力に関する発光表示のみが行なわれることにな
る。
したがって、いずれの出力に異常電圧が発生したかが容
易に確認され得るので、これに対する対応が迅速に行な
われ、短時間で電源回路の再始動が可能になる。
易に確認され得るので、これに対する対応が迅速に行な
われ、短時間で電源回路の再始動が可能になる。
かくして本考案によれば、複数個の出力を有する電源回
路に対して、いずれかの出力に異常電圧が発生した場合
に、該電源回路を停止せしめると共に、いずれの出力に
異常電圧が発生したのかが表示回路の発光表示により容
易に確認され得る、極めて優れた出力異常検出回路が提
供され得ることとなる。
路に対して、いずれかの出力に異常電圧が発生した場合
に、該電源回路を停止せしめると共に、いずれの出力に
異常電圧が発生したのかが表示回路の発光表示により容
易に確認され得る、極めて優れた出力異常検出回路が提
供され得ることとなる。
第1図は本考案による出力異常検出回路の一実施例を示
すブロック図、第2図は第1図の出力異常検出回路の具
体的な構成を示す回路図、 第3図は第2図とは異なる他の構成を示す回路図であ
る。 第4図は従来の出力異常検出回路の一例を示すブロック
図である。 10……出力異常検出回路;11……電源回路;12,
13,14……異常電圧検出回路;15……保護回路;
16……表示回路;17a,17b,17c……発光素
子;21,22,23……D形フリップフロップ;2
4,25,26……ナンドゲート;27,28,29…
…トランジスタ;31,32,33……サイリスタ、4
1,42,43,44,45,46……逆流防止用ダイ
オード。
すブロック図、第2図は第1図の出力異常検出回路の具
体的な構成を示す回路図、 第3図は第2図とは異なる他の構成を示す回路図であ
る。 第4図は従来の出力異常検出回路の一例を示すブロック
図である。 10……出力異常検出回路;11……電源回路;12,
13,14……異常電圧検出回路;15……保護回路;
16……表示回路;17a,17b,17c……発光素
子;21,22,23……D形フリップフロップ;2
4,25,26……ナンドゲート;27,28,29…
…トランジスタ;31,32,33……サイリスタ、4
1,42,43,44,45,46……逆流防止用ダイ
オード。
Claims (3)
- 【請求項1】複数個の出力を有する電源回路の各出力に
それぞれ接続された複数個の異常電圧検出回路と、該異
常電圧検出回路のいずれかから異常検出信号が入力され
たとき該電源回路に停止信号を出力する共通の一つの保
護回路とを含む出力異常検出回路において、 各異常電圧検出回路に対応する発光素子を備えた表示回
路が設けられており、該異常電圧検出回路からの異常検
出信号のうち、最も早く出力された異常検出信号に基づ
いて、該異常検出信号に対応する電源回路の出力のみの
点灯表示を行うことを特徴とする、出力異常検出回路。 - 【請求項2】前記表示回路は、前記各異常電圧検出回路
の出力をそれぞれクロック入力に接続したフリップフロ
ップと、該フリップフロップのそれぞれの出力を一つの
入力に接続したナンドゲートと、該ナンドゲートの出力
に従って発光素子への給電をオンオフするスイッチング
素子とで構成され、前記ナンドゲートの出力は他のナン
ドゲートの前記一つの入力とは異なる他の入力に接続さ
れていることを特徴とする、請求項第1項に記載の出力
異常検出回路。 - 【請求項3】前記表示回路は、定電圧源に接続した発光
素子と、この発光素子に接続したサイリスタと、このサ
イリスタのアノード側で分岐した逆流防止用のダイオー
ドを有しており、前記各異常検出回路の出力がそれぞれ
サイリスタのゲートに接続されるとともに、該サイリス
タのアノード側がそれぞれ逆流防止用のダイオードを介
して他のサイリスタのゲート側に接続されていることを
特徴とする、請求項第1項に記載の出力異常検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12517988U JPH0631429Y2 (ja) | 1988-09-27 | 1988-09-27 | 出力異常検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12517988U JPH0631429Y2 (ja) | 1988-09-27 | 1988-09-27 | 出力異常検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0247578U JPH0247578U (ja) | 1990-03-30 |
| JPH0631429Y2 true JPH0631429Y2 (ja) | 1994-08-22 |
Family
ID=31375556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12517988U Expired - Lifetime JPH0631429Y2 (ja) | 1988-09-27 | 1988-09-27 | 出力異常検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0631429Y2 (ja) |
-
1988
- 1988-09-27 JP JP12517988U patent/JPH0631429Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0247578U (ja) | 1990-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8120504B2 (en) | Circuit for indicating operating status of computer hardware devices | |
| US4109161A (en) | Memory circuit with protection circuit | |
| JPH0631429Y2 (ja) | 出力異常検出回路 | |
| US4982107A (en) | Sourcing or sinking output circuit | |
| US4009420A (en) | Solid state power controller | |
| US3999126A (en) | Test device for simultaneously displaying the level of logic signals in a plurality of circuits | |
| US3419857A (en) | Annunciator system | |
| KR200325538Y1 (ko) | 오디오/비디오 시스템의 신호 입력단자 그룹 확인 장치 | |
| JPH04209582A (ja) | 発光素子駆動回路 | |
| US4234873A (en) | Alarm installation with a number of self powered indicating elements | |
| JPS6037670Y2 (ja) | 警報表示装置 | |
| JP2578790B2 (ja) | 保護回路 | |
| JPH02116556A (ja) | ソレノイド駆動装置 | |
| JPS6328469Y2 (ja) | ||
| KR900004182Y1 (ko) | 퍼스날 컴퓨터용 모니터의 화상 회의 절환 회로 | |
| JP6473980B2 (ja) | ユニット | |
| KR960011576B1 (ko) | 엘리베이터의 정지층 표시회로 | |
| JPH0582142U (ja) | 開閉装置用操作器の駆動回路 | |
| JPS61165794A (ja) | 表示装置 | |
| JP3608260B2 (ja) | 負荷制御回路における負荷保護回路 | |
| JPH057602Y2 (ja) | ||
| JP2946777B2 (ja) | スイッチ付電源回路装置 | |
| KR900003614Y1 (ko) | 다출력전원장치에서 다출력 1표시 모니터 회로 | |
| JPH0637920U (ja) | キー入力検知装置 | |
| JPH0752880B2 (ja) | バスシステムの電源バックアップ方式 |