JPH06326058A - 半導体基板の処理方法 - Google Patents
半導体基板の処理方法Info
- Publication number
- JPH06326058A JPH06326058A JP5230216A JP23021693A JPH06326058A JP H06326058 A JPH06326058 A JP H06326058A JP 5230216 A JP5230216 A JP 5230216A JP 23021693 A JP23021693 A JP 23021693A JP H06326058 A JPH06326058 A JP H06326058A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- oxide film
- rie
- silicon
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims abstract description 30
- 239000004065 semiconductor Substances 0.000 title claims description 14
- 238000011282 treatment Methods 0.000 title description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 27
- 239000010703 silicon Substances 0.000 claims abstract description 27
- 238000005530 etching Methods 0.000 claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 22
- 238000001020 plasma etching Methods 0.000 claims description 39
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 11
- 238000012545 processing Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 238000003672 processing method Methods 0.000 claims description 5
- 238000001312 dry etching Methods 0.000 claims description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 4
- 239000010408 film Substances 0.000 description 52
- 239000007789 gas Substances 0.000 description 20
- 235000012431 wafers Nutrition 0.000 description 19
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 18
- 229910010271 silicon carbide Inorganic materials 0.000 description 18
- 150000002500 ions Chemical class 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 9
- 238000007254 oxidation reaction Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000012495 reaction gas Substances 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 125000004432 carbon atom Chemical group C* 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 239000011259 mixed solution Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 239000012788 optical film Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 Ｓｉ基板表面に形成されるダメージ層の度合
いが軽減されるような半導体基板の処理方法を提供する
こと。 【構成】 Ｓｉ基板上に形成されたシリコン酸化膜（Ｓ
ｉＯ2）をＲＩＥ法によってエッチングする方法であっ
て、ＲＩＥの条件として、少なくともＳｉ基板が露出す
る直前の高周波電源のパワー密度（ＲＦパワー密度）を
０.６Ｗ／ｃｍ2に設定するものである。
いが軽減されるような半導体基板の処理方法を提供する
こと。 【構成】 Ｓｉ基板上に形成されたシリコン酸化膜（Ｓ
ｉＯ2）をＲＩＥ法によってエッチングする方法であっ
て、ＲＩＥの条件として、少なくともＳｉ基板が露出す
る直前の高周波電源のパワー密度（ＲＦパワー密度）を
０.６Ｗ／ｃｍ2に設定するものである。
Description
【０００１】
【産業上の利用分野】本発明は、Ｓｉ基板上に形成され
たＳｉＯ2またはＳｉ3Ｎ4をＲＩＥ法によってエッチン
グする技術に関する。
たＳｉＯ2またはＳｉ3Ｎ4をＲＩＥ法によってエッチン
グする技術に関する。
【０００２】
【従来の技術】ＲＩＥ法（Reactive Ion Etching：反応
性イオンエッチング）については既によく知られている
技術であるので基本構造のみを図２に基づいて説明す
る。図２はＲＩＥ装置１を概念的に示した図である。エ
ッチング室２内を真空状態にし、この中に反応ガス（例
えばＣＦ4）３を入れ、高周波電源４から高周波電力を
加えると、放電が生じてプラズマ５が発生する。このプ
ラズマ５中では電界で加速された電子との衝突によって
ガスが解離し、イオンや化学的に極めて活性な原子や分
子が生成される。
性イオンエッチング）については既によく知られている
技術であるので基本構造のみを図２に基づいて説明す
る。図２はＲＩＥ装置１を概念的に示した図である。エ
ッチング室２内を真空状態にし、この中に反応ガス（例
えばＣＦ4）３を入れ、高周波電源４から高周波電力を
加えると、放電が生じてプラズマ５が発生する。このプ
ラズマ５中では電界で加速された電子との衝突によって
ガスが解離し、イオンや化学的に極めて活性な原子や分
子が生成される。
【０００３】後者の原子や分子はラジカル（ＣＦ4では
フッ素Ｆ）といわれ、等方性プラズマエッチングに利用
できる。ＲＩＥ法は前者のイオン（ＣＦ4ではＣＦ3 +、
ＣＦ2 +などの陽イオン）を利用したもので、陰極６と陽
極（図示しない）とを平行平板構造とし、陰極６にウェ
ハ７を置けば、陽イオンが電界で加速されてウェハ７の
表面を衝撃し、変質させ、エッチングを行う。イオン衝
撃は深さ方向だけに生ずるから、エッチングが垂直方向
に進み、異方性エッチングとなる。
フッ素Ｆ）といわれ、等方性プラズマエッチングに利用
できる。ＲＩＥ法は前者のイオン（ＣＦ4ではＣＦ3 +、
ＣＦ2 +などの陽イオン）を利用したもので、陰極６と陽
極（図示しない）とを平行平板構造とし、陰極６にウェ
ハ７を置けば、陽イオンが電界で加速されてウェハ７の
表面を衝撃し、変質させ、エッチングを行う。イオン衝
撃は深さ方向だけに生ずるから、エッチングが垂直方向
に進み、異方性エッチングとなる。
【０００４】斯かるＲＩＥ法において、Ｓｉ基板上に形
成されたＳｉ酸化膜やＳｉ窒化膜を異方性エッチングす
るには、反応ガスとして、ＣＦx又はＣＨxＦy系のガス
を使用しており、例えば、１９９２年応用物理学関係連
合講演会予稿集２８ａ−ＮＣ−６には、反応ガスとし
て、ＣＦ4／Ｈ2混合ガスを使用すると共に、高周波電源
のパワー密度を２.７Ｗ／ｃｍ2に設定することが記載さ
れている。
成されたＳｉ酸化膜やＳｉ窒化膜を異方性エッチングす
るには、反応ガスとして、ＣＦx又はＣＨxＦy系のガス
を使用しており、例えば、１９９２年応用物理学関係連
合講演会予稿集２８ａ−ＮＣ−６には、反応ガスとし
て、ＣＦ4／Ｈ2混合ガスを使用すると共に、高周波電源
のパワー密度を２.７Ｗ／ｃｍ2に設定することが記載さ
れている。
【０００５】
【発明が解決しようとする課題】ＲＩＥ法において、Ｓ
ｉ基板上に形成されたＳｉ酸化膜やＳｉ窒化膜を異方性
エッチングした場合、シリコン基板表面にダメージ層が
形成される。このダメージは、炭素（Ｃ）を含んだエ
ッチングガスに伴うダメージ（エッチングダメージ）
と、イオン注入に伴うダメージとに大別される。
ｉ基板上に形成されたＳｉ酸化膜やＳｉ窒化膜を異方性
エッチングした場合、シリコン基板表面にダメージ層が
形成される。このダメージは、炭素（Ｃ）を含んだエ
ッチングガスに伴うダメージ（エッチングダメージ）
と、イオン注入に伴うダメージとに大別される。
【０００６】炭素を含んだエッチングガスによるエッ
チングダメージについてシリコン酸化膜（ＳｉＯ2）及
びシリコン窒化膜（Ｓｉ3Ｎ4）等のドライエッチングに
おいては、炭素を含んだエッチングガス（ＣＨＦ3、Ｃ
Ｆ4、ＣＨ2Ｆ2、Ｃ3Ｆ8、Ｃ2Ｆ6、ＣＣｌ4等）が広く用
いられている。この場合には、エッチング中に発生する
炭素原子によってシリコン基板表面が炭化シリコン（Ｓ
ｉＣ）化するＳｉＣ化ダメージが生じ、ＳｉＣ化層が形
成される。尚、シリコン表面のＳｉＣ化については、Su
rface & Interface Anal.,9,275(1986)に詳しく解説さ
れている。
チングダメージについてシリコン酸化膜（ＳｉＯ2）及
びシリコン窒化膜（Ｓｉ3Ｎ4）等のドライエッチングに
おいては、炭素を含んだエッチングガス（ＣＨＦ3、Ｃ
Ｆ4、ＣＨ2Ｆ2、Ｃ3Ｆ8、Ｃ2Ｆ6、ＣＣｌ4等）が広く用
いられている。この場合には、エッチング中に発生する
炭素原子によってシリコン基板表面が炭化シリコン（Ｓ
ｉＣ）化するＳｉＣ化ダメージが生じ、ＳｉＣ化層が形
成される。尚、シリコン表面のＳｉＣ化については、Su
rface & Interface Anal.,9,275(1986)に詳しく解説さ
れている。
【０００７】また、シリコン基板表面に生じたＳｉＣ化
層の下には、シリコン基板の結晶構造が乱れる非晶質化
（アモルファス化）ダメージが生じ、非晶質層（アモル
ファス層）が形成される。この非晶質層は、エッチング
中に発生する炭素原子がシリコン基板に叩きつけられ、
基板内部に不用意に打ち込まれることによって形成され
ると考えられる。
層の下には、シリコン基板の結晶構造が乱れる非晶質化
（アモルファス化）ダメージが生じ、非晶質層（アモル
ファス層）が形成される。この非晶質層は、エッチング
中に発生する炭素原子がシリコン基板に叩きつけられ、
基板内部に不用意に打ち込まれることによって形成され
ると考えられる。
【０００８】更に、エッチングガスとしてフロロカーボ
ンガス（ＣＨＦ3、ＣＦ4、ＣＨ2Ｆ2、Ｃ3Ｆ8等）を用い
た場には、シリコン基板表面のＳｉＣ化層の上にＣ−Ｆ
X系ポリマが形成される。このようなダメージ層は、半
導体デバイスを製造する過程において、様々な弊害をも
たらすことになる。例えば、ＬＤＤ（Lightly Doped Dr
ein）構造のＭＯＳトランジスタを製造する場合には、
ソースやドレイン上のＳｉ酸化膜をＲＩＥ法によりエッ
チング除去した後、ソースやドレインに高濃度のイオン
を注入したり、又は、ソースやドレイン上のＳｉ酸化膜
をエッチング除去した後、再びその部分を熱酸化し、こ
の酸化膜の上からソースやドレインに高濃度のイオンを
注入する作業が行われるが、Ｓｉ基板にダメージ層が形
成されていると、Ｓｉ基板表面へのイオン注入が円滑に
行われなかったり、Ｓｉ基板表面に再び酸化膜を形成す
る際の障害となったりする。
ンガス（ＣＨＦ3、ＣＦ4、ＣＨ2Ｆ2、Ｃ3Ｆ8等）を用い
た場には、シリコン基板表面のＳｉＣ化層の上にＣ−Ｆ
X系ポリマが形成される。このようなダメージ層は、半
導体デバイスを製造する過程において、様々な弊害をも
たらすことになる。例えば、ＬＤＤ（Lightly Doped Dr
ein）構造のＭＯＳトランジスタを製造する場合には、
ソースやドレイン上のＳｉ酸化膜をＲＩＥ法によりエッ
チング除去した後、ソースやドレインに高濃度のイオン
を注入したり、又は、ソースやドレイン上のＳｉ酸化膜
をエッチング除去した後、再びその部分を熱酸化し、こ
の酸化膜の上からソースやドレインに高濃度のイオンを
注入する作業が行われるが、Ｓｉ基板にダメージ層が形
成されていると、Ｓｉ基板表面へのイオン注入が円滑に
行われなかったり、Ｓｉ基板表面に再び酸化膜を形成す
る際の障害となったりする。
【０００９】また、ＤＲＡＭの製造過程において、ビッ
ト線とＭＯＳトランジスタのソースとを接続する場合に
も、ＭＯＳトランジスタ上の酸化膜をＲＩＥ法によりエ
ッチングしてコンタクトホールを形成し、ソース上にビ
ット線としてのポリシリコンを堆積させるが、Ｓｉ基板
にダメージ層が形成されていると、Ｓｉ基板（ソース）
とビット線とのコンタクト抵抗が増大する。
ト線とＭＯＳトランジスタのソースとを接続する場合に
も、ＭＯＳトランジスタ上の酸化膜をＲＩＥ法によりエ
ッチングしてコンタクトホールを形成し、ソース上にビ
ット線としてのポリシリコンを堆積させるが、Ｓｉ基板
にダメージ層が形成されていると、Ｓｉ基板（ソース）
とビット線とのコンタクト抵抗が増大する。
【００１０】一般的に、Ｃ−ＦX系ポリマ層は、硫酸と
過酸化水素の混合液を１４０℃に熱したもので溶解でき
るため簡単に除去することができる。また、Ｃ−ＦX系
ポリマ層は４００℃以上の熱処理によっても除去するこ
とができる。また、前記非晶質層は９００℃程度の熱処
理により再び正常に結晶化させることができる。
過酸化水素の混合液を１４０℃に熱したもので溶解でき
るため簡単に除去することができる。また、Ｃ−ＦX系
ポリマ層は４００℃以上の熱処理によっても除去するこ
とができる。また、前記非晶質層は９００℃程度の熱処
理により再び正常に結晶化させることができる。
【００１１】前記ＳｉＣ化層はドライエッチングによっ
て除去することができるが、今後素子の微細化が進むこ
とを考えると、このようなエッチング処理がきわめて難
しくなることが予想される。例えば、１ＧＤＲＡＭクラ
ス（デザインルール０．１５μｍ）のＵＬＳＩでは、ソ
ースやドレイン等の拡散層が６０ｎｍ程度まで浅くなる
ことが予想され、このような数ｎｍオーダのエッチング
を精度良く制御するには、その再現性等の面に問題が生
じる危惧がある。
て除去することができるが、今後素子の微細化が進むこ
とを考えると、このようなエッチング処理がきわめて難
しくなることが予想される。例えば、１ＧＤＲＡＭクラ
ス（デザインルール０．１５μｍ）のＵＬＳＩでは、ソ
ースやドレイン等の拡散層が６０ｎｍ程度まで浅くなる
ことが予想され、このような数ｎｍオーダのエッチング
を精度良く制御するには、その再現性等の面に問題が生
じる危惧がある。
【００１２】また、前記従来例にあっては、２.７Ｗ／
ｃｍ2という高い密度で高周波電圧を印加するために、
炭素の運動エネルギーやプラズマ密度が高くなって、Ｓ
ｉ酸化膜やＳｉ窒化膜がエッチングされた直後にイオン
等の荷電粒子が、強い電界によりＳｉ基板表面に激しく
衝突し、ＳｉＣ層を主としたダメージが大きくなりやす
い問題がある。
ｃｍ2という高い密度で高周波電圧を印加するために、
炭素の運動エネルギーやプラズマ密度が高くなって、Ｓ
ｉ酸化膜やＳｉ窒化膜がエッチングされた直後にイオン
等の荷電粒子が、強い電界によりＳｉ基板表面に激しく
衝突し、ＳｉＣ層を主としたダメージが大きくなりやす
い問題がある。
【００１３】本発明は斯かる問題点に鑑み、Ｓｉ基板表
面に形成されるダメージ層の度合いが軽減されるような
半導体基板の処理方法を提供するものである。また、本
発明の第２の目的は、ＳｉＣ化ダメージ層を精度良く除
去することのできる半導体基板の処理方法を提供するこ
とにある。
面に形成されるダメージ層の度合いが軽減されるような
半導体基板の処理方法を提供するものである。また、本
発明の第２の目的は、ＳｉＣ化ダメージ層を精度良く除
去することのできる半導体基板の処理方法を提供するこ
とにある。
【００１４】
【課題を解決するための手段】本発明の第１の半導体基
板の処理方法は、シリコン基板上に形成されたシリコン
酸化膜（ＳｉＯ2）又はシリコン窒化膜（Ｓｉ3Ｎ4）等
を反応性イオンエッチング（ＲＩＥ）法によってエッチ
ングする方法であって、前記ＲＩＥの条件として、少な
くとも前記シリコン基板が露出する直前の高周波電源の
パワー密度（以下ＲＦパワー密度と称す）を約１.０Ｗ
／ｃｍ2未満に設定するものである。
板の処理方法は、シリコン基板上に形成されたシリコン
酸化膜（ＳｉＯ2）又はシリコン窒化膜（Ｓｉ3Ｎ4）等
を反応性イオンエッチング（ＲＩＥ）法によってエッチ
ングする方法であって、前記ＲＩＥの条件として、少な
くとも前記シリコン基板が露出する直前の高周波電源の
パワー密度（以下ＲＦパワー密度と称す）を約１.０Ｗ
／ｃｍ2未満に設定するものである。
【００１５】反応ガスは、ＣＦxあるいはＣＨxＦy等の
フロロカーボンガスそのもの、これらの混合ガス、又は
これらのガスにＯ2、Ｎ2、Ｈ2、あるいは不活性ガス
（Ａｒ，Ｈｅ等）を添加した混合ガスなどのＣＦx又は
ＣＨxＦy系のガスを用いる。また、本発明の第２の半導
体基板の処理方法は、シリコン基板上に形成されたシリ
コン酸化膜（ＳｉＯ2）又はシリコン窒化膜（Ｓｉ
3Ｎ4）等にドライエッチングした後、Ｏ2ＲＩＥ処理を
施したものである。
フロロカーボンガスそのもの、これらの混合ガス、又は
これらのガスにＯ2、Ｎ2、Ｈ2、あるいは不活性ガス
（Ａｒ，Ｈｅ等）を添加した混合ガスなどのＣＦx又は
ＣＨxＦy系のガスを用いる。また、本発明の第２の半導
体基板の処理方法は、シリコン基板上に形成されたシリ
コン酸化膜（ＳｉＯ2）又はシリコン窒化膜（Ｓｉ
3Ｎ4）等にドライエッチングした後、Ｏ2ＲＩＥ処理を
施したものである。
【００１６】また、本発明の第３の半導体基板の処理方
法は、シリコン基板上に形成されたシリコン酸化膜（Ｓ
ｉＯ2）又はシリコン窒化膜（Ｓｉ3Ｎ4）等にドライエ
ッチングによってコンタクトホールを形成し、その後、
前記コンタクトホールの少なくとも底面にＯ2ＲＩＥ処
理を施したものである。
法は、シリコン基板上に形成されたシリコン酸化膜（Ｓ
ｉＯ2）又はシリコン窒化膜（Ｓｉ3Ｎ4）等にドライエ
ッチングによってコンタクトホールを形成し、その後、
前記コンタクトホールの少なくとも底面にＯ2ＲＩＥ処
理を施したものである。
【００１７】
【作用】即ち、ＲＦパワー密度は約１.０Ｗ／ｃｍ2を境
に、それよりも低くすると、Ｓｉ基板表面のダメージの
度合いが軽減されることに着目し、少なくともＳｉ基板
が露出する直前のＲＦパワー密度を約１.０Ｗ／ｃｍ2未
満に設定することにより、Ｓｉ基板表面がダメージを受
けにくくなる。
に、それよりも低くすると、Ｓｉ基板表面のダメージの
度合いが軽減されることに着目し、少なくともＳｉ基板
が露出する直前のＲＦパワー密度を約１.０Ｗ／ｃｍ2未
満に設定することにより、Ｓｉ基板表面がダメージを受
けにくくなる。
【００１８】また、プラズマダメージであるシリコンの
ＳｉＣ層は、Ｏ2ＲＩＥにより酸化を伴うことによっ
て、ＳｉＣ＋２Ｏ2→ＳｉＯ2＋ＣＯ2↑の反応で除去さ
れ、ＳｉＯ2が形成される。このＳｉＯ2をウェット洗浄
等により除去すれば、ダメージのないシリコン基板表面
が得られる。
ＳｉＣ層は、Ｏ2ＲＩＥにより酸化を伴うことによっ
て、ＳｉＣ＋２Ｏ2→ＳｉＯ2＋ＣＯ2↑の反応で除去さ
れ、ＳｉＯ2が形成される。このＳｉＯ2をウェット洗浄
等により除去すれば、ダメージのないシリコン基板表面
が得られる。
【００１９】
【実施例】本発明の第１の実施例を以下に説明する。Ｓ
ｉ基板の表面に、主にＳｉＣ層からなるダメージ層が形
成されると、このダメージ層が障害となって、例えば、
Ｓｉ基板を熱酸化した場合、その表面の酸化が抑制され
る。
ｉ基板の表面に、主にＳｉＣ層からなるダメージ層が形
成されると、このダメージ層が障害となって、例えば、
Ｓｉ基板を熱酸化した場合、その表面の酸化が抑制され
る。
【００２０】出願人は、斯かる事実を次の実験により立
証した。 まず、単結晶Ｓｉ基板の表面にシリコン酸化膜を形成
したウェハを、通常のＲＩＥ装置を使用して、シリコン
酸化膜だけをエッチング除去する。この時のエッチング
条件は次の通りである。 使用ガス：ＣＨＦ3＋Ａｒ （試料ウェハＡ〜Ｆ同条
件） ガス圧力：０．２Ｔｏｒｒ （試料ウェハＡ〜Ｆ同条
件） 試料ウェハＡ・・ＲＦパワー密度：０.４Ｗ／ｃｍ2 試料ウェハＢ・・ＲＦパワー密度：０.６Ｗ／ｃｍ2 試料ウェハＣ・・ＲＦパワー密度：０.８Ｗ／ｃｍ2 試料ウェハＤ・・ＲＦパワー密度：１.０Ｗ／ｃｍ2 試料ウェハＥ・・ＲＦパワー密度：１.２Ｗ／ｃｍ2 試料ウェハＦ・・ＲＦパワー密度：１.４Ｗ／ｃｍ2 各試料ウェハＡ〜Ｆを酸化炉に入れ、酸素雰囲気中、
９００℃で６５分間の熱酸化を行う。この熱酸化の条件
は、ダメージの全く無い（上記の作業を行っていな
い）単結晶Ｓｉ基板を用いた場合に、２００Åの膜厚の
酸化膜が形成されるように設定した。
証した。 まず、単結晶Ｓｉ基板の表面にシリコン酸化膜を形成
したウェハを、通常のＲＩＥ装置を使用して、シリコン
酸化膜だけをエッチング除去する。この時のエッチング
条件は次の通りである。 使用ガス：ＣＨＦ3＋Ａｒ （試料ウェハＡ〜Ｆ同条
件） ガス圧力：０．２Ｔｏｒｒ （試料ウェハＡ〜Ｆ同条
件） 試料ウェハＡ・・ＲＦパワー密度：０.４Ｗ／ｃｍ2 試料ウェハＢ・・ＲＦパワー密度：０.６Ｗ／ｃｍ2 試料ウェハＣ・・ＲＦパワー密度：０.８Ｗ／ｃｍ2 試料ウェハＤ・・ＲＦパワー密度：１.０Ｗ／ｃｍ2 試料ウェハＥ・・ＲＦパワー密度：１.２Ｗ／ｃｍ2 試料ウェハＦ・・ＲＦパワー密度：１.４Ｗ／ｃｍ2 各試料ウェハＡ〜Ｆを酸化炉に入れ、酸素雰囲気中、
９００℃で６５分間の熱酸化を行う。この熱酸化の条件
は、ダメージの全く無い（上記の作業を行っていな
い）単結晶Ｓｉ基板を用いた場合に、２００Åの膜厚の
酸化膜が形成されるように設定した。
【００２１】試料Ａ〜Ｆの表面に再び形成されたシリ
コン酸化膜の膜厚を、エリプソメトリ（光学式膜厚測定
装置）で測定した結果を図１に示す。図１から、ＲＦパ
ワー密度を約１.０Ｗ／ｃｍ2未満にすると、その後の熱
酸化工程でＳｉ酸化膜を再度形成できることが分かる。
換言すれば、ＲＦパワー密度を高くすると、Ｓｉ酸化膜
のエッチング直後に、Ｓｉ基板の表面にひどいダメージ
を与え、これによるダメージ層がその後のＳｉ酸化膜の
成長を妨げる。
コン酸化膜の膜厚を、エリプソメトリ（光学式膜厚測定
装置）で測定した結果を図１に示す。図１から、ＲＦパ
ワー密度を約１.０Ｗ／ｃｍ2未満にすると、その後の熱
酸化工程でＳｉ酸化膜を再度形成できることが分かる。
換言すれば、ＲＦパワー密度を高くすると、Ｓｉ酸化膜
のエッチング直後に、Ｓｉ基板の表面にひどいダメージ
を与え、これによるダメージ層がその後のＳｉ酸化膜の
成長を妨げる。
【００２２】そこで、例えば、Ｓｉ基板上のＳｉ酸化膜
をＲＩＥ装置でエッチングする場合には、ＲＦパワー密
度を０.６Ｗ／ｃｍ2に設定しておく。これにより、Ｓｉ
基板表面のダメージ度合いが軽減され、その後に酸化膜
形成、イオン注入、配線接続等をした時に良好な特性の
素子を得ることができる。また、ＲＦパワー密度を０.
６Ｗ／ｃｍ2とした場合、ＲＦパワー密度が高いものと
比較して、エッチング速度が遅いので、スループットが
低下する危惧があるが、他の実施例として、当初、ＲＦ
パワー密度を２.０Ｗ／ｃｍ2に設定しておき、Ｓｉ基板
が露出する直前にＲＦパワー密度を０.６Ｗ／ｃｍ2に低
下させるとよい。要するに、Ｓｉ基板が露出する直前の
ＲＦパワー密度が、Ｓｉ基板表面のダメージ層が軽減さ
れる程度のものであればよい。
をＲＩＥ装置でエッチングする場合には、ＲＦパワー密
度を０.６Ｗ／ｃｍ2に設定しておく。これにより、Ｓｉ
基板表面のダメージ度合いが軽減され、その後に酸化膜
形成、イオン注入、配線接続等をした時に良好な特性の
素子を得ることができる。また、ＲＦパワー密度を０.
６Ｗ／ｃｍ2とした場合、ＲＦパワー密度が高いものと
比較して、エッチング速度が遅いので、スループットが
低下する危惧があるが、他の実施例として、当初、ＲＦ
パワー密度を２.０Ｗ／ｃｍ2に設定しておき、Ｓｉ基板
が露出する直前にＲＦパワー密度を０.６Ｗ／ｃｍ2に低
下させるとよい。要するに、Ｓｉ基板が露出する直前の
ＲＦパワー密度が、Ｓｉ基板表面のダメージ層が軽減さ
れる程度のものであればよい。
【００２３】次に、本発明の第２の実施例を以下に説明
する。図３及び図４はシリコン基板上の絶縁膜にコンタ
クトホールを形成するプロセスを示している。まず、図
３Ａにおいて、単結晶シリコン基板８上にフィールド酸
化膜９、ゲート電極１０及びソース、ドレインとしての
不純物拡散領域１１、１２を形成し、その上に、例えば
ＣＶＤ法によりシリコン酸化膜１３を堆積させ、更にこ
のシリコン酸化膜１３の上にコンタクトホール形成のた
めのレジストパターン１４を形成する。
する。図３及び図４はシリコン基板上の絶縁膜にコンタ
クトホールを形成するプロセスを示している。まず、図
３Ａにおいて、単結晶シリコン基板８上にフィールド酸
化膜９、ゲート電極１０及びソース、ドレインとしての
不純物拡散領域１１、１２を形成し、その上に、例えば
ＣＶＤ法によりシリコン酸化膜１３を堆積させ、更にこ
のシリコン酸化膜１３の上にコンタクトホール形成のた
めのレジストパターン１４を形成する。
【００２４】次に、図３Ｂにおいて、前記レジスト１４
をマスクとして、ＲＩＥ（エッチング条件 ＲＦパワー
密度：２Ｗ／ｃｍ2、ガス圧力：０．２Ｔｏｒｒ、使用
ガス：ＣＨＦ3＋Ａｒ）により、前記シリコン酸化膜１
３に、前記シリコン基板８に達するコンタクトホール１
５、１６を形成する。この際、前記コンタクトホール１
５、１６の底面、即ち、前記シリコン基板８の表面にＳ
ｉＣ化ダメージ層１７が形成される。
をマスクとして、ＲＩＥ（エッチング条件 ＲＦパワー
密度：２Ｗ／ｃｍ2、ガス圧力：０．２Ｔｏｒｒ、使用
ガス：ＣＨＦ3＋Ａｒ）により、前記シリコン酸化膜１
３に、前記シリコン基板８に達するコンタクトホール１
５、１６を形成する。この際、前記コンタクトホール１
５、１６の底面、即ち、前記シリコン基板８の表面にＳ
ｉＣ化ダメージ層１７が形成される。
【００２５】そして、図３Ｃにおいて、前記レジスト１
４をＯ2プラズマアッシングすると共に硫酸と過酸化水
素水の混合液に浸して除去する。さて、Ｓｉ基板の表面
に、主にＳｉＣ層からなるダメージ層が形成されると、
このダメージ層が障害となって、例えば、Ｓｉ基板を熱
酸化した場合、その表面の酸化が抑制されるので、これ
を除去することが必要となる。
４をＯ2プラズマアッシングすると共に硫酸と過酸化水
素水の混合液に浸して除去する。さて、Ｓｉ基板の表面
に、主にＳｉＣ層からなるダメージ層が形成されると、
このダメージ層が障害となって、例えば、Ｓｉ基板を熱
酸化した場合、その表面の酸化が抑制されるので、これ
を除去することが必要となる。
【００２６】出願人は、まず、図３Ｃの状態の試料を４
枚（試料Ｇ〜試料Ｊ）準備し、夫々次のような処理を行
った後、熱酸化を行った。 試料ウェハＧ・・Ｏ2ＲＩＥ処理（通常のＲＩＥ装置に
処理ガスとしてＯ2を用いる） 試料ウェハＨ・・Ｏ3処理（基板温度３００℃、Ｏ3＋Ｏ
2（濃度５％）＋Ｎ2雰囲気） 試料ウェハＩ・・Ｏ2プラズマダウンフロー（マイクロ
波放電プラズマのラジカルのみを照射） 試料ウェハＪ・・未処理 ＊試料ウェハＫ・・単なるシリコンウェハ（即ち、Ｓｉ
Ｃ化ダメージの全くないもの） 図５は熱酸化後の前記コンタクトホール１５、１６底面
の酸化膜厚を測定した結果である。シリコン表面にＳｉ
Ｃ化ダメージが残っていると、その後の酸化膜の成長が
妨げられることは前述の通りである。この図より、Ｏ2
ＲＩＥ処理を施したものは、試料ウェハＫとほぼ同等の
値を示している。
枚（試料Ｇ〜試料Ｊ）準備し、夫々次のような処理を行
った後、熱酸化を行った。 試料ウェハＧ・・Ｏ2ＲＩＥ処理（通常のＲＩＥ装置に
処理ガスとしてＯ2を用いる） 試料ウェハＨ・・Ｏ3処理（基板温度３００℃、Ｏ3＋Ｏ
2（濃度５％）＋Ｎ2雰囲気） 試料ウェハＩ・・Ｏ2プラズマダウンフロー（マイクロ
波放電プラズマのラジカルのみを照射） 試料ウェハＪ・・未処理 ＊試料ウェハＫ・・単なるシリコンウェハ（即ち、Ｓｉ
Ｃ化ダメージの全くないもの） 図５は熱酸化後の前記コンタクトホール１５、１６底面
の酸化膜厚を測定した結果である。シリコン表面にＳｉ
Ｃ化ダメージが残っていると、その後の酸化膜の成長が
妨げられることは前述の通りである。この図より、Ｏ2
ＲＩＥ処理を施したものは、試料ウェハＫとほぼ同等の
値を示している。
【００２７】このことから、Ｏ2ＲＩＥ処理によりＳｉ
Ｃ化ダメージを完全に除去できることがわかる。尚、試
料Ｇ〜Ｉは自動的に前述したポリマ層のダメージも改善
されるが、非晶質層は若干残存する。そこで、図４Ｄに
おいて、通常のＲＩＥ装置を用いて、基板にＯ2ＲＩＥ
処理を施す（エッチング条件 ＲＦパワー密度：０．２
〜０．５Ｗ／ｃｍ2、ガス圧力：０．００１〜０．３Ｔ
ｏｒｒ、使用ガス：Ｏ2）。これにより、図４Ｅの通
り、ＳｉＣ化ダメージ部分が改質され、その部分にシリ
コン酸化膜（ＳｉＯ2）１８が形成される。
Ｃ化ダメージを完全に除去できることがわかる。尚、試
料Ｇ〜Ｉは自動的に前述したポリマ層のダメージも改善
されるが、非晶質層は若干残存する。そこで、図４Ｄに
おいて、通常のＲＩＥ装置を用いて、基板にＯ2ＲＩＥ
処理を施す（エッチング条件 ＲＦパワー密度：０．２
〜０．５Ｗ／ｃｍ2、ガス圧力：０．００１〜０．３Ｔ
ｏｒｒ、使用ガス：Ｏ2）。これにより、図４Ｅの通
り、ＳｉＣ化ダメージ部分が改質され、その部分にシリ
コン酸化膜（ＳｉＯ2）１８が形成される。
【００２８】図６はＯ2ＲＩＥ処理を２０秒間行った時
に形成されるシリコン酸化膜１８の膜厚とその時のＲＦ
パワー密度との関係を示している。この図から明らかな
ように、ＲＦパワーの変化に応じて、シリコン酸化膜１
８の膜厚が数ｎｍのオーダで変化することが分かる。こ
のシリコン酸化膜は後述するようにウェット洗浄によっ
て除去されるものではあるが、これに限らず、通常のＲ
ＩＥによりシリコン表面にＳｉＣダメージ層が形成され
た時に、Ｏ2ＲＩＥ処理を行うことによって、このダメ
ージ層を完全に除去することができ、例えば「発明が解
決しようとする課題」の項目で述べたとおり、ＬＤＤ構
造のトランジスタを作成するときのように、ＲＩＥ後に
酸化膜を再び形成する場合に、数ｎｍのオーダで膜厚を
制御することができる。
に形成されるシリコン酸化膜１８の膜厚とその時のＲＦ
パワー密度との関係を示している。この図から明らかな
ように、ＲＦパワーの変化に応じて、シリコン酸化膜１
８の膜厚が数ｎｍのオーダで変化することが分かる。こ
のシリコン酸化膜は後述するようにウェット洗浄によっ
て除去されるものではあるが、これに限らず、通常のＲ
ＩＥによりシリコン表面にＳｉＣダメージ層が形成され
た時に、Ｏ2ＲＩＥ処理を行うことによって、このダメ
ージ層を完全に除去することができ、例えば「発明が解
決しようとする課題」の項目で述べたとおり、ＬＤＤ構
造のトランジスタを作成するときのように、ＲＩＥ後に
酸化膜を再び形成する場合に、数ｎｍのオーダで膜厚を
制御することができる。
【００２９】尚、前記シリコン酸化膜はコンタクトホー
ルの底面に形成されるので、除去されるものではある
が、そのままこの酸化膜を利用できる個所であれば、特
に除去する必要はなく、それを利用すればよい。しか
も、Ｏ2ＲＩＥは処理温度が室温付近であるために、不
純物の再拡散が抑制され、浅い接合に対しても十分に対
応可能である。
ルの底面に形成されるので、除去されるものではある
が、そのままこの酸化膜を利用できる個所であれば、特
に除去する必要はなく、それを利用すればよい。しか
も、Ｏ2ＲＩＥは処理温度が室温付近であるために、不
純物の再拡散が抑制され、浅い接合に対しても十分に対
応可能である。
【００３０】さて、図４Ｅにおいて、前記シリコン酸化
膜１８をウェット洗浄（例えばＨ2Ｏ：ＨＦ＝２０：１
の溶液に３０秒間漬浸する）等により除去すると、ダメ
ージのないシリコン基板表面が露出する。その後、スパ
ッタ法等によりアルミ合金や高融点金属をコンタクトホ
ール１５、１６内に形成し、配線１９、２０として加工
する。
膜１８をウェット洗浄（例えばＨ2Ｏ：ＨＦ＝２０：１
の溶液に３０秒間漬浸する）等により除去すると、ダメ
ージのないシリコン基板表面が露出する。その後、スパ
ッタ法等によりアルミ合金や高融点金属をコンタクトホ
ール１５、１６内に形成し、配線１９、２０として加工
する。
【００３１】このように、Ｏ2ＲＩＥによってＳｉＣ化
ダメージ層を除去するので、実験によっても金属−Ｓｉ
基板間のコンタクト抵抗が低く測定された。図７は前記
試料Ｇと試料Ｈ（各２つずつ）の処理を施した後に、配
線加工した時のコンタクト抵抗を測定したものである
（コンタクトホールサイズ：０．２５μｍ2 、配線材
料：ポリシリコン）。
ダメージ層を除去するので、実験によっても金属−Ｓｉ
基板間のコンタクト抵抗が低く測定された。図７は前記
試料Ｇと試料Ｈ（各２つずつ）の処理を施した後に、配
線加工した時のコンタクト抵抗を測定したものである
（コンタクトホールサイズ：０．２５μｍ2 、配線材
料：ポリシリコン）。
【００３２】両者を比較して明らかなように、ＳｉＣ化
ダメージ層を除去しただけで（試料Ｇ）、コンタクト抵
抗を低減することができる。また、抵抗のばらつきも小
さく、信頼性も向上する。
ダメージ層を除去しただけで（試料Ｇ）、コンタクト抵
抗を低減することができる。また、抵抗のばらつきも小
さく、信頼性も向上する。
【００３３】
【発明の効果】本発明の第１の半導体基板の処理方法に
あっては、Ｓｉ基板上のＳｉ酸化又はＳｉ窒化膜をＲＩ
Ｅ法によりエッチングした際に、Ｓｉ基板表面に形成さ
れるダメージ層の度合いを軽減することができる。ま
た、第２及び第３の半導体基板の製造方法にあっては、
ＲＩＥ後のダメージ層を除去することができる。
あっては、Ｓｉ基板上のＳｉ酸化又はＳｉ窒化膜をＲＩ
Ｅ法によりエッチングした際に、Ｓｉ基板表面に形成さ
れるダメージ層の度合いを軽減することができる。ま
た、第２及び第３の半導体基板の製造方法にあっては、
ＲＩＥ後のダメージ層を除去することができる。
【００３４】従って、その後に酸化膜形成、イオン注
入、配線接続等をした時に良好な特性の素子を得ること
ができる。
入、配線接続等をした時に良好な特性の素子を得ること
ができる。
【図１】本発明の第１の実施例におけるＲＩＥ法でのＲ
Ｆパワー密度とその後に形成される熱酸化膜厚との関係
を示すグラフである。
Ｆパワー密度とその後に形成される熱酸化膜厚との関係
を示すグラフである。
【図２】通常のＲＩＥ装置の概念図である。
【図３】本発明の第２の実施例における半導体装置の製
造プロセスを示す断面図である。
造プロセスを示す断面図である。
【図４】本発明の第２の実施例における半導体装置の製
造プロセスを示す断面図である。
造プロセスを示す断面図である。
【図５】本発明の第２の実施例における各種ダメージ層
除去試験処理後の熱酸化膜厚を示すグラフである。
除去試験処理後の熱酸化膜厚を示すグラフである。
【図６】本発明の第２の実施例におけるＲＩＥ法でのＲ
Ｆパワー密度とＯ2ＲＩＥ処理時に形成される酸化膜厚
との関係を示すグラフである。
Ｆパワー密度とＯ2ＲＩＥ処理時に形成される酸化膜厚
との関係を示すグラフである。
【図７】本発明の第２の実施例におけるＳｉＣ化ダメー
ジ層があるものと無いものとのコンタクト抵抗を示す図
である。
ジ層があるものと無いものとのコンタクト抵抗を示す図
である。
１ ＲＩＥ装置 ８ シリコン基板 １３ シリコン酸化膜 １５、１６ コンタクトホール
Claims (3)
- 【請求項１】 シリコン基板上に形成されたシリコン酸
化膜（ＳｉＯ2）又はシリコン窒化膜（Ｓｉ3Ｎ4）等を
反応性イオンエッチング（ＲＩＥ）法によってエッチン
グする方法であって、前記ＲＩＥの条件として、少なく
とも前記シリコン基板が露出する直前の高周波電源のパ
ワー密度を、約１.０Ｗ／ｃｍ2未満に設定したことを特
徴とする半導体基板の処理方法。 - 【請求項２】 シリコン基板上に形成されたシリコン酸
化膜（ＳｉＯ2）又はシリコン窒化膜（Ｓｉ3Ｎ4）等を
ドライエッチングした後、Ｏ2ＲＩＥによって処理する
ことを特徴とした半導体基板の処理方法。 - 【請求項３】 シリコン基板上に形成されたシリコン酸
化膜（ＳｉＯ2）又はシリコン窒化膜（Ｓｉ3Ｎ4）等に
ドライエッチングによってコンタクトホールを形成し、
その後、前記コンタクトホールの少なくとも底面をＯ2
ＲＩＥによって処理することを特徴とした半導体基板の
処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5230216A JPH06326058A (ja) | 1993-03-16 | 1993-09-16 | 半導体基板の処理方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5593293 | 1993-03-16 | ||
| JP5-55932 | 1993-03-16 | ||
| JP5230216A JPH06326058A (ja) | 1993-03-16 | 1993-09-16 | 半導体基板の処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326058A true JPH06326058A (ja) | 1994-11-25 |
Family
ID=26396826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5230216A Pending JPH06326058A (ja) | 1993-03-16 | 1993-09-16 | 半導体基板の処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326058A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002543610A (ja) * | 1999-05-03 | 2002-12-17 | アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ | ＳｉＣの除去法 |
| JP2013038419A (ja) * | 2000-09-26 | 2013-02-21 | Applied Materials Inc | プラズマ誘発損傷を減少させる方法 |
-
1993
- 1993-09-16 JP JP5230216A patent/JPH06326058A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002543610A (ja) * | 1999-05-03 | 2002-12-17 | アンテルユニヴェルシテール・ミクロ−エレクトロニカ・サントリュム・ヴェー・ゼッド・ドゥブルヴェ | ＳｉＣの除去法 |
| JP2012023384A (ja) * | 1999-05-03 | 2012-02-02 | Imec | ＳｉＣの除去法 |
| JP2013038419A (ja) * | 2000-09-26 | 2013-02-21 | Applied Materials Inc | プラズマ誘発損傷を減少させる方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| US6168726B1 (en) | Etching an oxidized organo-silane film | |
| US8158509B2 (en) | Method of manufacturing semiconductor device | |
| US5888309A (en) | Lateral etch inhibited multiple for forming a via through a microelectronics layer susceptible to etching within a fluorine containing plasma followed by an oxygen containing plasma | |
| KR100338484B1 (ko) | 반도체장치의제조방법및처리액 | |
| JPH08264510A (ja) | シリコン窒化膜のエッチング方法およびエッチング装置 | |
| JPS6252455B2 (ja) | ||
| US6383918B1 (en) | Method for reducing semiconductor contact resistance | |
| US9947768B2 (en) | Method for forming spacers for a transistor gate | |
| JP2012023384A (ja) | ＳｉＣの除去法 | |
| US9780191B2 (en) | Method of forming spacers for a gate of a transistor | |
| US6083815A (en) | Method of gate etching with thin gate oxide | |
| JP2903884B2 (ja) | 半導体装置の製法 | |
| KR100747671B1 (ko) | 드라이 에칭 방법 및 반도체 장치의 제조 방법 | |
| US6960531B2 (en) | Method of manufacturing electronic device | |
| JPH11243084A (ja) | 酸化膜エッチング方法 | |
| US9484217B2 (en) | Method of forming contact openings for a transistor | |
| US6399515B1 (en) | Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity | |
| JPH05275326A (ja) | レジストのアッシング方法 | |
| US7402524B2 (en) | Post high voltage gate oxide pattern high-vacuum outgas surface treatment | |
| JPH06326058A (ja) | 半導体基板の処理方法 | |
| JP3384622B2 (ja) | 基板の処理方法 | |
| JPS628512B2 (ja) | ||
| JP2002217414A (ja) | 半導体装置およびその製造方法 | |
| JPH01200628A (ja) | ドライエッチング方法 |