JPH06326087A - 半導体集積回路の製造方法及びその製造装置 - Google Patents
半導体集積回路の製造方法及びその製造装置Info
- Publication number
- JPH06326087A JPH06326087A JP13285593A JP13285593A JPH06326087A JP H06326087 A JPH06326087 A JP H06326087A JP 13285593 A JP13285593 A JP 13285593A JP 13285593 A JP13285593 A JP 13285593A JP H06326087 A JPH06326087 A JP H06326087A
- Authority
- JP
- Japan
- Prior art keywords
- film
- integrated circuit
- semiconductor integrated
- pressure
- tetraethoxysilane
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【目的】 膜の緻密性を確保した上で、成膜速度を速め
ることができる半導体集積回路の製造方法及びその製造
装置を提供する。 【構成】 テトラエトキシシラン３とオゾン４を、それ
らの混合気体が大気圧よりも高い圧力になるように供給
する反応ガス供給手段１，２と、反応容器１０内に配置
された半導体基板６を加熱する加熱手段５と、を備えて
いる。層間絶縁膜を成膜する際に、大気圧よりも高い圧
力のテトラエトキシシラン３及びオゾン４の混合気体で
半導体基板６上に熱気相成長法によって層間絶縁膜を成
膜する。テトラエトキシシラン３及びオゾン４の流量を
増加させた場合でも、気相中における重合反応が十分に
進行する。膜の緻密性を確保しながら、その成膜速度を
速くすることができる。
ることができる半導体集積回路の製造方法及びその製造
装置を提供する。 【構成】 テトラエトキシシラン３とオゾン４を、それ
らの混合気体が大気圧よりも高い圧力になるように供給
する反応ガス供給手段１，２と、反応容器１０内に配置
された半導体基板６を加熱する加熱手段５と、を備えて
いる。層間絶縁膜を成膜する際に、大気圧よりも高い圧
力のテトラエトキシシラン３及びオゾン４の混合気体で
半導体基板６上に熱気相成長法によって層間絶縁膜を成
膜する。テトラエトキシシラン３及びオゾン４の流量を
増加させた場合でも、気相中における重合反応が十分に
進行する。膜の緻密性を確保しながら、その成膜速度を
速くすることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体集積回路の製造
方法に係り、特にテトラエトキシシラン及びオゾン（Ｏ
3 ）の混合気体による熱気相成長法及び半導体集積回路
の製造装置に関する。
方法に係り、特にテトラエトキシシラン及びオゾン（Ｏ
3 ）の混合気体による熱気相成長法及び半導体集積回路
の製造装置に関する。
【０００２】
【従来の技術】半導体集積回路の製造工程において、平
坦性が良く、４００℃前後の低温にて成膜可能なＴＥＯ
Ｓ−Ｏ3 熱ＣＶＤ酸化膜が、Ａｌ配線後の層間絶縁膜と
して検討されている。このＴＥＯＳ−Ｏ3 熱ＣＶＤ酸化
膜は、枚様式の開放型装置により大気圧下で成膜され
る。ここに、上記ＴＥＯＳ（テトラエトキシシラン）
は、Ｓｉ（ＯＣ2 Ｈ 5）4 を主成分とする反応性ガスの
略称である。
坦性が良く、４００℃前後の低温にて成膜可能なＴＥＯ
Ｓ−Ｏ3 熱ＣＶＤ酸化膜が、Ａｌ配線後の層間絶縁膜と
して検討されている。このＴＥＯＳ−Ｏ3 熱ＣＶＤ酸化
膜は、枚様式の開放型装置により大気圧下で成膜され
る。ここに、上記ＴＥＯＳ（テトラエトキシシラン）
は、Ｓｉ（ＯＣ2 Ｈ 5）4 を主成分とする反応性ガスの
略称である。
【０００３】
【発明が解決しようとする課題】しかしながら、従来の
方法において絶縁膜の成膜速度は、ＴＥＯＳとＯ3 の流
量を増加させることにより速くなるが、その場合、気相
中における重合反応が不十分となり、形成された膜の緻
密性が劣化するという問題があった。即ち、膜の緻密性
を確保するためには、成膜速度を犠牲にし、枚様式の装
置としてはかなり遅い成膜速度で成膜を行わざるを得な
かった。
方法において絶縁膜の成膜速度は、ＴＥＯＳとＯ3 の流
量を増加させることにより速くなるが、その場合、気相
中における重合反応が不十分となり、形成された膜の緻
密性が劣化するという問題があった。即ち、膜の緻密性
を確保するためには、成膜速度を犠牲にし、枚様式の装
置としてはかなり遅い成膜速度で成膜を行わざるを得な
かった。
【０００４】そこで本発明は、膜の緻密性を確保した上
で、成膜速度を速めることができる半導体集積回路の製
造方法及びその製造装置を提供することを目的とする。
で、成膜速度を速めることができる半導体集積回路の製
造方法及びその製造装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明による半導体集積
回路の製造方法は、層間絶縁膜を成膜する際ＴＥＯＳと
Ｏ3 の混合気体を、反応容器内に大気圧よりも高い圧力
まで導入し、基板上に熱気相成長法によって成膜するよ
うにしたものである。
回路の製造方法は、層間絶縁膜を成膜する際ＴＥＯＳと
Ｏ3 の混合気体を、反応容器内に大気圧よりも高い圧力
まで導入し、基板上に熱気相成長法によって成膜するよ
うにしたものである。
【０００６】
【作用】本発明によれば、ＴＥＯＳとＯ3 の混合気体の
圧力を、大気圧よりも高くしたことにより、ＴＥＯＳと
Ｏ3 の流量を増加させた場合でも、気相中における重合
反応が十分に進行する。従って膜の緻密性を確保しなが
ら、その成膜速度を速くすることができる。
圧力を、大気圧よりも高くしたことにより、ＴＥＯＳと
Ｏ3 の流量を増加させた場合でも、気相中における重合
反応が十分に進行する。従って膜の緻密性を確保しなが
ら、その成膜速度を速くすることができる。
【０００７】
【実施例】以下、図１乃至図３に基づき、本発明の半導
体集積回路の製造方法及びその製造装置の好適な実施例
を説明する。
体集積回路の製造方法及びその製造装置の好適な実施例
を説明する。
【０００８】本発明方法において、先ずスパッタリング
法により、基板上に下層のＡｌ配線を１μｍの厚さで成
膜し、エッチンングによって配線パターンを形成する。
次に、ＴＥＯＳ−Ｏ3 熱ＣＶＤ酸化膜の成膜時に生じる
下地依存性を緩和するために、下地基板及びＡｌ配線が
露出した表面層をＨＭＤＳ液による処理を行うことによ
り疎水性にし、下地とＴＥＯＳ−Ｏ3 熱ＣＶＤ酸化膜と
の漏れ性を向上させる。
法により、基板上に下層のＡｌ配線を１μｍの厚さで成
膜し、エッチンングによって配線パターンを形成する。
次に、ＴＥＯＳ−Ｏ3 熱ＣＶＤ酸化膜の成膜時に生じる
下地依存性を緩和するために、下地基板及びＡｌ配線が
露出した表面層をＨＭＤＳ液による処理を行うことによ
り疎水性にし、下地とＴＥＯＳ−Ｏ3 熱ＣＶＤ酸化膜と
の漏れ性を向上させる。
【０００９】ここでＨＭＤＳは、Hexamethyl-Disiloxan
e （Ｓｉ2 Ｏ（ＣＨ3 ）6 ）を簡略化したものである
が、上記の場合このＨＭＤＳ処理を行う代わりに、薄い
プラズマＣＶＤ酸化膜を成膜する等により表面層が疎水
性となる処理を行ってもよい。
e （Ｓｉ2 Ｏ（ＣＨ3 ）6 ）を簡略化したものである
が、上記の場合このＨＭＤＳ処理を行う代わりに、薄い
プラズマＣＶＤ酸化膜を成膜する等により表面層が疎水
性となる処理を行ってもよい。
【００１０】上記の基板を、図３に示した高圧処理が可
能な密閉型反応容器内に搬送し、９０００Åの高圧ＴＥ
ＯＳ−Ｏ3 熱ＣＶＤ酸化膜を成膜する。この時、ＴＥＯ
Ｓの流量は５０sccm、またＯ3 の流量は１０００sccmで
ある。反応容器内の圧力は５気圧であり、基板温度は４
００℃である。上記基板上に、ＴＥＯＳ−Ｏ3 熱ＣＶＤ
酸化膜の吸湿性を防止するために、ハバー膜としてプラ
ズマＣＶＤ酸化膜を１０００Åの厚さで成膜する。次に
上記の基板上に上層のＡｌ配線をスパッタリング法によ
って１μｍの厚さで成膜し、パターン成形する。
能な密閉型反応容器内に搬送し、９０００Åの高圧ＴＥ
ＯＳ−Ｏ3 熱ＣＶＤ酸化膜を成膜する。この時、ＴＥＯ
Ｓの流量は５０sccm、またＯ3 の流量は１０００sccmで
ある。反応容器内の圧力は５気圧であり、基板温度は４
００℃である。上記基板上に、ＴＥＯＳ−Ｏ3 熱ＣＶＤ
酸化膜の吸湿性を防止するために、ハバー膜としてプラ
ズマＣＶＤ酸化膜を１０００Åの厚さで成膜する。次に
上記の基板上に上層のＡｌ配線をスパッタリング法によ
って１μｍの厚さで成膜し、パターン成形する。
【００１１】図３は本発明方法を実施するための装置の
構成例を示している。図において、導入管１，２を介し
て密閉型反応容器４内にＴＥＯＳ及びＯ3 （符号３及び
４）が導入される。基板加熱用ヒータ５により加熱され
た基板６の近傍位置で上記ＴＥＯＳ及びＯ3 が化学反応
を起こし、該基板６上に絶縁膜が形成される。この場
合、密閉型反応容器１０内の圧力は、排気用配管７に接
続された圧力ゲージ８によって監視されていて、任意の
圧力になるように圧力調整バルブ９に信号を送出し、開
度を可変とすることにより一定の高圧力に保持される。
なお上記の場合、基板加熱をヒータによって行う代わり
に、例えばランプ照射等により行うこともできる。
構成例を示している。図において、導入管１，２を介し
て密閉型反応容器４内にＴＥＯＳ及びＯ3 （符号３及び
４）が導入される。基板加熱用ヒータ５により加熱され
た基板６の近傍位置で上記ＴＥＯＳ及びＯ3 が化学反応
を起こし、該基板６上に絶縁膜が形成される。この場
合、密閉型反応容器１０内の圧力は、排気用配管７に接
続された圧力ゲージ８によって監視されていて、任意の
圧力になるように圧力調整バルブ９に信号を送出し、開
度を可変とすることにより一定の高圧力に保持される。
なお上記の場合、基板加熱をヒータによって行う代わり
に、例えばランプ照射等により行うこともできる。
【００１２】図１に、成膜時の反応容器内の圧力と成膜
速度の特性曲線を示す。圧力の上昇に伴い、原料ガスで
あるＴＥＯＳ及びＯ3 の分圧がそれぞれ増加するため、
その成膜速度は速くなる。また図２に、成膜時の反応容
器内の圧力とＴＥＯＳ−Ｏ3 熱ＣＶＤ酸化膜の膜密度の
特性曲線を示す。反応容器内の圧力の上昇に伴い、原料
ガスの反応容器内における滞留時間が増加し、気相中で
のＴＥＯＳ及びＯ3 の重合反応が十分に進行する。これ
により膜密度が増加して緻密な膜を形成することができ
る。
速度の特性曲線を示す。圧力の上昇に伴い、原料ガスで
あるＴＥＯＳ及びＯ3 の分圧がそれぞれ増加するため、
その成膜速度は速くなる。また図２に、成膜時の反応容
器内の圧力とＴＥＯＳ−Ｏ3 熱ＣＶＤ酸化膜の膜密度の
特性曲線を示す。反応容器内の圧力の上昇に伴い、原料
ガスの反応容器内における滞留時間が増加し、気相中で
のＴＥＯＳ及びＯ3 の重合反応が十分に進行する。これ
により膜密度が増加して緻密な膜を形成することができ
る。
【００１３】従って本実施例の場合のように高圧力下
で、ＴＥＯＳ−Ｏ3 熱ＣＶＤ酸化膜の成膜を行った場
合、その成膜速度が速くなり且つ膜の緻密性が高い層間
絶縁膜を得ることができる。また図３に示した構造の装
置を用いることにより、高圧下でのＴＥＯＳ−Ｏ3熱Ｃ
ＶＤ酸化膜の成膜が可能になる。
で、ＴＥＯＳ−Ｏ3 熱ＣＶＤ酸化膜の成膜を行った場
合、その成膜速度が速くなり且つ膜の緻密性が高い層間
絶縁膜を得ることができる。また図３に示した構造の装
置を用いることにより、高圧下でのＴＥＯＳ−Ｏ3熱Ｃ
ＶＤ酸化膜の成膜が可能になる。
【００１４】
【発明の効果】以上説明したように本発明によれば、こ
の種の膜の緻密性を確保しながら、成膜速度を速めるこ
とが可能になる等の利点を有している。
の種の膜の緻密性を確保しながら、成膜速度を速めるこ
とが可能になる等の利点を有している。
【図１】本発明の一実施例におけるＴＥＯＳ−Ｏ3 混合
ガスの圧力と成膜速度の特性曲線を示す図である。
ガスの圧力と成膜速度の特性曲線を示す図である。
【図２】本発明の一実施例におけるＴＥＯＳ−Ｏ3 混合
ガスの圧力と膜緻密性の特性曲線を示す図である。
ガスの圧力と膜緻密性の特性曲線を示す図である。
【図３】本発明の一実施例における半導体集積回路の製
造装置の概略構成例を示す図である。
造装置の概略構成例を示す図である。
１，２ 導入管 ３ ＴＥＯＳ ４ Ｏ3 ５ 基板加熱用ヒータ ６ 基板 ７ 排気用配管 ８ 圧力ゲージ ９ 圧力調整バルブ
Claims (2)
- 【請求項１】 半導体集積回路の製造工程において、層
間絶縁膜を成膜する際、テトラエトキシシランとオゾン
の混合気体を、反応容器内に大気圧よりも高い圧力まで
導入し、基板上に熱気相成長法によって成膜することを
特徴とする半導体集積回路の製造方法。 - 【請求項２】 半導体集積回路の製造装置において、テ
トラエトキシシランとオゾンを、これらの混合気体が大
気圧よりも高い圧力になるように供給する反応ガス供給
手段と、前記反応容器内に配置された半導体基板を加熱
する加熱手段と、を備え、層間絶縁膜を成膜する際に、
大気圧よりも高い圧力のテトラエトキシシラン及びオゾ
ンの混合気体で半導体基板上に熱気相成長法によって層
間絶縁膜を成膜することを特徴とする半導体集積回路の
製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13285593A JPH06326087A (ja) | 1993-05-11 | 1993-05-11 | 半導体集積回路の製造方法及びその製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13285593A JPH06326087A (ja) | 1993-05-11 | 1993-05-11 | 半導体集積回路の製造方法及びその製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326087A true JPH06326087A (ja) | 1994-11-25 |
Family
ID=15091105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13285593A Pending JPH06326087A (ja) | 1993-05-11 | 1993-05-11 | 半導体集積回路の製造方法及びその製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326087A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737697B2 (en) | 2000-04-11 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and system for fabricating the same |
| JP2004158880A (ja) * | 2000-04-11 | 2004-06-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造装置 |
-
1993
- 1993-05-11 JP JP13285593A patent/JPH06326087A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6737697B2 (en) | 2000-04-11 | 2004-05-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method and system for fabricating the same |
| JP2004158880A (ja) * | 2000-04-11 | 2004-06-03 | Matsushita Electric Ind Co Ltd | 半導体装置の製造装置 |
| US6939725B2 (en) | 2000-04-11 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating semiconductor device with capacitor covered by a TEOS-03 film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100550351B1 (ko) | 반도체 장치의 막 형성방법 및 이를 수행하기 위한 반도체장치의 막 형성 장치 | |
| US5484749A (en) | Manufacturing method of semiconductor device | |
| KR100292456B1 (ko) | 게르마늄도핑된bpsg박막형성방법및그장치 | |
| US5334552A (en) | Method for fabricating a semiconductor device having a multi-layered interconnection structure | |
| CN101597754B (zh) | 形成高质量的低温氮化硅膜的方法和设备 | |
| US6287989B1 (en) | Method of treating a semiconductor wafer in a chamber using hydrogen peroxide and silicon containing gas or vapor | |
| KR100308447B1 (ko) | 기판상에 층을 증착시키는 방법 | |
| KR100215376B1 (ko) | 표면감수성이감소된오존/테트라에톡시실란산화규소막의증착방법 | |
| JP3666751B2 (ja) | 絶縁膜の形成方法及び絶縁膜形成システム | |
| KR20200104923A (ko) | 실리콘 질화물 박막들을 위한 처리 방법들 | |
| US6054735A (en) | Very thin PECVD SiO2 in 0.5 micron and 0.35 micron technologies | |
| JPH04112531A (ja) | 容量絶縁膜の形成方法 | |
| JP2005116706A (ja) | 熱処理方法及び熱処理装置 | |
| JP4044637B2 (ja) | プラズマ励起ｃｖｄ膜の界面品質改良のための方法 | |
| JP3578155B2 (ja) | 被処理体の酸化方法 | |
| JP4319269B2 (ja) | プラズマｃｖｄによる薄膜形成方法 | |
| JPH06326087A (ja) | 半導体集積回路の製造方法及びその製造装置 | |
| JP2702430B2 (ja) | 半導体装置の製造方法 | |
| JP2022065303A (ja) | 基板処理方法および基板処理装置 | |
| JPH04343456A (ja) | 半導体装置の製造方法 | |
| JP2763203B2 (ja) | 化学気相成長装置 | |
| JPH10176273A (ja) | Ｃｖｄ膜形成方法およびｃｖｄ膜形成装置 | |
| JP3090751B2 (ja) | 半導体装置の製造方法 | |
| JPH06333846A (ja) | 薄膜形成装置 | |
| JP2000332012A (ja) | シリコン窒化膜の成膜方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011211 |