JPH06326191A - レイアウトパターン比較装置 - Google Patents

Abstract

(57)【要約】 【目的】 処理時間の短縮あるいは精度の良い相違箇所
の検出が可能なレイアウトパターン比較装置を得る。 【構成】 圧縮ビットマップ作成手段１５は、基準パタ
ーン１を、データ圧縮しながらビットマップ化して圧縮
基準ビットマップ１６を作成するとともに、検査パター
ン２を、基準パターン１と同一条件でデータ圧縮しなが
らビットマップ化して圧縮検査ビットマップ１７を作成
する。比較処理手段６は、圧縮基準ビットマップ１６及
び圧縮検査ビットマップ１７を読み込み、それぞれ対応
する各ビット毎に排他的論理和をとって比較処理を行
い、その比較結果に基づき相違箇所リスト７を出力す
る。 【効果】 圧縮したビットマップに基づき相違箇所を検
出するため、処理時間の短縮を図ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、例えば、大規模集積
回路（以下ＬＳＩという）のレイアウトパターンの設計
に際し、各種図形の比較処理を行うために用いられる、
レイアウトパターン比較装置に関するものである。

【０００２】

【従来の技術】図２３は、従来のＬＳＩ用レイアウトパ
ターン比較装置の構成を示すブロック図であり、図２３
で示した諸機能は、例えば、計算機上で記憶装置に格納
されるプログラムを、プログラム処理装置で順次実行し
ていくことによって実現される。

【０００３】図２３に示すように、ビットマップ作成手
段３は、図示しない基準パターンファイルび検査パター
ンファイルからそれぞれ基準パターン１及び検査パター
ン２を取り込んでいる。

【０００４】基準パターン１は、ＬＳＩのレイアウトパ
ターンの設計において基準となるパターンであり、基準
パターンファイルに格納されている。また、検査パター
ン２は、ＬＳＩのレイアウトパターンの設計において、
基準パターン１の検査用に新たに作成されたパターンで
あり、検査パターンファイルに格納されている。

【０００５】ビットマップ作成手段３は、基準パターン
１及び検査パターン２を読み込み、基準パターン１をビ
ットマップ化して基準ビットマップ４を作成するととも
に、検査パターン２をビットマップ化して検査ビットマ
ップ５を作成する。これらの基準ビットマップ４及び検
査ビットマップ５は、それぞれ図示しない基準ビットマ
ップファイル及び検査ビットマップファイルに格納され
る。

【０００６】比較処理手段６は、基準ビットマップ４及
び検査ビットマップ５を読み込み、それぞれ対応する各
ビット毎に排他的論理和をとって比較処理を行い相違箇
所リスト７を出力する。

【０００７】図２４は、図２３で示したＬＳＩ用レイア
ウトパターン比較装置による図形パターンの処理動作を
示すフローチャートであり、図２５〜図２８はＬＳＩ用
レイアウトパターン比較装置による処理過程例を示す説
明図である。以下、図２５〜図２８を例に挙げて、図２
４のフローチャートに基づき、従来のＬＳＩ用レイアウ
トパターン比較装置の動作説明を行う。

【０００８】まず、ステップＳ１で、ビットマップ作成
手段３は、基準パターン１をビットマップ化して基準ビ
ットマップ４を作成する。

【０００９】例えば、図２５で示すような基準パターン
８を、図２５の基準ビットマップパターン１０のよう
に、パターンの有無を識別するために設けた単位矩形に
分割し、矩形の面積に対するパターンの占める面積が一
定量を越える場合は“１”、それ以下の場合は“０”で
認識する。その後、この基準ビットマップパターン１０
をデータ化して、図２７に示すように、基準ビットマッ
プ１２を作成する。

【００１０】図２４に戻って、ステップＳ２で、ビット
マップ作成手段３は、検査パターン２をビットマップ化
して検査ビットマップ５を作成する。

【００１１】例えば、図２６で示すような検査パターン
９を、検査ビットマップパターン１１のように、パター
ンの有無を識別するために設けた単位矩形に分割し、矩
形の面積に対するパターンの占める面積が一定量を越え
る場合が“１”、それ以下の場合は“０”で認識する。
その後、この検査ビットマップパターン１１をデータ化
して、図２７で示すように、検査ビットマップ１３を作
成する。

【００１２】図２４に戻って、ステップＳ３で、比較処
理手段６は、基準ビットマップ４と検査ビットマップ５
とを比較して、その比較結果に基づき相違箇所リスト７
を出力する。

【００１３】例えば、図２７に示すように、基準ビット
マップ１２と検査ビットマップ１３とが得られた場合、
基準ビットマップ１２と検査ビットマップ１３との対応
部分をビット単位でそれぞれ排他的論理和をとって、図
２８に示すように、比較処理結果ビットマップ１４を得
る。

【００１４】そして、この比較処理結果ビットマップ１
４に基づき、“１”になっているビットの位置を、相違
箇所としてリスト化した相違箇所リスト７を出力して一
連の処理を終了する。

【００１５】

【発明が解決しようとする課題】従来のＬＳＩ用等のレ
イアウトパターン比較装置は、以上のように構成されて
おり、パターンの微細化や大規模化により、基準パター
ン及び検査パターンのビットマップが大きくなるため、
ビットマップの作成，比較等の処理時間が増大するとい
う問題点があった。

【００１６】また、ビットマップ作成時に丸め誤差な
ど、微妙な差によりパターン上意味のない相違箇所が大
量に発生するため、真の相違箇所の確認漏れが発生し
て、設計者の意図しないレイアウトパターンで製造され
ることにより、ＬＳＩ動作に不具合を生じさせるという
問題点があった。

【００１７】この発明は上記のような問題点を解決する
ためになされもので、処理時間の短縮あるいは精度の良
い相違箇所の検出が可能なレイアウトパターン比較装置
を得ることを目的とする。

【００１８】

【課題を解決するための手段】この発明にかかる請求項
１記載のレイアウトパターン比較装置は、集積回路のレ
イアウトパターンの設計において基準となる基準パター
ンを付与する基準パターン付与手段と、前記基準パター
ンの検査用のパターンとなる検査パターンを付与する検
査パターン付与手段と、前記基準パターン及び前記検査
パターンをそれぞれ同一条件でデータ圧縮しながらビッ
トマップ化して、圧縮基準ビットマップ及び圧縮検査ビ
ットマップをそれぞれ作成する圧縮ビットマップ作成手
段と、前記圧縮基準ビットマップと前記圧縮検査ビット
マップとを比較して、その比較結果に基づき、前記検査
パターンに対する前記基準パターンの相違箇所を検出す
る相違箇所検出手段とを備えて構成される。

【００１９】この発明にかかる請求項２記載のレイアウ
トパターン比較装置は、集積回路のレイアウトパターン
の設計において基準となる基準パターンを付与する基準
パターン付与手段と、前記基準パターンの検査用のパタ
ーンとなる検査パターンを付与する検査パターン付与手
段と、前記基準パターン及び前記検査パターンをそれぞ
れビットマップ化して基準ビットマップ及び検査ビット
マップを作成するビットマップ作成手段と、前記基準ビ
ットマップと前記検査ビットマップとを比較して、その
比較結果に基づき、前記検査パターンに対する前記基準
パターンの相違箇所を所定の値の相違箇所ビットで指示
する比較処理結果ビットマップを出力するビットマップ
比較手段と、前記基準ビットマップ及び前記検査ビット
マップそれぞれにおいて、前記比較処理結果ビットマッ
プ内の前記相違箇所ビットに対応する位置を中心とした
所定のビット幅の周辺ビット状況をそれぞれ求め、両者
の比較結果により前記相違箇所ビットの真偽を前記相違
箇所ビットごとに判定し、真と判定した前記相違箇所ビ
ットに基づき、前記検査パターンに対する前記基準パタ
ーンの相違箇所を出力する相違箇所判定手段とを備えて
構成される。

【００２０】この発明にかかる請求項３記載のレイアウ
トパターン比較装置は、集積回路のレイアウトパターン
の設計において基準となる基準パターンを付与する基準
パターン付与手段と、前記基準パターンの検査用のパタ
ーンとなる検査パターンを付与する検査パターン付与手
段と、前記基準パターン及び前記検査パターンをそれぞ
れビットマップ化して基準ビットマップ及び検査ビット
マップを作成するビットマップ作成手段と、前記基準ビ
ットマップと前記検査ビットマップとを比較して、その
比較結果に基づき、前記検査パターンに対する前記基準
パターンの相違箇所を所定の値の相違箇所ビットで指示
する比較処理結果ビットマップを出力するビットマップ
比較手段と、相違箇所ビットの判定用の周辺ビット幅情
報を付与する周辺ビット幅情報付与手段と、前記周辺ビ
ット幅情報に基づき判定用ビット幅を決定し、前記基準
ビットマップ及び前記検査ビットマップそれぞれにおい
て、前記比較処理結果ビットマップ内の相違箇所ビット
に対応する位置を中心とした前記判定用ビット幅の周辺
ビット状況をそれぞれ求め、両者の比較結果により前記
相違箇所ビットの真偽を前記相違箇所ビットごとに判定
し、真と判定した前記相違箇所ビットに基づき、前記検
査パターンに対する前記基準パターンの相違箇所を出力
する相違箇所判定手段とを備えて構成される。

【００２１】

【作用】この発明の請求項１記載のレイアウトパターン
比較装置における相違箇所検出手段は、基準パターン及
び検査パターンがそれぞれ同一条件でデータ圧縮されな
がらビットマップ化された圧縮基準ビットマップと圧縮
検査ビットマップとを比較して、その比較結果に基づ
き、検査パターンに対する基準パターンの相違箇所を検
出している。

【００２２】したがって、データ圧縮する分、圧縮基準
ビットマップと圧縮検査ビットマップの作成、比較等の
処理時間が短縮する。

【００２３】この発明の請求項２記載のレイアウトパタ
ーン比較装置における相違箇所判定手段は、基準ビット
マップ及び検査ビットマップそれぞれにおいて、比較処
理結果ビットマップ内の相違箇所ビットに対応する位置
を中心とした所定のビット幅の周辺ビット状況をそれぞ
れ求め、両者の比較結果により相違箇所ビットの真偽を
相違箇所ビットごとに判定し、真と判定した相違箇所ビ
ットに基づき、検査パターンに対する基準パターンの相
違箇所を出力している。

【００２４】したがって、相違箇所ビットの真偽を判定
することにより、比較処理結果ビットマップの相違箇所
ビットの誤りを訂正することができる。

【００２５】この発明の請求項３記載のレイアウトパタ
ーン比較装置における相違箇所判定手段は、周辺ビット
幅情報に基づき判定用ビット幅を決定し、基準ビットマ
ップ及び検査ビットマップそれぞれにおいて、比較処理
結果ビットマップ内の相違箇所ビットに対応する位置を
中心とした判定用ビット幅の周辺ビット状況をそれぞれ
求め、両者の比較結果により相違箇所ビットの真偽を相
違箇所ビットごとに判定し、真と判定した相違箇所ビッ
トに基づき、検査パターンに対する基準パターンの相違
箇所を出力する。

【００２６】したがって、相違箇所ビットの真偽を判定
することにより、比較処理結果ビットマップの相違箇所
ビットの誤りを訂正することができる。

【００２７】加えて、周辺ビット幅情報を変更すること
により、周辺ビット状況の判定用ビット幅を変更するこ
とができる。

【００２８】

【実施例】＜第１の実施例＞図１はこの発明の第１の実
施例であるＬＳＩ用レイアウトパターン比較装置の構成
を示すブロック図である。なお、図１で示した諸機能
は、例えば、計算機上で記憶装置に格納されるプログラ
ムを、プログラム処理装置で順次実行していくことによ
って実現される。

【００２９】図１に示すように、圧縮ビットマップ作成
手段１５は、図示しない基準パターンファイル及び検査
パターンファイルからそれぞれ基準パターン１及び検査
パターン２を取り込んでいる。

【００３０】基準パターン１は、ＬＳＩのレイアウトパ
ターンの設計において基準となるパターンであり、基準
パターンファイルに格納されている。また、検査パター
ン２は、ＬＳＩのレイアウトパターンの設計において、
基準パターン１の検査用に新たに作成されたパターンで
あり、検査パターンファイルに格納されている。

【００３１】圧縮ビットマップ作成手段１５は、基準パ
ターン１及び検査パターン２を読み込み、基準パターン
１を、データ圧縮しながらビットマップ化して圧縮基準
ビットマップ１６を作成するとともに、検査パターン２
を、基準パターン１と同一条件でデータ圧縮しながらビ
ットマップ化して圧縮検査ビットマップ１７を作成す
る。これらの圧縮基準ビットマップ１６及び圧縮検査ビ
ットマップ１７は、それぞれ図示しない圧縮基準ビット
マップファイル及び圧縮検査ビットマップファイルに格
納される。

【００３２】比較処理手段６は、圧縮基準ビットマップ
１６及び圧縮検査ビットマップ１７を読み込み、それぞ
れ対応する各ビット毎に排他的論理和をとって比較処理
を行い、その比較結果に基づき相違箇所リスト７を出力
する。

【００３３】図２は、図１で示したＬＳＩ用レイアウト
パターン比較装置による図形パターンの処理動作を示す
フローチャートであり、図３〜図７はＬＳＩ用レイアウ
トパターン比較装置による処理過程例を示す説明図であ
る。以下、図３〜図７を例に挙げて、図２のフローチャ
ートに基づき、第１の実施例のＬＳＩ用レイアウトパタ
ーン比較装置の動作説明を行う。

【００３４】まず、ステップＳ１１で、圧縮ビットマッ
プ作成手段１５は、基準パターン１を、一定間隔毎にデ
ータ圧縮しながらビットマップ化して圧縮基準ビットマ
ップ１６を作成する。

【００３５】例えば、図３で示すような基準パターン８
を、従来同様、パターンの有無を識別するために設けた
単位矩形に分割し、矩形の面積に対するパターンの占め
る面積が一定量を越える場合は“１”、それ以下の場合
は“０”で認識する。

【００３６】この際、図３の圧縮基準ビットマップパタ
ーン１８のように、“１”，“０”を認識する単位矩形
を、１個置きに限定して間引く。その後、この圧縮基準
ビットマップパターン１８の“１”，“０”をデータ化
して、図５に示すように、圧縮基準ビットマップ２０を
作成する。

【００３７】図２に戻って、ステップＳ１２で、圧縮ビ
ットマップ作成手段１５は、検査パターン２を、基準パ
ターン１と同一の圧縮条件で、一定間隔毎にデータ圧縮
しながらビットマップ化して圧縮検査ビットマップ１７
を作成する。

【００３８】例えば、図４で示すような検査パターン９
を、従来同様、パターンの有無を識別するために設けた
単位矩形に分割し、矩形の面積に対するパターンの占め
る面積が一定量を越える場合は“１”、それ以下の場合
は“０”で認識する。

【００３９】この際、図４の圧縮検査ビットマップパタ
ーン１９のように、“１”，“０”を認識する単位矩形
を１個置きに限定して、基準パターン１の圧縮条件と全
く同一条件で間引く。その後、圧縮検査ビットマップパ
ターン１９の“１”，“０”をデータ化して、図５に示
すように、圧縮検査ビットマップ２１を作成する。

【００４０】図２に戻って、ステップＳ１３で、比較処
理手段６は、圧縮基準ビットマップ１６と圧縮検査ビッ
トマップ１７とを比較して、その比較結果に基づき相違
箇所リスト７を出力する。

【００４１】例えば、図５に示すように、圧縮基準ビッ
トマップ２０と圧縮検査ビットマップ２１とが得られた
場合、圧縮基準ビットマップ２０と圧縮検査ビットマッ
プ２１との対応部分をビット単位でそれぞれ排他的論理
和をとって、図６に示すように、圧縮比較処理結果ビッ
トマップ２２を得る。

【００４２】そして、圧縮比較処理結果ビットマップ２
２に基づき、“１”になっているビットの位置を、相違
箇所としてリスト化した相違箇所リスト７を出力して一
連の処理を終了する。

【００４３】このように、第１の実施例のＬＳＩ用レイ
アウトパターン比較装置は、各々がデータ圧縮された圧
縮基準ビットマップ１６と圧縮検査ビットマップ１７と
の比較結果に基づき、相違箇所リスト７を出力してい
る。したがって、パターンの微細化や大規模化によって
も、ビットマップ（圧縮基準ビットマップ１６及び圧縮
検査ビットマップ１７）を比較的小さく抑えることがで
きるため、ビットマップ作成，比較等の処理時間の短縮
を図ることができる。

【００４４】また、圧縮基準ビットマップ１６及び圧縮
検査ビットマップ１７それぞれの“１”，“０”設定用
の単位矩形は、従来と同様の微小レベルを保っているた
め、レイアウトパターンの精度が低下することもない。

【００４５】＜第２の実施例＞図７はこの発明の第２の
実施例であるＬＳＩ用レイアウトパターン比較装置の構
成を示すブロック図である。なお、図７で示した諸機能
は、例えば、計算機上で記憶装置に格納されるプログラ
ムを、プログラム処理装置で順次実行していくことによ
って実現される。

【００４６】図７に示すように、ビットマップ作成手段
３は、図示しない基準パターンファイル及び検査パター
ンファイルからそれぞれ基準パターン１及び検査パター
ン２を取り込んでいる。

【００４７】そして、ビットマップ作成手段３は、基準
パターン１及び検査パターン２を読み込み、基準パター
ン１をビットマップ化して基準ビットマップ４を作成す
るとともに、検査パターン２をビットマップ化して検査
ビットマップ５を作成する。これらの基準ビットマップ
４及び検査ビットマップ５は、それぞれ図示しない基準
ビットマップファイル及び検査ビットマップファイルに
格納される。

【００４８】比較処理手段６′は、基準ビットマップ４
及び検査ビットマップ５を読み込み、それぞれ対応する
各ビット毎に排他的論理和をとって得られる比較処理結
果ビットマップ２３を作成する。なお、比較処理結果ビ
ットマップ２３は図示しない比較処理結果ビットマップ
ファイルに格納される。

【００４９】相違箇所判定手段２４は、比較処理結果ビ
ットマップ２３から得た相違箇所ビットそれぞれについ
て、基準ビットマップ４及び検査ビットマップ５の対応
ビットとその周囲１ビット分を相違箇所判定用基準ビッ
トマップ及び相違箇所判定用検査ビットマップとしてそ
れぞれ抽出する。そして、両者の論理積をとることによ
り真の相違箇所ビットを判定して、真の相違箇所ビット
に基づき相違箇所リスト７′を出力する。

【００５０】図８は、図７で示した第２の実施例のＬＳ
Ｉ用レイアウトパターン比較装置による図形パターンの
処理動作を示すフローチャートであり、図９〜図１４は
ＬＳＩ用レイアウトパターン比較装置による処理過程例
を示す説明図である。以下、図９〜図１４を例に挙げ
て、図８のフローチャートに基づき、第２の実施例のＬ
ＳＩ用レイアウトパターン比較装置の動作説明を行う。

【００５１】まず、ステップＳ２１で、ビットマップ作
成手段３は、基準パターン１をビットマップ化して基準
ビットマップ４を作成する。

【００５２】例えば、図９で示すような基準パターン８
（８ａ，８ｂ）を、図９の基準ビットマップパターン１
０のように、パターンの有無を識別するために設けた単
位矩形に分割し、矩形の面積に対するパターンの占める
面積が一定量を越える場合は“１”、それ以下の場合は
“０”で認識する。その後、この基準ビットマップパタ
ーン１０をデータ化して、図１１に示すように、基準ビ
ットマップ１２を作成する。

【００５３】図８に戻って、ステップＳ２２で、ビット
マップ作成手段３は、検査パターン２をビットマップ化
して検査ビットマップ５を作成する。

【００５４】例えば、図１０で示すような検査パターン
９（９ａ〜９ｃ）を、検査ビットマップパターン１１の
ように、パターンの有無を識別するために設けた単位矩
形に分割し、矩形の面積に対するパターンの占める面積
が一定量を越える場合が“１”、それ以下の場合は
“０”で認識する。その後、この検査ビットマップパタ
ーン１１をデータ化して、図１１で示すように、検査ビ
ットマップ１３を作成する。

【００５５】図８に戻って、ステップＳ２３で、比較処
理手段６′は、基準ビットマップ４と検査ビットマップ
５との排他的論理和を対応のビット単位でとって、比較
処理結果ビットマップ２３を得る例えば、図１１に示す
ように、基準ビットマップ１２と検査ビットマップ１３
とが得られた場合、基準ビットマップ１２と検査ビット
マップ１３との対応部分のビット単位でそれぞれ排他的
論理和をとって、図１２に示すように、比較処理結果ビ
ットマップ１４を得る。

【００５６】図８に戻って、ステップＳ２４で、相違箇
所判定手段２４は、比較処理結果ビットマップ２３の相
違箇所ヒ ビットそれぞれに対して、基準ビットマップ４
及び検査ビットマップ５について、相違箇所ビットに対
応するビットを中心とした周囲１ビット分のビットマッ
プを相違箇所判定用基準ビットマップ及び相違箇所判定
用検査ビットマップとしてそれぞれ抽出した後、両者の
論理積を行うことにより、各相違箇所ビットの真偽を判
定して、その判定結果に基づき相違箇所リスト７′を出
力する。

【００５７】例えば、図１２の相違箇所ビット２５ａの
真偽を判定する場合、基準ビットマップ１２において、
相違箇所ビット２５ａに対応するビットとその周囲１ビ
ット分からなるビットマップを相違箇所判定用基準ビッ
トマップ２６ａ（図１１参照）として抽出する。同様
に、検査ビットマップ１３において、相違箇所ビット２
５ａに対応するビットとその周囲１ビットからなるビッ
トマップを相違箇所判定用検査ビットマップ２７ａ（図
１１参照）として抽出する。

【００５８】そして、図１３に示すように、相違箇所判
定用基準ビットマップ２６ａと相違箇所判定用検査ビッ
トマップ２７ａとの対応の各ビットの論理積をとって、
相違箇所判定ビットマップ２８ａを得る。

【００５９】この場合、相違箇所判定ビットマップ２８
ａには“１”となるビットが存在するため、比較処理結
果ビットマップ１４の相違箇所ビット２５ａは「偽り」
と判定し、相違箇所ビット２５ａを“１”→“０”に変
更する。

【００６０】また、図１２の相違箇所ビット２５ｂの真
偽を判定する場合、基準ビットマップ１２において、相
違箇所ビット２５ｂに対応するビットとその周囲１ビッ
ト分からなるビットマップを相違箇所判定用基準ビット
マップ２６ｂ（図１１参照）として抽出する。同様に、
検査ビットマップ１３において、相違箇所ビット２５ｂ
に対応するビットとその周囲１ビットからなるビットマ
ップを相違箇所判定用検査ビットマップ２７ｂ（図１１
参照）として抽出する。

【００６１】そして、図１３に示すように、相違箇所判
定用基準ビットマップ２６ｂと相違箇所判定用検査ビッ
トマップ２７ｂとの対応の各ビットの論理積をとって、
相違箇所判定ビットマップ２８ｂを得る。

【００６２】この場合、相違箇所判定ビットマップ２８
ｂの全ビットが“０”となるため、比較処理結果ビット
マップ１４の相違箇所ビット２５ｂは「真」と判定し、
相違箇所ビット２５ｂを“１”を維持する。

【００６３】このように、比較処理結果ビットマップ１
４の“１”の相違箇所ビット２５それぞれを判定して、
「真」と判定した相違箇所ビット２５のみを、そのまま
“１”にしたビットマップを相違箇所判定結果ビットマ
ップ２９として作成する。

【００６４】その後、相違箇所判定結果ビットマップ２
９に基づき、“１”になっているビットの位置を、真の
相違箇所としてリスト化した相違箇所リスト７′を出力
して一連の処理を終了する。

【００６５】このように、第２の実施例のＬＳＩ用レイ
アウトパターン比較装置は、相違箇所判定手段２４によ
る判定処理を行うことにより、微妙な差によりパターン
上意味のない相違箇所ビットをふるいにかけることがで
きるため、精度よく真の相違箇所のみ検出することがで
きる。

【００６６】その結果、微妙な差によりパターン上意味
のない相違箇所が大量に発生しても、真の相違箇所のみ
相違箇所リスト７′として出力するため、設計者の意図
通りのレイアウトパターンで製造することができ、ＬＳ
Ｉ動作に不具合を生じさせることもなくなる。

【００６７】＜第３の実施例＞図１５はこの発明の第３
の実施例であるＬＳＩ用レイアウトパターン比較装置の
構成を示すブロック図である。なお、図１５で示した諸
機能は、例えば、計算機上で記憶装置に格納されるプロ
グラムを、プログラム処理装置で順次実行していくこと
によって実現される。

【００６８】図１５に示すように、ビットマップ作成手
段３は、図示しない基準パターンファイル及び検査パタ
ーンファイルからそれぞれ基準パターン１及び検査パタ
ーン２を取り込んでいる。

【００６９】そして、ビットマップ作成手段３は、基準
パターン１及び検査パターン２を読み込み、基準パター
ン１をビットマップ化して基準ビットマップ４を作成す
るとともに、検査パターン２をビットマップ化して検査
ビットマップ５を作成する。

【００７０】比較処理手段６′は、基準ビットマップ４
及び検査ビットマップ５を読み込み、それぞれ対応する
各ビット毎に排他的論理和をとって得られる比較処理結
果ビットマップ２３を作成する。

【００７１】差分しきい値読み込み手段３１は、図示し
ない差分しきい値ファイルから、差分しきい値データ３
０を読み込み、差分しきい値データ３０から差分しきい
値Ｄ３０を求め、相違箇所判定手段２４′に出力する。

【００７２】相違箇所判定手段２４′は、差分しきい値
Ｄ３０で規定される判定用ビット幅Ｎを認識し、比較処
理結果ビットマップ２３から得た相違箇所について、基
準ビットマップ４及び検査ビットマップ５それぞれの対
応ビットとその周囲のＮビット分を相違箇所判定用基準
ビットマップ及び相違箇所判定用検査ビットマップとし
て抽出した後、両者の論理積をとることにより真の相違
箇所を判定して、相違箇所リスト７′′を出力する。

【００７３】図１６は、図１５で示した第３の実施例の
ＬＳＩ用レイアウトパターン比較装置による図形パター
ンの処理動作を示すフローチャートであり、図１７〜図
２２はＬＳＩ用レイアウトパターン比較装置による処理
過程例を示す説明図である。以下、図１７〜図２２を例
に挙げて、図１６のフローチャートに基づき、第３の実
施例のＬＳＩ用レイアウトパターン比較装置の動作説明
を行う。

【００７４】まず、ステップＳ３１で、ビットマップ作
成手段３は、基準パターン１をビットマップ化して基準
ビットマップ４を作成する。

【００７５】例えば、図１７で示すような基準パターン
８（８ｃ，８ｄ）を、図１７の基準ビットマップパター
ン１０のように、パターンの有無を識別するために設け
た単位矩形に分割し、矩形の面積に対するパターンの占
める面積が一定量を越える場合は“１”、それ以下の場
合は“０”で認識する。その後、この基準ビットマップ
パターン１０をデータ化して、図１９に示すように、基
準ビットマップ１２を作成する。

【００７６】図１６に戻って、ステップＳ３２で、ビッ
トマップ作成手段３は、検査パターン２をビットマップ
化して検査ビットマップ５を作成する。

【００７７】例えば、図１８で示すような検査パターン
９（９ｃ〜９ｃ）を、検査ビットマップパターン１１の
ように、パターンの有無を識別するために設けた単位矩
形に分割し、矩形の面積に対するパターンの占める面積
が一定量を越える場合が“１”、それ以下の場合は
“０”で認識する。その後、この検査ビットマップパタ
ーン１１をデータ化して、図１９で示すように、検査ビ
ットマップ１３を作成する。

【００７８】図１６に戻って、ステップＳ３３で、比較
処理手段６′は、基準ビットマップ４及び検査ビットマ
ップ５それぞれの排他的論理和を対応のビット単位でと
って、比較処理結果ビットマップ２３を得る。

【００７９】例えば、図１９に示すように、基準ビット
マップ１２と検査ビットマップ１３とが得られた場合、
基準ビットマップ１２と検査ビットマップ１３との対応
部分のビット単位でそれぞれ排他的論理和をとって、図
２０に示すように、比較処理結果ビットマップ１４を得
る。

【００８０】図１６に戻って、ステップＳ３４で、差分
しきい値読み込み手段３１は、差分しきい値データ３０
を読み込み、差分しきい値Ｄ３０を相違箇所判定手段２
４′に出力する。ここでは、差分しきい値Ｄ３０が２ビ
ットの判定用ビット幅を指示したものとする。

【００８１】そして、ステップＳ３５で、相違箇所判定
手段２４′は、比較処理結果ビットマップ２３の相違箇
所ヒ ビットそれぞれに対して、基準ビットマップ４及び
検査ビットマップ５について、相違箇所ビットに対応す
るビットを中心とした周囲１ビット分のビットマップを
相違箇所判定用基準ビットマップ及び相違箇所判定用検
査ビットマップとしてそれぞれ抽出した後、両者の論理
積を行うことにより、各相違箇所ビットの真偽を判定し
て、その判定結果に基づき相違箇所リスト７′′を出力
する。

【００８２】例えば、図２０の相違箇所ビット２５ｃの
真偽を判定する場合、基準ビットマップ１２において、
相違箇所ビット２５ｃに対応するビットとその周囲２ビ
ット分（判定用ビット幅分）からなるビットマップを相
違箇所判定用基準ビットマップ３２ｃ（図１９参照）と
して抽出する。同様に、検査ビットマップ１３におい
て、相違箇所ビット２５ｃに対応するビットとその周囲
２ビットからなるビットマップを相違箇所判定用検査ビ
ットマップ３３ｃとして抽出する。

【００８３】そして、図２１に示すように、相違箇所判
定用基準ビットマップ３２ｃと相違箇所判定用検査ビッ
トマップ３３ｃとの対応の各ビットの論理積をとって、
相違箇所判定ビットマップ３４ｃを得る。

【００８４】この場合、相違箇所判定ビットマップ３４
ｃには“１”となるビットが存在するため、比較処理結
果ビットマップ１４の相違箇所ビット２５ｃは「偽り」
と判定し、相違箇所ビット２５ｃを“１”→“０”に変
更する。

【００８５】また、図２０の相違箇所ビット２５ｄの真
偽を判定する場合、基準ビットマップ１２において、相
違箇所ビット２５ｄに対応するビットとその周囲２ビッ
ト分（判定用ビット幅分）からなるビットマップを相違
箇所判定用基準ビットマップ３２ｄ（図１９参照）とし
て抽出する。同様に、検査ビットマップ１３において、
相違箇所ビット２５ｄに対応するビットとその周囲２ビ
ットからなるビットマップを相違箇所判定用検査ビット
マップ３３ｄ（図１９参照）として抽出する。

【００８６】そして、図２１に示すように、相違箇所判
定用基準ビットマップ３２ｄと相違箇所判定用検査ビッ
トマップ３３ｄとの対応の各ビットの論理積をとって、
相違箇所判定ビットマップ３４ｄを得る。

【００８７】この場合、相違箇所判定ビットマップ３４
ｄの全ビットが“０”となるため、比較処理結果ビット
マップ１４の相違箇所ビット２５ｄは「真」と判定し、
相違箇所ビット２５ｄを“１”を維持する。

【００８８】このように、比較処理結果ビットマップ１
４の“１”の相違箇所ビット２５それぞれを判定して、
「真」と判定した相違箇所ビット２５のみを、そのまま
“１”にしたビットマップを相違箇所判定結果ビットマ
ップ２９として作成する。

【００８９】その後、相違箇所判定結果ビットマップ２
９に基づき、“１”になっているビットの位置を、真の
相違箇所としてリスト化した相違箇所リスト７′′を出
力して一連の処理を終了する。

【００９０】このように、第３の実施例のＬＳＩ用レイ
アウトパターン比較装置は、第２の実施例同様、相違箇
所判定手段２４′による判定処理を行うことにより、微
妙な差によりパターン上意味のない相違箇所をふるいに
かけることができるため、精度良く真の相違箇所のみ検
出することができる。

【００９１】その結果、微妙な差によりパターン上意味
のない相違箇所が大量に発生しても、真の相違箇所のみ
相違箇所リスト７′′として出力するため、設計者の意
図通りのレイアウトパターンで製造することができ、Ｌ
ＳＩ動作に不具合を生じさせることもなくなる。

【００９２】加えて、差分しきい値データ３０を変更す
ることにより、相違箇所判定手段２４′による判定精度
を可変にすることができ、比較対象のレイアウトパター
ンに適合した判定精度に設定することができる。

【００９３】

【発明の効果】以上説明したように、この発明の請求項
１記載のレイアウトパターン比較装置における相違箇所
検出手段は、基準パターン及び検査パターンがそれぞれ
同一条件でデータ圧縮されながらビットマップ化された
圧縮基準ビットマップと圧縮検査ビットマップとを比較
して、その比較結果に基づき、検査パターンに対する基
準パターンの相違箇所を検出している。

【００９４】その結果、データ圧縮して圧縮基準ビット
マップと圧縮検査ビットマップの作成、比較等の処理時
間が短縮する分、レイアウトパターンの比較に要する処
理時間を短縮することができる。

【００９５】この発明の請求項２記載のレイアウトパタ
ーン比較装置における相違箇所判定手段は、基準ビット
マップ及び検査ビットマップそれぞれにおいて、比較処
理結果ビットマップ内の相違箇所ビットに対応する位置
を中心とした所定のビット幅の周辺ビット状況をそれぞ
れ求め、両者の比較結果により相違箇所ビットの真偽を
相違箇所ビットごとに判定し、真と判定した相違箇所ビ
ットに基づき、検査パターンに対する基準パターンの相
違箇所を出力している。

【００９６】その結果、相違箇所ビットの真偽を判定す
ることにより、比較処理結果ビットマップの相違箇所ビ
ットの誤りを訂正することができるため、精度の良い相
違箇所を検出することができる。

【００９７】この発明の請求項３記載のレイアウトパタ
ーン比較装置における相違箇所判定手段は、周辺ビット
幅情報に基づき判定用ビット幅を決定し、基準ビットマ
ップ及び検査ビットマップそれぞれにおいて、比較処理
結果ビットマップ内の相違箇所ビットに対応する位置を
中心とした判定用ビット幅の周辺ビット状況をそれぞれ
求め、両者の比較結果により相違箇所ビットの真偽を相
違箇所ビットごとに判定し、真と判定した相違箇所ビッ
トに基づき、検査パターンに対する基準パターンの相違
箇所を出力する。

【００９８】その結果、相違箇所ビットの真偽を判定す
ることにより、比較処理結果ビットマップの相違箇所ビ
ットの誤りを訂正することができるため、精度の良い相
違箇所を検出することができる。

【００９９】加えて、周辺ビット幅情報を変更すること
により、周辺ビット状況の判定用ビット幅を変更するこ
とができるため、比較対象のレイアウトパターンに適合
した判定精度に設定することができる。

【図面の簡単な説明】

【図１】この発明の第１の実施例であるＬＳＩ用レイア
ウトパターン比較装置の構成を示すブロック図である。

【図２】第１の実施例のＬＳＩ用レイアウトパターン比
較装置の動作を示すフローチャートである。

【図３】第１の実施例のＬＳＩ用レイアウトパターン比
較装置の動作説明用の説明図である。

【図４】第１の実施例のＬＳＩ用レイアウトパターン比
較装置の動作説明用の説明図である。

【図５】第１の実施例のＬＳＩ用レイアウトパターン比
較装置の動作説明用の説明図である。

【図６】第１の実施例のＬＳＩ用レイアウトパターン比
較装置の動作説明用の説明図である。

【図７】この発明の第２の実施例であるＬＳＩ用レイア
ウトパターン比較装置の構成を示すブロック図である。

【図８】第２の実施例のＬＳＩ用レイアウトパターン比
較装置の動作を示すフローチャートである。

【図９】第２の実施例のＬＳＩ用レイアウトパターン比
較装置の動作説明用の説明図である。

【図１０】第２の実施例のＬＳＩ用レイアウトパターン
比較装置の動作説明用の説明図である。

【図１１】第２の実施例のＬＳＩ用レイアウトパターン
比較装置の動作説明用の説明図である。

【図１２】第２の実施例のＬＳＩ用レイアウトパターン
比較装置の動作説明用の説明図である。

【図１３】第２の実施例のＬＳＩ用レイアウトパターン
比較装置の動作説明用の説明図である。

【図１４】第２の実施例のＬＳＩ用レイアウトパターン
比較装置の動作説明用の説明図である。

【図１５】この発明の第３の実施例であるＬＳＩ用レイ
アウトパターン比較装置の構成を示すブロック図であ
る。

【図１６】第３の実施例のＬＳＩ用レイアウトパターン
比較装置の動作を示すフローチャートである。

【図１７】第３の実施例のＬＳＩ用レイアウトパターン
比較装置の動作説明用の説明図である。

【図１８】第３の実施例のＬＳＩ用レイアウトパターン
比較装置の動作説明用の説明図である。

【図１９】第３の実施例のＬＳＩ用レイアウトパターン
比較装置の動作説明用の説明図である。

【図２０】第３の実施例のＬＳＩ用レイアウトパターン
比較装置の動作説明用の説明図である。

【図２１】第３の実施例のＬＳＩ用レイアウトパターン
比較装置の動作説明用の説明図である。

【図２２】第３の実施例のＬＳＩ用レイアウトパターン
比較装置の動作説明用の説明図である。

【図２３】従来のＬＳＩ用レイアウトパターン比較装置
の構成を示すブロック図である。

【図２４】従来のＬＳＩ用レイアウトパターン比較装置
の動作を示すフローチャートである。

【図２５】従来のＬＳＩ用レイアウトパターン比較装置
の動作説明用の説明図である。

【図２６】従来のＬＳＩ用レイアウトパターン比較装置
の動作説明用の説明図である。

【図２７】従来のＬＳＩ用レイアウトパターン比較装置
の動作説明用の説明図である。

【図２８】従来のＬＳＩ用レイアウトパターン比較装置
の動作説明用の説明図である。

【符号の説明】

１ 基準パターン ２ 検査パターン ３ ビットマップ作成手段 ４ 基準ビットマップ ５ 検査ビットマップ ６ 比較処理手段 ６′ 比較処理手段 ７ 相違箇所リスト ７′ 相違箇所リスト ７′′ 相違箇所リスト １５ 圧縮ビットマップ作成手段 １６ 圧縮基準ビットマップ １７ 圧縮検査ビットマップ ２３ 比較処理結果ビットマップ ２４ 相違箇所判定手段 ２４′ 相違箇所判定手段 ３０ 差分しきい値データ ３１ 差分しきい値読み込み手段

【手続補正書】

【提出日】平成５年８月２６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】００８１

【補正方法】変更

【補正内容】

【００８１】そして、ステップＳ３５で、相違箇所判定
手段２４′は、比較処理結果ビットマップ２３の相違箇
所ビットそれぞれに対して、基準ビットマップ４及び検
査ビットマップ５について、相違箇所ビットに対応する
ビットを中心とした周囲１ビット分のビットマップを相
違箇所判定用基準ビットマップ及び相違箇所判定用検査
ビットマップとしてそれぞれ抽出した後、両者の論理積
を行うことにより、各相違箇所ビットの真偽を判定し
て、その判定結果に基づき相違箇所リスト７′′を出力
する。

Claims (3)

【特許請求の範囲】
1. 【請求項１】 集積回路のレイアウトパターンの設計に
   おいて基準となる基準パターンを付与する基準パターン
   付与手段と、 前記基準パターンの検査用のパターンとなる検査パター
   ンを付与する検査パターン付与手段と、 前記基準パターン及び前記検査パターンをそれぞれ同一
   条件でデータ圧縮しながらビットマップ化して、圧縮基
   準ビットマップ及び圧縮検査ビットマップをそれぞれ作
   成する圧縮ビットマップ作成手段と、 前記圧縮基準ビットマップと前記圧縮検査ビットマップ
   とを比較して、その比較結果に基づき、前記検査パター
   ンに対する前記基準パターンの相違箇所を検出する相違
   箇所検出手段とを備えたレイアウトパターン比較装置。
2. 【請求項２】 集積回路のレイアウトパターンの設計に
   おいて基準となる基準パターンを付与する基準パターン
   付与手段と、 前記基準パターンの検査用のパターンとなる検査パター
   ンを付与する検査パターン付与手段と、 前記基準パターン及び前記検査パターンをそれぞれビッ
   トマップ化して基準ビットマップ及び検査ビットマップ
   を作成するビットマップ作成手段と、 前記基準ビットマップと前記検査ビットマップとを比較
   して、その比較結果に基づき、前記検査パターンに対す
   る前記基準パターンの相違箇所を所定の値の相違箇所ビ
   ットで指示する比較処理結果ビットマップを出力するビ
   ットマップ比較手段と、 前記基準ビットマップ及び前記検査ビットマップそれぞ
   れにおいて、前記比較処理結果ビットマップ内の前記相
   違箇所ビットに対応する位置を中心とした所定のビット
   幅の周辺ビット状況をそれぞれ求め、両者の比較結果に
   より前記相違箇所ビットの真偽を前記相違箇所ビットご
   とに判定し、真と判定した前記相違箇所ビットに基づ
   き、前記検査パターンに対する前記基準パターンの相違
   箇所を出力する相違箇所判定手段とを備えたレイアウト
   パターン比較装置。
3. 【請求項３】 集積回路のレイアウトパターンの設計に
   おいて基準となる基準パターンを付与する基準パターン
   付与手段と、 前記基準パターンの検査用のパターンとなる検査パター
   ンを付与する検査パターン付与手段と、 前記基準パターン及び前記検査パターンをそれぞれビッ
   トマップ化して基準ビットマップ及び検査ビットマップ
   を作成するビットマップ作成手段と、 前記基準ビットマップと前記検査ビットマップとを比較
   して、その比較結果に基づき、前記検査パターンに対す
   る前記基準パターンの相違箇所を所定の値の相違箇所ビ
   ットで指示する比較処理結果ビットマップを出力するビ
   ットマップ比較手段と、 相違箇所ビットの判定用の周辺ビット幅情報を付与する
   周辺ビット幅情報付与手段と、 前記周辺ビット幅情報に基づき判定用ビット幅を決定
   し、前記基準ビットマップ及び前記検査ビットマップそ
   れぞれにおいて、前記比較処理結果ビットマップ内の相
   違箇所ビットに対応する位置を中心とした前記判定用ビ
   ット幅の周辺ビット状況をそれぞれ求め、両者の比較結
   果により前記相違箇所ビットの真偽を前記相違箇所ビッ
   トごとに判定し、真と判定した前記相違箇所ビットに基
   づき、前記検査パターンに対する前記基準パターンの相
   違箇所を出力する相違箇所判定手段とを備えたレイアウ
   トパターン比較装置。