JPH0619998A - クリティカルパスチェック方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体集積回路の設計の動作シミュレーショ
ンにおいて、クロックに同期しているセル間のパスの遅
延時間を算出することなくクリティカルパスのチェック
を行なう。 【構成】 クロックに同期して動作する回路内のセルの
クロックに対するセットアップタイム・ホールドタイム
をロジックシミュレーションの結果より算出し（ステッ
プ５）、その算出結果が許容値内であるかを判定する。
これをクロックに同期して動作する回路内のセル（リス
ト内のセル）の全てについて行う。 【効果】 比較的簡単なアルゴリズムでプログラムを作
成できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体集積回路の設
計における動作シミュレーション方法の一つであるクリ
ティカルパスチェック方法に関するものである。

【０００２】

【従来の技術】近年、半導体集積回路の大規模化，微細
化が急速に進んでいる。それにともない回路の設計段階
における正確な動作確認が半導体集積回路の早期開発に
必要不可欠なものとなってきている。この動作確認の方
法の一つにクリティカルパスチェックがある。

【０００３】以下に従来のクリティカルパスチェック方
法について説明する。図２は従来のクリティカルパスチ
ェック方法のフローチャートを示したものである。図２
において、１１〜１７は各ステップである。この従来の
クリティカルパスチェック方法は、まずステップ１１に
おいて、回路内のクロックに同期しているセル（セル
(a) とする）を１つサーチする。次にステップ１２にお
いて、セル(a) の出力に接続されている他のセル（セル
(b) とする）をサーチし、ステップ１３においてセル
(b) がクロックに同期しているかどうかを判断する。も
し、セル(b) が同期してない場合は、そのセルの遅延時
間を記憶しておく（ステップ１４）。そして、また、セ
ル(b) の出力に接続されているセル(c) のサーチを行
い、セル(c) がクロックに同期していない場合はセル
(c) の遅延時間をこれまでの累積遅延時間に加算する
（ステップ１２〜１４）。このステップ１２〜１４の処
理をクロックに同期しているセルが見つかるまで行う。

【０００４】そしてステップ１３において、クロックに
同期しているセルが見つかったら、ステップ１４におい
て算出した累積遅延時間が許容値内であるかをステップ
１５において判断する。そして、もし累積遅延時間が許
容値を越えていた場合、ステップ１６において累積遅延
時間を出力表示する。ステップ１７において、他にクリ
ティカルパスチェックの対象になるパスが回路内にない
かを判断し、回路内の全パスに対する処理の実行が終了
するまでステップ１１〜１７の処理を繰り返す。

【０００５】

【発明が解決しようとする課題】回路設計の段階で使用
するセルは、出力ピンの数が複数存在する場合がある。
したがって、上記従来のような構成では、クロックに同
期しているセルから次のクロックに同期しているセルま
で回路をたどってゆく間にパスが多数分かれてゆく場合
があり、回路内のすべてのパスをチェックするために
は、かなり複雑なアルゴリズムのプログラムを開発しな
ければならない。

【０００６】この発明は、上記従来の課題を解決するも
ので、クロックに同期しているセルの間のパスの遅延時
間をチェックせずにクリティカルパスのチェックを行う
ことができるクリティカルパスチェック方法を提供する
ことを目的とする。

【０００７】

【課題を解決するための手段】この目的を達成するため
にこの発明のクリティカルパスチェック方法は、クロッ
クに同期して動作する回路内のセルのリストを作成する
第１の処理と、リスト内のセルのクロックに対するセッ
トアップタイム・ホールドタイムをロジックシミュレー
ションの結果より算出する第２の処理と、この第２の処
理の算出結果が許容値内であるかを判定する第３の処理
と、この第３の処理の判定結果がエラーの場合に算出結
果を出力表示する第４の処理とを含んでいる。

【０００８】

【作用】この発明の構成によれば、クロックに同期して
動作する回路内のセルのクロックに対するセットアップ
タイム・ホールドタイムをロジックシミュレーションの
結果より算出し、その算出結果が許容値内であるかを判
定する。これをクロックに同期して動作する回路内のセ
ル（リスト内のセル）の全てについて行うことにより、
クロックに同期しているセル間のパスをチェックせずに
クリティカルパスのチェックを行うことができ、比較的
簡単なアルゴリズムでプログラムを作成することができ
る。

【０００９】

【実施例】以下この発明の一実施例について図面を参照
しながら説明する。図１はこの発明の一実施例における
クリティカルパスチェック方法のフローチャートであ
る。図１において、１〜８は各ステップである。このク
リティカルパスチェック方法は、まず、ステップ１にお
いて、ロジックシミュレーションを行い、その実行結果
をテキストデータの形式で読み込む（ステップ２）。ま
た、ステップ３では、回路内のクロックに同期している
セルのリストを作成する。このリストは、同一クロック
に接続されているセルをサーチすることで容易に作成す
ることができる。

【００１０】次に、ステップ３で作成したリスト内のセ
ルを１つ選択し、この選択したセル（以下「選択セル」
という）が回路内のどこにあるかをサーチする（ステッ
プ４）。そして、ステップ５において、ステップ２で読
み込んだロジックシミュレーションのデータをもとに選
択セルのセットアップタイム，ホールドタイムを算出す
る。セットアップタイムはデータがクロックよりどれだ
け先に入力されたかによって算出し、ホールドタイムは
データがクロック入力後どれだけ保持されたかによって
算出する。

【００１１】そして、ステップ６において、セットアッ
プタイム，ホールドタイムの算出結果の判定を行い、も
し算出結果が設計者が考えている許容値を満たしていな
い場合は、選択セルの固有の名前および算出結果を出力
表示する（ステップ７）。そしてステップ８において、
リスト内の全セルの処理を行なったかの判定を行い、リ
スト内のすべてのセルについての処理が終了していない
と判断した場合は、ステップ４〜７の処理を繰り返し、
リスト内の全セルについてチェックを行なう。

【００１２】なお、ステップ６において、セットアップ
タイム，ホールドタイムが許容値を満たしていればクロ
ックに対してＦ．Ｆ．（フリップフロップ）は正常に動
作すると判断できる。このようにこの実施例によれば、
クロックに同期しているセルの間のパスの遅延時間をチ
ェックせずにクリティカルパスのチェックを行うことが
でき、比較的簡単なアルゴリズムでプログラムを作成す
ることができる。

【００１３】

【発明の効果】この発明のクリティカルパスチェック方
法は、クロックに同期して動作する回路内のセルのクロ
ックに対するセットアップタイム・ホールドタイムをロ
ジックシミュレーションの結果より算出し、その算出結
果が許容値内であるかを判定する。これをクロックに同
期して動作する回路内のセル（リスト内のセル）の全て
について行うことにより、クロックに同期しているセル
間のパスをチェックせずにクリティカルパスのチェック
を行うことができ、比較的簡単なアルゴリズムでプログ
ラムを作成することができる。

【図面の簡単な説明】

【図１】この発明の一実施例のクリティカルパスチェッ
ク方法のフローチャート。

【図２】従来のクリティカルパスチェック方法のフロー
チャート。

【符号の説明】

１ ロジックシミュレーションの実行ステップ ２ ロジックシミュレーションの実行結果の読み込み
ステップ ３ 回路内のクロックに同期しているセルのリスト作
成ステップ ４ リスト内のセルを回路内でサーチするステップ ５ セルのセットアップタイム・ホールドタイムの算
出ステップ ６ ステップ５における算出結果の判定ステップ ７ セットアップタイム・ホールドタイムのエラー表
示ステップ ８ リスト内の全セルの処理を行なったかを判定する
ステップ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 クロックに同期して動作する回路内のセ
   ルのリストを作成する第１の処理と、前記リスト内のセ
   ルのクロックに対するセットアップタイム・ホールドタ
   イムをロジックシミュレーションの結果より算出する第
   ２の処理と、この第２の処理の算出結果が許容値内であ
   るかを判定する第３の処理と、この第３の処理の判定結
   果がエラーの場合に前記算出結果を出力表示する第４の
   処理とを含むクリティカルパスチェック方法。