JPH06326236A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH06326236A
JPH06326236A JP5109123A JP10912393A JPH06326236A JP H06326236 A JPH06326236 A JP H06326236A JP 5109123 A JP5109123 A JP 5109123A JP 10912393 A JP10912393 A JP 10912393A JP H06326236 A JPH06326236 A JP H06326236A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
semiconductor device
polyimide film
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5109123A
Other languages
English (en)
Inventor
Yoshitaka Mizuno
芳敬 水野
Yoshimasa Kudo
好正 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP5109123A priority Critical patent/JPH06326236A/ja
Publication of JPH06326236A publication Critical patent/JPH06326236A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】本発明の目的は、高い放熱性と同時に高い信頼
性を有する樹脂封止型半導体装置を提供することであ
る。 【構成】熱良導体が埋め込まれたポリイミドフィルム表
面に半導体チップが載置され、半導体チップ上に設けら
れたパッド電極とリ−ドとは電気的に接続され、ポリイ
ミドフィルムの裏面がパッケ−ジ外部に露出するように
樹脂封止された樹脂封止型半導体装置である。熱良導体
は半導体チップの裏面に配置されるようにポリイミドフ
ィルムに埋め込まれる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は樹脂封止型半導体装置に
関し、特に放熱特性が求められるタイプの半導体装置に
関するものである。
【0002】
【従来の技術】近年、半導体チップ内の多数の回路素子
が微細化及び高集積化されるに伴い、消費電力も増大
し、発熱量が増加する。そのため、発生する熱放散の問
題が半導体パッケ−ジの設計において重要となってい
る。
【0003】以下、従来の技術による熱放散を目的とす
る半導体パッケ−ジを説明する。先ず、図2(a)はヒ
−トシンクタイプを示したものである。半導体チップ2
1はヒ−トシンク21上にマウントされ、半導体チップ
22に設けられたパッド電極(図示せず)とリ−ド23
とは金属細線24を介して接続され、樹脂25により封
止されている。半導体チップ22から発生する熱は、外
部に露出するヒ−トシンク21を介して放散されるため
放熱効果は大きい。さらに放熱性を高めるにはヒ−トシ
ンク21を拡大することにより可能である。しかし、半
導体パッケ−ジの大部分をヒ−トシンク21が占める
為、ヒ−トシンク21を拡大することは半導体パッケ−
ジの大型化となる。従って、半導体パッケ−ジの設計に
際し、放熱特性の向上を図ることと同時に、小型・薄型
化をすすめることは難しい。
【0004】次に、同図(b)はヒ−トスプレッダタイ
プを示したものである。ヒ−トスプレッダ26はリ−ド
23と接着フィルム27を介して接合される。ヒ−トス
プレッダ26上にマウントされた半導体チップ22から
発生する熱は、ヒ−トスプレッダ26を介しリ−ドより
放散される。このタイプはヒ−トシンクタイプより、半
導体パッケ−ジの小型・薄型化を図ることができる反
面、放熱特性が劣っている。
【0005】また、同図(c)はベッド外出しタイプを
示したものである。リ−ド23と一体に形成されたアイ
ランド28を半導体パッケ−ジ外に露出させるため、半
導体チップ22から発生する熱はアイランド28裏面か
ら放散する。このタイプはコスト的に非常に有効である
が、アイランド28等と樹脂25との界面から水分が侵
入しやすく耐湿性に劣っている。
【0006】
【発明が解決しようとする課題】上述のようないずれの
タイプにおいても、半導体パッケ−ジのより小型・薄型
化を図りつつも高い放熱性と信頼性を兼ね備えることは
困難である。それ故に、本発明は、高い放熱性と同時に
高い信頼性を有する樹脂封止型半導体装置を提供するこ
とを目的とする。
【0007】
【課題を解決するための手段】本発明は、熱良導体が埋
め込まれたポリイミドフィルム表面に半導体チップが載
置され、上記半導体チップ上に設けられたパッド電極と
リ−ドとは電気的に接続され、上記ポリイミドフィルム
の裏面がパッケ−ジ外部に露出するように樹脂封止され
た樹脂封止型半導体装置である。上記熱良導体は、少な
くとも上記ポリイミドフィルムの上記半導体チップの載
置予定位置に一つ以上埋め込まれる。また、上記ポリイ
ミドフィルム上に配線パタ−ンを形成し、上記配線パタ
−ンを介して上記パッド電極と上記リ−ドとを電気的に
接続することもできる。
【0008】
【作用】上記熱良導体は上記半導体チップ裏面に配置さ
れており、上記半導体チップから発生する熱は上記熱良
導体を介して直接外部に放散する。また、上記ポリイミ
ドフィルムと封止樹脂とは密着性がよいため耐湿性も向
上され、樹脂封止型半導体装置の信頼性も高まる。
【0009】
【実施例】以下、本発明による樹脂封止型半導体装置の
一実施例を図1を参照して説明する。図1(a)に示す
ように、半導体チップ11はダイパッドとなる絶縁性の
ポリイミドフィルム12上にマウントされ、半導体チッ
プ11上のバンプ電極(図示せず)とリ−ド13とは金
属細線14により電気的に接続されて、ポリイミドフィ
ルム12の裏面が露出するように樹脂15により封止さ
れる。ここで、ポリイミドフィルム12には熱良導体
(例えば銅またはセラミックス)16が一ヶ所以上、ポ
リミドフィルムを貫通するように埋め込まれている。ま
た、熱良導体16は少なくともポリイミドフィルム12
の半導体チップ11が載置される部分に埋め込まれてい
る。
【0010】このような構造であると、半導体チップ1
1から発生する熱は熱良導体16を介して外部に直接放
散される。半導体チップ11下に均一に熱良導体16が
配置されるようにすることにより、より放熱性を向上す
ることができる。また、ポリイミドフィルム12は樹脂
15と密着性が良いため、ポリイミドフイルムと樹脂1
5との界面からの水分の侵入を防止することができる。
更に、ポリイミドフィルム12は柔軟性を有するため、
パッケ−ジの反りをも防止できる。
【0011】同図(b)に示される他の実施例では、ポ
リイミドフィルム12上に導電物からなる配線パタ−ン
17が形成され、パッド電極は配線パタ−ン17を介し
てリ−ド13と接続される。それにより、パッド電極と
リ−ド13とが離れた位置にある場合でも接続すること
ができると共に、リ−ドフレ−ムの汎用性を高めること
も可能である。
【0012】同図(a),(b)に示されるいずれの実
施例の場合においても、同図(c)中の丸印部分18に
示されるように、ポリイミドフィルム12の端部をパッ
ケ−ジ内に伸ばすことにより、耐湿性を向上させること
ができる。
【0013】
【発明の効果】本発明によれば、半導体チップから発生
する熱は、半導体チップ裏面に配置された熱良導体を介
して放散する。従って、直接外部に放熱することがで
き、放熱特性の向上を図ることができる。また、封止樹
脂と密着性のよいポリイミドフィルムを用いるため、耐
湿性を高め、樹脂封止型半導体装置の信頼性を高めるこ
とができる。
【図面の簡単な説明】
【図1】本発明による一実施例(a)、ポリイミドフィ
ル上に配線パタ−ンを設けた例(b)、ポリイミドフィ
ルム端部の変形例(c)を示す断面図である。
【図2】ヒ−トシンクタイプ(a)、ヒ−トスプレッダ
タイプ(b)、ベッド外出しタイプ(c)の樹脂封止型
半導体装置を示す断面図である。
【符号の説明】
11…半導体チップ、12…ポリイミドフィルム、13
…リ−ド 14…金属細線、15…樹脂、16…熱良導体、17…
配線パタ−ン 18…丸印部分
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/28 A 8617−4M B 8617−4M 23/29 23/373

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップを載置する絶縁性のダイパ
    ッドと、上記半導体チップ上に設けられたパッド電極と
    電気的に接続するリ−ドとを具備する樹脂封止型半導体
    装置において、 上記ダイパッドは、埋め込まれた熱良導体を少なくとも
    一つ以上有し、 上記熱良導体を含む上記ダイパッドの裏面は、外部に露
    出するように封止されていることを特徴とする樹脂封止
    型半導体装置。
  2. 【請求項2】 上記パッド電極は、上記ダイパッド上に
    設けられた導電物からなる配線パタ−ンを介して上記リ
    −ドと電気的に接続することを特徴とする請求項1記載
    の樹脂封止型半導体装置。
  3. 【請求項3】 上記ダイパッドは、ポリイミドからなる
    ことを特徴とする請求項1または請求項2記載の樹脂封
    止型半導体装置。
JP5109123A 1993-05-11 1993-05-11 樹脂封止型半導体装置 Pending JPH06326236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5109123A JPH06326236A (ja) 1993-05-11 1993-05-11 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5109123A JPH06326236A (ja) 1993-05-11 1993-05-11 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH06326236A true JPH06326236A (ja) 1994-11-25

Family

ID=14502147

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5109123A Pending JPH06326236A (ja) 1993-05-11 1993-05-11 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH06326236A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288428A (ja) * 1995-04-20 1996-11-01 Nec Corp 樹脂封止型半導体装置
WO2012023236A1 (ja) * 2010-08-20 2012-02-23 パナソニック株式会社 半導体装置及びその製造方法
JP2012235089A (ja) * 2011-05-03 2012-11-29 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法
WO2016126890A1 (en) * 2015-02-03 2016-08-11 Cellink Corporation Systems and methods for combined thermal and electrical energy transfer
WO2025004433A1 (ja) * 2023-06-29 2025-01-02 ミネベアパワーデバイス株式会社 半導体装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288428A (ja) * 1995-04-20 1996-11-01 Nec Corp 樹脂封止型半導体装置
WO2012023236A1 (ja) * 2010-08-20 2012-02-23 パナソニック株式会社 半導体装置及びその製造方法
JP5412532B2 (ja) * 2010-08-20 2014-02-12 パナソニック株式会社 半導体装置及びその製造方法
US8686545B2 (en) 2010-08-20 2014-04-01 Panasonic Corporation Semiconductor device and method for manufacturing the same
JP2012235089A (ja) * 2011-05-03 2012-11-29 Kyokutoku Kagi Kofun Yugenkoshi パッケージキャリアおよびその製造方法
WO2016126890A1 (en) * 2015-02-03 2016-08-11 Cellink Corporation Systems and methods for combined thermal and electrical energy transfer
US10172229B2 (en) 2015-02-03 2019-01-01 Cellink Corporation Systems and methods for combined thermal and electrical energy transfer
WO2025004433A1 (ja) * 2023-06-29 2025-01-02 ミネベアパワーデバイス株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US7402906B2 (en) Enhanced die-down ball grid array and method for making the same
US6229702B1 (en) Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US5293301A (en) Semiconductor device and lead frame used therein
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
CN100435324C (zh) 具有增强散热性的半导体封装结构
US4684975A (en) Molded semiconductor package having improved heat dissipation
US7944044B2 (en) Semiconductor package structure having enhanced thermal dissipation characteristics
JPH07312405A (ja) 半導体装置
JP3922809B2 (ja) 半導体装置
US20010040300A1 (en) Semiconductor package with heat dissipation opening
JPH06326236A (ja) 樹脂封止型半導体装置
JPH06349893A (ja) フリップチップ接続半導体パッケージ
CN101819955A (zh) 具有增强散热性的半导体封装结构
JP2888183B2 (ja) 樹脂封止型半導体装置
JP3109490B2 (ja) 半導体装置
JP2880878B2 (ja) 縦型表面実装樹脂封止型半導体装置
JP2713141B2 (ja) 半導体装置
JP2690248B2 (ja) 表面実装型半導体装置
JPH0521694A (ja) 半導体装置
JPH0294458A (ja) 樹脂封止型半導体装置
KR940011796B1 (ko) 반도체장치
KR0141945B1 (ko) 방열판을 갖는 리드 프레임 및 이를 이용한 반도체 패키지
JP3221072B2 (ja) 樹脂封止型半導体装置
JPH1174302A (ja) 樹脂封止型半導体装置
JP2606571B2 (ja) 半導体装置