JPH06326352A - Semiconductor light emitting device and manufacturing method thereof - Google Patents

Semiconductor light emitting device and manufacturing method thereof

Info

Publication number
JPH06326352A
JPH06326352A JP11466693A JP11466693A JPH06326352A JP H06326352 A JPH06326352 A JP H06326352A JP 11466693 A JP11466693 A JP 11466693A JP 11466693 A JP11466693 A JP 11466693A JP H06326352 A JPH06326352 A JP H06326352A
Authority
JP
Japan
Prior art keywords
current diffusion
diffusion layer
layer
type
gaas substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11466693A
Other languages
Japanese (ja)
Inventor
Hideki Nozaki
秀樹 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP11466693A priority Critical patent/JPH06326352A/en
Publication of JPH06326352A publication Critical patent/JPH06326352A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 ペレットの特性劣化を防止して歩留の向上を
可能とすると共に、製造工程を簡略化し得る半導体発光
素子の製造方法を提供する。 【構成】 n型GaAs基板1上にMOCVD法により
InGaAlPダブルへテロ接合層及びGaAlAs電
流拡散層5を成長させたエピタキシャルウェーハ10の
前記n型GaAs基板側及び前記GaAlAs電流拡散
層側にそれぞれn型電極11及びp型電極12を形成
し、前記GaAlAs電流拡散層5及びp型電極12上
に保護膜を形成した後、少なくとも前記n型GaAs基
板、前記InGaAlPダブルへテロ接合層及び前記G
aAlAs電流拡散層に対して素子毎に分離するダイシ
ング処理を行い、前記ダイシング処理後のダイシング面
全面を臭素系のエッチング液により2μm以上エッチン
グした後、前記保護膜を除去した。
(57) [Summary] (Modified) [Objective] To provide a method for manufacturing a semiconductor light-emitting device, which can prevent deterioration of characteristics of pellets, improve yield, and simplify the manufacturing process. [Structure] An n-type GaAs substrate side and a GaAlAs current diffusion layer side of an epitaxial wafer 10 in which an InGaAlP double heterojunction layer and a GaAlAs current diffusion layer 5 are grown on an n-type GaAs substrate 1 by the MOCVD method, respectively. After forming the electrode 11 and the p-type electrode 12 and forming a protective film on the GaAlAs current diffusion layer 5 and the p-type electrode 12, at least the n-type GaAs substrate, the InGaAlP double heterojunction layer and the G
The aAlAs current diffusion layer was subjected to a dicing process for separating each element, the entire dicing surface after the dicing process was etched by 2 μm or more with a bromine-based etching solution, and then the protective film was removed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、例えば自動車のストッ
プランプ、あるいは信号機や駅構内の情報表示板等に使
用される発光ダイオード(LED)等の半導体発光素子
及びその製造方法に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting element such as a light emitting diode (LED) used for a stop lamp of an automobile, a traffic light, an information display board in a station, and the like, and a method for manufacturing the same.

【0002】[0002]

【従来の技術】過剰の電子・正孔対の再結合によって光
を放出する発光ダイオードは、正方向バイアスを与える
ことにより、そのバイアス電流に比例した光量が得られ
る。
2. Description of the Related Art A light emitting diode that emits light by recombination of excess electron-hole pairs can obtain a light amount proportional to its bias current by applying a forward bias.

【0003】従来、このような発光ダイオードの製造方
法としては例えば図5に示すようなものがあった。
Conventionally, as a method of manufacturing such a light emitting diode, for example, there is one shown in FIG.

【0004】図5(a)〜(f)は従来のLEDのペレ
ット化工程を示す図である。
FIGS. 5A to 5F are views showing a conventional LED pelletizing process.

【0005】まず、同図(a)に示すが如く、n型Ga
As基板101上に、n型In0.5(Ga1-x Alx)0.5
Pクラッド層(x=0.7)102と,n型In0.5(Ga1-y
Aly )0.5Pアクティブ層(0≦y <0.5 )103と、
p型In0.5(Ga1-z Al z)0.5Pクラッド層(z=0.7
)104と、p型Ga1-u Alu As電流拡散層(0.7
≦u≦0.8 )とを順次、有機金属気相法(MOCVD
法)により結晶成長させ、エピタキシャルウェーハ11
0を形成する。ここで、InGaAlPクラッド層10
2とInGaAlPアクティブ層103とInGaAl
Pクラッド層104とはダブルへテロ接合構造を成して
いる。
First, as shown in FIG. 1A, n-type Ga
On the As substrate 101, n-type In0.5 (Ga 1-x Al x) 0.5
P-type cladding layer (x = 0.7) 102 and n-type In0.5 (Ga 1-y)
Al y ) 0.5P active layer (0 ≦ y <0.5) 103,
p-type In0.5 (Ga 1-z Al z ) 0.5P cladding layer (z = 0.7
) 104 and a p-type Ga 1-u Al u As current spreading layer (0.7
≦ u ≦ 0.8) in order, followed by metalorganic vapor phase method (MOCVD
Method) to grow a crystal to form an epitaxial wafer 11
Form 0. Here, the InGaAlP clad layer 10
2 and InGaAlP active layer 103 and InGaAl
A double heterojunction structure is formed with the P clad layer 104.

【0006】次に、図5(b)示すが如く、n型GaA
s基板101の裏面全面にAuGe(重量比3%Ge)
のn型電極111を形成すると共に、p型GaAlAs
105の表面にAuZn(重量比3%Zn)のp型電極
(140μmφ)112を形成し、シンター(熱処理)
工程によってオーミック接触をとる。
Next, as shown in FIG. 5B, n-type GaA
AuGe (weight ratio 3% Ge) on the entire back surface of the substrate 101
Forming the n-type electrode 111 of p-type GaAlAs
A p-type electrode (140 μm φ ) 112 of AuZn (weight ratio 3% Zn) 112 is formed on the surface of 105 and sintered (heat treatment).
Depending on the process, ohmic contact is made.

【0007】続いて、図5(c)示すが如く、レジスト
もしくはSi02 またはSiNxのCVD膜113を、
エッチング用保護膜としてp型GaAlAs105の光
取り出し面及びp型電極112上に形成した後、ドライ
エッチングまたはHCl系ウェット液により、p型Ga
AlAs電流拡散層105、InGaAlPクラッド層
104、InGaAlPアクティブ層103、及びIn
GaAlPクラッド層102をエッチングする。
Then, as shown in FIG. 5C, a resist or a CVD film 113 of SiO2 or SiNx is formed.
After being formed as a protective film for etching on the light extraction surface of the p-type GaAlAs 105 and the p-type electrode 112, the p-type Ga is wet-etched by dry etching or an HCl-based wet solution.
AlAs current spreading layer 105, InGaAlP clad layer 104, InGaAlP active layer 103, and In
The GaAlP clad layer 102 is etched.

【0008】その後、図5(d)に示すように、ダイシ
ング工程においてダイシングマシンを用いて個々のチッ
プ(素子)に切断した後、残った破砕層を除去するため
に、図5(e)に示すようにn型GaAs基板101の
側面を0.5〜1.0μm程度、NH4 OH系のウェッ
トエッチング液によってエッチングする。そして、図5
(f)に示すように保護膜13を除去してペレット化工
程を終了させる。
After that, as shown in FIG. 5 (d), after cutting into individual chips (elements) by using a dicing machine in a dicing process, in order to remove the remaining crushed layer, as shown in FIG. 5 (e). As shown, the side surface of the n-type GaAs substrate 101 is etched by about 0.5 to 1.0 μm with an NH 4 OH-based wet etching solution. And FIG.
As shown in (f), the protective film 13 is removed and the pelletizing step is completed.

【0009】[0009]

【発明が解決しようとする課題】しかしながら、従来の
LEDのペレット化工程では、上述したようにペレット
側面のGaAs基板101に残るダンシング時の破砕層
をエッチングするが、ダイシング工程では使用するダイ
シングマシン自体の振動ぶれや、そのブレードの状態、
例えば切り屑がブレードに付着する等のばらつき要因の
ため、破砕層の深さが変わり、1μm程度のエッチング
量では破砕層が完全には除去されない場合がある。
However, in the conventional LED pelletizing process, the crushing layer remaining on the GaAs substrate 101 on the side of the pellet during the dancing is etched as described above, but the dicing machine itself used in the dicing process is used. Vibration shake and the state of the blade,
For example, the depth of the crushed layer may change due to variation factors such as chips adhering to the blade, and the crushed layer may not be completely removed with an etching amount of about 1 μm.

【0010】一方、LEDランプ等の製品は、ペレット
をレンズ型状になった樹脂でモールドして作製するた
め、ペレットには樹脂による応力が働いている。そのた
め、上記したようにペレット側面に破砕層が残っている
と、そこを起点として結晶転位(結晶の滑り;結晶格子
の並び方の規則性が乱れる)が発生し、これによって通
電中にペレットからの光量が急速に低下(特性の劣化)
することになる。
On the other hand, since products such as LED lamps are manufactured by molding pellets with a lens-shaped resin, stress due to the resin acts on the pellets. Therefore, if a fractured layer remains on the side surface of the pellet as described above, crystal dislocation (sliding of crystals; disorder of the regularity of the arrangement of crystal lattices) occurs from that point, and this causes the dislocation from the pellet during energization. Light intensity drops rapidly (deterioration of characteristics)
Will be done.

【0011】そこで、前記破砕層の深さのバラツキを考
慮してエッチング量を大きく設定した場合、例えば2μ
m以上にエッチングすると、n型InGaAlPクラッ
ド層102とn型GaAs基板101との界面で凹凸部
が生ずる。この場合もペレットを樹脂モールドしたと
き、前記界面の凹凸部を起点に結晶転位が発生してペレ
ットの特性劣化の原因となる。このような点から、従来
ではペレット化工程上の管理が難しく、ペレットの歩留
の向上を妨げている。
Therefore, when the etching amount is set to be large in consideration of the variation in the depth of the fractured layer, for example, 2 μm.
When the etching is performed to have a thickness of m or more, an uneven portion is generated at the interface between the n-type InGaAlP cladding layer 102 and the n-type GaAs substrate 101. Also in this case, when the pellets are resin-molded, crystal dislocations start from the uneven portions of the interface, which causes deterioration of the characteristics of the pellets. From such a point, it is difficult to control the pelletizing process in the related art, and it is difficult to improve the yield of pellets.

【0012】また、上記従来のペレット化工程では、図
5(c),(d),(e)に示すように、素子毎に分離
するためのダイシング処理の前後にそれぞれエッチング
工程が必要となり、その分、工程が複雑になっていた。
Further, in the above-mentioned conventional pelletizing step, as shown in FIGS. 5 (c), (d) and (e), an etching step is required before and after the dicing process for separating each element, As a result, the process was complicated.

【0013】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、ペレットの特
性劣化を防止して歩留の向上を可能とすると共に、製造
工程を簡略化し得る半導体発光素子及びその製造方法を
提供することである。
The present invention has been made in order to solve the above-mentioned conventional problems, and an object thereof is to prevent deterioration of characteristics of pellets and improve yield, and to simplify the manufacturing process. It is an object of the present invention to provide a semiconductor light emitting device that can be realized and a manufacturing method thereof.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するため
に、第1の発明の特徴は、n型GaAs基板上にMOC
VD法により形成されたInGaAlPダブルへテロ接
合層及びGaAlAs電流拡散層と、前記n型GaAs
基板側及び前記GaAlAs電流拡散層側にそれぞれ形
成されたn型及びp型電極とを有し、素子に分離するた
めのダイシング処理を経てペレット化された半導体発光
素子において、前記ダイシング処理は、少なくともウェ
ーハ状の前記n型GaAs基板、前記InGaAlPダ
ブルへテロ接合層及び前記GaAlAs電流拡散層に対
して行われ、このダイシング処理後のダイシング面全面
を臭素系のエッチング液により2μm以上エッチングし
てペレット化したことにある。
In order to achieve the above object, a feature of the first invention is that MOC is formed on an n-type GaAs substrate.
InGaAlP double heterojunction layer and GaAlAs current diffusion layer formed by VD method, and the n-type GaAs
In a semiconductor light emitting device, which has an n-type electrode and a p-type electrode formed on the substrate side and the GaAlAs current diffusion layer side, respectively, and is pelletized through a dicing process for separating into devices, the dicing process is performed at least This is performed on the wafer-shaped n-type GaAs substrate, the InGaAlP double heterojunction layer, and the GaAlAs current diffusion layer, and the entire surface of the dicing surface after the dicing process is etched by bromine-based etching solution to a depth of 2 μm or more to form pellets. There is something I did.

【0015】第2の発明の特徴は、n型GaAs基板上
にMOCVD法によりInGaAlPダブルへテロ接合
層及びGaAlAs電流拡散層を成長させたエピタキシ
ャルウェーハの前記n型GaAs基板側及び前記GaA
lAs電流拡散層側にそれぞれn型電極及びp型電極を
形成する電極形成工程と、前記GaAlAs電流拡散層
及びp型電極上に保護膜を形成した後、少なくとも前記
n型GaAs基板、前記InGaAlPダブルへテロ接
合層及び前記GaAlAs電流拡散層に対して素子毎に
分離するダイシング処理を行うダイシング工程と、前記
ダイシング処理後のダイシング面全面を臭素系のエッチ
ング液により2μm以上エッチングした後、前記保護膜
を除去するエッチング工程とを順次実行することにあ
る。
The second aspect of the present invention is characterized in that the InGaAlP double heterojunction layer and the GaAlAs current diffusion layer are grown on the n-type GaAs substrate by the MOCVD method, on the n-type GaAs substrate side and the GaA side of the epitaxial wafer.
An electrode forming step of forming an n-type electrode and a p-type electrode on the lAs current diffusion layer side, and a protective film on the GaAlAs current diffusion layer and the p-type electrode, and then at least the n-type GaAs substrate and the InGaAlP double layer. A dicing step of performing a dicing process for separating the heterojunction layer and the GaAlAs current diffusion layer for each element, and etching the entire dicing surface after the dicing process with a bromine-based etching solution for 2 μm or more, and then the protective film. That is, the etching step for removing is removed.

【0016】[0016]

【作用】上述の如き構成によれば、第1の発明では、エ
ピタキシャルウェーハをダンシング処理して素子に分離
した際、そのダイシング面に破砕層が残っているような
場合であっても、その後、臭素系のエッチング液を用い
て該ダイシング面全面を少なくとも2μm以上エッチン
グするので、前記破砕層が完全に除去される。さらに、
その時、臭素系のエッチング液はGaAs、InGaA
lP及びGaAlAsに対してエッチングレートの差が
僅少であるため、GaAs−InGaAlP界面及びI
nGaAlP−GaAlAs界面で凹凸が生じない。し
たがって、ペレットを樹脂モールドした場合でも、従来
のような結晶転位が発生しない。
According to the above-mentioned structure, in the first invention, even when the crushed layer remains on the dicing surface when the epitaxial wafer is separated into the elements by performing the dancing process, Since the entire surface of the dicing surface is etched by at least 2 μm or more using a bromine-based etching solution, the crushed layer is completely removed. further,
At that time, the bromine-based etching solution is GaAs or InGaA.
Since the difference in etching rate between IP and GaAlAs is small, the GaAs-InGaAlP interface and I
No unevenness occurs at the nGaAlP-GaAlAs interface. Therefore, even when the pellet is resin-molded, crystal dislocation unlike the conventional case does not occur.

【0017】第2の発明では、n型電極及びp型電極を
形成した後に、従来のようにエピタキシャルウェーハの
InGaAlPダブルへテロ接合層及びGaAlAs電
流拡散層に対してエッチング処理を行わずに素子分離の
ダイシング工程を行う。これによってペレット状に素子
が独立され、その後にエッチング工程により、臭素系の
エッチング液を用いて該ダイシング面全面を少なくとも
2μm以上エッチングすることにより、従来の方法より
もエッチング工程数が減少する。
According to the second aspect of the invention, after the n-type electrode and the p-type electrode are formed, the InGaAlP double heterojunction layer and the GaAlAs current diffusion layer of the epitaxial wafer are not subjected to etching treatment as in the conventional case, and element isolation is performed. The dicing process is performed. As a result, the elements are separated into pellets, and then the etching process is performed to etch the entire surface of the dicing surface by at least 2 μm using a bromine-based etching solution, thereby reducing the number of etching processes as compared with the conventional method.

【0018】[0018]

【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図1(a)〜(f)は、本発明を実施したLE
Dのペレット化工程を示す製造工程図である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings. 1A to 1F are LEs embodying the present invention.
It is a manufacturing-process figure which shows the pelletization process of D.

【0019】まず、同図(a)に示すが如く、n型Ga
As基板1上にMOCVD法により、n型In0.5(Ga
1-x Alx)0.5 Pクラッド層2と,n型In0.5(Ga
1-y Aly )0.5Pアクティブ層3と、p型In0.5(Ga
1-z Al z)0.5Pクラッド層4と、p型Ga1-u Alu
As電流拡散層5とを、それぞれ1μm、0.6μm、
1μm、7μmに順次、結晶成長させて、エピタキシャ
ルウェーハ10を形成する。
First, as shown in FIG.
N-type In0.5 (Ga) was formed on the As substrate 1 by MOCVD.
1-x Al x) 0.5 P cladding layer 2 and n-type In 0.5 (Ga
And 1-y Al y) 0.5P active layer 3, p-type In0.5 (Ga
1-z Al z ) 0.5P cladding layer 4 and p-type Ga 1-u Al u
As current diffusion layer 5 and 1 μm, 0.6 μm,
Crystal growth is sequentially performed to 1 μm and 7 μm to form the epitaxial wafer 10.

【0020】このMOCVD法は、気相成長法の1つで
有機金属化合物の熱分解を利用するものであり、例えば
上記のようにIII−V族化合物の場合、III族(A
l,Ga,In)の有機金属とV族(P,As)の水素
化合物を高温で反応させて、多種類の化合物とその混晶
(置換形固溶体)を得る。このMOCVD法によると均
一な薄膜を得ることができる。
This MOCVD method is one of vapor phase growth methods and utilizes thermal decomposition of an organometallic compound. For example, in the case of a III-V group compound as described above, a III group (A
The organic metal of (1, Ga, In) and the hydrogen compound of group V (P, As) are reacted at a high temperature to obtain many kinds of compounds and their mixed crystals (substitution solid solution). According to this MOCVD method, a uniform thin film can be obtained.

【0021】上記のクラッド層2、発光層となるアクテ
ィブ層3及びクラッド層4の3層はダブルへテロ接合構
造を成す。
The three layers of the clad layer 2, the active layer 3 serving as a light emitting layer and the clad layer 4 have a double heterojunction structure.

【0022】したがって、n型及びp型クラッド層2,
4の混晶比x,zは、発光波長に対して透明(屈折率が
小)で且つキャリアの閉じ込め効果を持たせる必要か
ら、 y<x≦1,y<z≦1 (y;アクティブ層3の混晶
比) を満たすように設定する。ここで、発光層となるアクテ
ィブ層3の混晶比yは発振波長が560〜670nmと
なるように0≦y≦0.5に設定する。また、電流拡散
層5の混晶比uは発光波長に対して出来るだけ透明にな
るように設定する。 このようにして、エピタキシャル
ウェーハ10を形成した後、n型GaAs基板1の裏面
全面にn型電極11用のAuGe(重量比3%Ge)を
3000Åの厚さに蒸着すると共に、電流拡散層5の表
面全面にp型電極12用のAu/AuZn(重量比3%
Zn)/Auを順次、500Å/2000Å/2000
Åの厚さに蒸着した後、シンター工程によってオーミッ
ク接触をとる。この状態で、電流拡散層5の表面に形成
されたp型電極12用のメタルに対してホトエッチング
技術を用いてエッチングを行い、電流拡散層5が所定間
隔で露出するようにする。この電流拡散層5の露出面が
光取り出し面となる。
Therefore, the n-type and p-type cladding layers 2,
The mixed crystal ratios x and z of 4 are transparent to the emission wavelength (having a small refractive index) and have a carrier confinement effect. Therefore, y <x ≦ 1, y <z ≦ 1 (y; active layer (Mixed crystal ratio of 3). Here, the mixed crystal ratio y of the active layer 3 serving as the light emitting layer is set to 0 ≦ y ≦ 0.5 so that the oscillation wavelength is 560 to 670 nm. The mixed crystal ratio u of the current diffusion layer 5 is set so that it is as transparent as possible with respect to the emission wavelength. After the epitaxial wafer 10 is formed in this manner, AuGe (weight ratio 3% Ge) for the n-type electrode 11 is vapor-deposited on the entire back surface of the n-type GaAs substrate 1 to a thickness of 3000 Å, and the current diffusion layer 5 is formed. Au / AuZn for the p-type electrode 12 (weight ratio 3%
Zn) / Au in order of 500Å / 2000Å / 2000
After vapor deposition to a thickness of Å, ohmic contact is made by the sintering process. In this state, the metal for the p-type electrode 12 formed on the surface of the current diffusion layer 5 is etched by using a photoetching technique so that the current diffusion layer 5 is exposed at predetermined intervals. The exposed surface of the current diffusion layer 5 serves as a light extraction surface.

【0023】こうして図1(b)示すように、n型Ga
As基板1の裏面全面にn型電極11が形成され、電流
拡散層5の表面に所定間隔のp型電極12が複数形成さ
れる。
Thus, as shown in FIG. 1B, n-type Ga
An n-type electrode 11 is formed on the entire back surface of the As substrate 1, and a plurality of p-type electrodes 12 are formed on the surface of the current diffusion layer 5 at predetermined intervals.

【0024】次に、図1(c)示すように、前記電流拡
散層5の露出面及びp型電極12上に、レジストもしく
はSi02 またはSiNxのCVD膜13を、後述する
ダイシング側面エッチング時の保護膜として形成し、こ
の状態のウェーハ10の底面を粘着シート14上に貼設
する。この粘着シート14は、例えば塩化ビニール系の
シート(〜100μm厚)上に10μm程度の厚さの粘
着のりが塗布されたものである。
Next, as shown in FIG. 1C, a resist or a CVD film 13 of SiO2 or SiNx is protected on the exposed surface of the current diffusion layer 5 and the p-type electrode 12 during the dicing side surface etching described later. It is formed as a film, and the bottom surface of the wafer 10 in this state is stuck on the adhesive sheet 14. The adhesive sheet 14 is, for example, a vinyl chloride sheet (up to 100 μm thick) coated with an adhesive paste having a thickness of about 10 μm.

【0025】その後、図1(d)に示すように、ダイシ
ング工程において、例えばダイヤモンドブレード等のダ
イシングマシンを用いて個々の素子(ペレット)に切断
した後、残った破砕層を除去するために、図1(e)に
示すように各素子のダイシング面全面を少なくとも2μ
m以上、エッチングする。このエッチング工程は、エッ
チング液として臭素が0.1〜5%のメタノール溶液を
使用し、粘着シート上に各ペレットが貼り付いた状態の
まま、該エッチング液の中に浸漬して数分間エッチング
を行う。前記臭素系のエッチング液は、GaAs、In
GaAlP及びGaAlAsの各有機金属化合物に対し
てエッチングレートの差が僅少であり、このエッチング
液を用いてエッチングを行った場合はGaAs−InG
aAlP界面及びInGaAlP−GaAlAs界面で
凹凸が生じない。
Thereafter, as shown in FIG. 1 (d), in a dicing step, after cutting into individual elements (pellets) using a dicing machine such as a diamond blade, in order to remove the remaining crushed layer, As shown in FIG. 1 (e), the entire dicing surface of each element is at least 2 μ
Etch for m or more. In this etching step, a methanol solution containing bromine of 0.1 to 5% is used as an etching solution, and the pellets are stuck on the pressure-sensitive adhesive sheet, and the pellets are immersed in the etching solution for etching for several minutes. To do. The bromine-based etching solution is GaAs, In
The difference in etching rate between the GaAlP and GaAlAs organometallic compounds is very small. When etching is performed using this etching solution, GaAs-InG
Unevenness does not occur at the aAlP interface and the InGaAlP-GaAlAs interface.

【0026】その後、このペレット群を純水洗浄した
後、図1(f)に示すように保護膜13を除去して、さ
らに粘着シート14上に残る薬品をシートごと除去する
ためにペレット群を別の粘着シート14aに移して、ペ
レット化工程を終了する。これにより、粘着シート上に
50〜100μm間隔で配列され個々の幅が300μm
程度のペレット群が形成される。
After washing the pellet group with pure water, the protective layer 13 is removed as shown in FIG. 1 (f), and the pellet group is removed to remove the chemicals remaining on the adhesive sheet 14 together with the sheet. Transfer to another pressure-sensitive adhesive sheet 14a, and the pelletizing process is completed. As a result, the adhesive sheets are arranged at intervals of 50 to 100 μm and have individual widths of 300 μm.
Some pellets are formed.

【0027】以上のようにして作製されたペレットを使
用して例えばLEDランプを製造する場合は、続いて次
のような樹脂モールド工程を行う。なお、図2(a),
(b),(c)は、この樹脂モールド工程を説明するた
めの断面工程図である。
When, for example, an LED lamp is manufactured using the pellets manufactured as described above, the following resin molding process is performed. In addition, FIG.
(B), (c) is a sectional process drawing for explaining this resin molding process.

【0028】まず、自動化されたペレットピックアップ
装置によって、粘着シート上14a上の各ペレットを1
個ずつ抜き取り(抜き取られたペレットをペレット20
とする)、中央部からリードが延設された皿形のフレー
ム21上にペレット20を載置する(図2(a),
(b))。その後、このペレット20を銀ペースト23
フレーム21に固着させ、該ペレット20のp型電極1
2と他方の直線フレーム22とを金ワイヤー24でワイ
ヤーボンディングする。
First, each pellet on the pressure-sensitive adhesive sheet 14a is removed by an automated pellet pickup device.
Pluck each one (Pellet 20
The pellet 20 is placed on a dish-shaped frame 21 having leads extending from the center (FIG. 2 (a),
(B)). Then, this pellet 20 is replaced with silver paste 23.
The p-type electrode 1 of the pellet 20 is fixed to the frame 21.
2 and the other straight frame 22 are wire-bonded with a gold wire 24.

【0029】次に、レンズ状の鋳型25の中の所定位置
にワイヤーボンディングされた状態の前記フレーム2
1,22を固定し、そして該鋳型25の中に透明エポキ
シ系樹脂26を注入して焼き固める。この後、鋳型25
を取り外して樹脂モールド工程を終了させる。
Next, the frame 2 is wire-bonded to a predetermined position in the lens-shaped mold 25.
1, 22 are fixed, and a transparent epoxy resin 26 is injected into the mold 25 and baked. After this, mold 25
Is removed to complete the resin molding process.

【0030】以上の如く、本実施例では、ペレット側面
エッチング工程において、GaAs、InGaAlP及
びGaAlAsの各有機金属化合物に対してエッチング
レートの差が僅少である臭素系のエッチング液を用いた
ので、2μm以上にエッチング量を大きく設定してエッ
チングを行う場合でも、GaAs基板1とクラッド層2
との界面や、クラッド層4と電流拡散層5との界面で凹
凸が生じない。これにより、LEDランプ等の製品化の
ために上記のような樹脂モールド工程を実施しても、結
晶転位が生ずることがなくなり、これに起因するペレッ
トの特性の劣化を防ぐことが可能となる。
As described above, in the present embodiment, in the pellet side surface etching step, the bromine-based etching solution having a small difference in etching rate with respect to each organometallic compound of GaAs, InGaAlP, and GaAlAs is used. Even when etching is performed with a large etching amount set above, the GaAs substrate 1 and the cladding layer 2 are
No unevenness is generated at the interface between the clad layer 4 and the current spreading layer 5. As a result, even if the resin molding process as described above is carried out to commercialize an LED lamp or the like, crystal dislocation does not occur, and it is possible to prevent the deterioration of the characteristics of the pellet due to this.

【0031】この点を裏付けるものとして、LEDラン
プの通電寿命試験結果を図3及び図4に示す。なお、こ
の試験条件は、電流値;50mA、温度;25℃、湿度
30%とする。
To support this point, the results of the LED lamp life test are shown in FIGS. 3 and 4. The test conditions are a current value of 50 mA, a temperature of 25 ° C., and a humidity of 30%.

【0032】従来のペレットを使用したLEDランプで
は、図3に示すように、通電初期(20時間前後)で大
幅に劣化、つまり相対的光出力強度の変化が−40%ま
でになる不良品が生じている。
As shown in FIG. 3, in the conventional LED lamp using pellets, there is a defective product which is significantly deteriorated at the beginning of energization (around 20 hours), that is, the change in relative light output intensity is up to -40%. Has occurred.

【0033】これに対して、本実施例のペレットを使用
したLEDランプでは、図4に示すように大幅に劣化す
ることがなく、1000時間を経過した時点においても
平均の相対的光出力強度の変化が−5%レベルの良品が
安定して得られる。
On the other hand, the LED lamp using the pellets of the present example does not deteriorate significantly as shown in FIG. 4 and shows the average relative light output intensity even after 1000 hours. A good product with a change of -5% level can be stably obtained.

【0034】また、n型電極及びp型電極を形成した後
にウェーハからペレット状に素子を独立させる工程にお
いて、従来では、まず、ウェーハのInGaAlPダブ
ルへテロ接合層及びGaAlAs電流拡散層に対してエ
ッチング処理を行ない、次にダイシング工程を行った
後、GaAs基板を0.5〜1.0μm程度のエッチン
グ量でエッチングするため、2度のエッチング工程を要
するのに対し、本実施例では、n型電極及びp型電極を
形成した後にダイシング工程を行い、その後にエッチン
グ工程を行う。これにより、従来の方法よりもエッチン
グ工程数が1回減少する。そのうえ、エッチング量も2
μm以上行うことができるので、前記ダイシング工程及
び前記エッチング工程のマージンをとることができる。
In the step of forming the device in pellet form from the wafer after forming the n-type electrode and the p-type electrode, conventionally, first, the InGaAlP double heterojunction layer and the GaAlAs current diffusion layer of the wafer are first etched. After performing the treatment and then the dicing process, the GaAs substrate is etched with an etching amount of about 0.5 to 1.0 μm, which requires two etching processes. After forming the electrode and the p-type electrode, a dicing process is performed, and then an etching process is performed. This reduces the number of etching steps by one compared with the conventional method. In addition, the etching amount is 2
Since it can be performed at a thickness of at least μm, a margin can be taken between the dicing process and the etching process.

【0035】[0035]

【発明の効果】以上に説明したように、第1の発明によ
れば、ダンシング処理後に、ダイシング面全面を臭素系
のエッチング液により2μm以上エッチングしてペレッ
ト化したので、ペレットを樹脂モールドした場合に従来
のような結晶転位が発生しない。これにより、ペレット
の特性劣化を未然に防止できその歩留を向上させること
が可能となる。
As described above, according to the first aspect of the present invention, after the dancing process, the entire dicing surface is etched by 2 μm or more with the bromine-based etching solution to be pelletized. In addition, crystal dislocation unlike the conventional one does not occur. This makes it possible to prevent the characteristic deterioration of the pellets and improve the yield.

【0036】第2の発明によれば、n型GaAs基板上
にMOCVD法によりInGaAlPダブルへテロ接合
層及びGaAlAs電流拡散層を成長させたエピタキシ
ャルウェーハの前記n型GaAs基板側及び前記GaA
lAs電流拡散層側にそれぞれn型電極及びp型電極を
形成し、前記GaAlAs電流拡散層及びp型電極上に
保護膜を形成した後、少なくとも前記n型GaAs基
板、前記InGaAlPダブルへテロ接合層及び前記G
aAlAs電流拡散層に対して素子毎に分離するダイシ
ング処理を行い、前記ダイシング処理後のダイシング面
全面を臭素系のエッチング液により2μm以上エッチン
グした後、前記保護膜を除去するようにしたので、前記
第1の発明と同一の効果を奏すると共に、従来の方法よ
りも製造工程を簡略化することが可能となる。
According to the second invention, the n-type GaAs substrate side and the GaA of the epitaxial wafer in which the InGaAlP double heterojunction layer and the GaAlAs current diffusion layer are grown on the n-type GaAs substrate by the MOCVD method.
An n-type electrode and a p-type electrode are formed on the lAs current diffusion layer side, and a protective film is formed on the GaAlAs current diffusion layer and the p-type electrode, and then at least the n-type GaAs substrate and the InGaAlP double heterojunction layer are formed. And the above G
The aAlAs current diffusion layer is subjected to a dicing process for separating each element, and the entire dicing surface after the dicing process is etched by 2 μm or more with a bromine-based etching solution, and then the protective film is removed. It is possible to achieve the same effect as the first invention and simplify the manufacturing process as compared with the conventional method.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を実施したLEDのペレット化工程を示
す製造工程図である。
FIG. 1 is a manufacturing process chart showing a pelletizing process of an LED according to the present invention.

【図2】上記実施例の樹脂モールド工程を説明するため
の断面工程図である。
FIG. 2 is a sectional process drawing for explaining a resin molding process of the above embodiment.

【図3】従来の通電寿命試験結果を示す図である。FIG. 3 is a diagram showing a result of a conventional energization life test.

【図4】本実施例の通電寿命試験結果を示す図である。FIG. 4 is a diagram showing the results of an energization life test of this example.

【図5】従来のLEDのペレット化工程を示す図であ
る。
FIG. 5 is a diagram showing a conventional LED pelletizing process.

【符号の説明】[Explanation of symbols]

1 n型GaAs基板 2 クラッド層 3 アクティブ層 4 クラッド層 5 電流拡散層 10 エピタキシャルウェーハ 11 n型電極 12 p型電極 13 CVD膜 1 n-type GaAs substrate 2 clad layer 3 active layer 4 clad layer 5 current diffusion layer 10 epitaxial wafer 11 n-type electrode 12 p-type electrode 13 CVD film

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 n型GaAs基板上にMOCVD法によ
り形成されたInGaAlPダブルへテロ接合層及びG
aAlAs電流拡散層と、前記n型GaAs基板側及び
前記GaAlAs電流拡散層側にそれぞれ形成されたn
型及びp型電極とを有し、素子に分離するためのダイシ
ング処理を経てペレット化された半導体発光素子におい
て、 前記ダイシング処理は、少なくともウェーハ状の前記n
型GaAs基板、前記InGaAlPダブルへテロ接合
層及び前記GaAlAs電流拡散層に対して行われ、こ
のダイシング処理後のダイシング面全面を臭素系のエッ
チング液により2μm以上エッチングしてペレット化し
たことを特徴とする半導体発光素子。
1. An InGaAlP double heterojunction layer and a G formed by MOCVD on an n-type GaAs substrate.
aAlAs current diffusion layer and n formed on the n-type GaAs substrate side and the GaAlAs current diffusion layer side, respectively.
A semiconductor light emitting device that has a p-type electrode and a p-type electrode and is pelletized through a dicing process for separating into elements, wherein the dicing process is performed on at least the wafer-shaped n
Type GaAs substrate, the InGaAlP double heterojunction layer, and the GaAlAs current diffusion layer. The entire dicing surface after the dicing process is etched by a bromine-based etching solution to a depth of 2 μm or more and pelletized. Semiconductor light emitting device.
【請求項2】 n型GaAs基板上にMOCVD法によ
りInGaAlPダブルへテロ接合層及びGaAlAs
電流拡散層を成長させたエピタキシャルウェーハの前記
n型GaAs基板側及び前記GaAlAs電流拡散層側
にそれぞれn型電極及びp型電極を形成する電極形成工
程と、 前記GaAlAs電流拡散層及びp型電極上に保護膜を
形成した後、少なくとも前記n型GaAs基板、前記I
nGaAlPダブルへテロ接合層及び前記GaAlAs
電流拡散層に対して素子毎に分離するダイシング処理を
行うダイシング工程と、 前記ダイシング処理後のダイシング面全面を臭素系のエ
ッチング液により2μm以上エッチングした後、前記保
護膜を除去するエッチング工程とを順次実行することを
特徴とする半導体発光素子の製造方法。
2. An InGaAlP double heterojunction layer and GaAlAs on an n-type GaAs substrate by MOCVD.
An electrode forming step of forming an n-type electrode and a p-type electrode on the n-type GaAs substrate side and the GaAlAs current diffusion layer side of the epitaxial wafer on which the current diffusion layer is grown, respectively, and on the GaAlAs current diffusion layer and the p-type electrode. After forming a protective film on the substrate, at least the n-type GaAs substrate and the I
nGaAlP double heterojunction layer and the GaAlAs
A dicing step of performing a dicing process for separating the current diffusion layer for each element, and an etching step of removing the protective film after etching the entire dicing surface after the dicing process by 2 μm or more with a bromine-based etching solution. A method of manufacturing a semiconductor light emitting device, which is characterized in that the steps are sequentially performed.
JP11466693A 1993-05-17 1993-05-17 Semiconductor light emitting device and manufacturing method thereof Pending JPH06326352A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11466693A JPH06326352A (en) 1993-05-17 1993-05-17 Semiconductor light emitting device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11466693A JPH06326352A (en) 1993-05-17 1993-05-17 Semiconductor light emitting device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JPH06326352A true JPH06326352A (en) 1994-11-25

Family

ID=14643553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11466693A Pending JPH06326352A (en) 1993-05-17 1993-05-17 Semiconductor light emitting device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JPH06326352A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999041789A1 (en) * 1998-02-13 1999-08-19 The Furukawa Electric Co., Ltd. Semiconductor light-emitting diode
US6083769A (en) * 1998-09-29 2000-07-04 Sharp Kabushiki Kaisha Method for producing a light-emitting diode
US6468818B2 (en) * 1999-01-25 2002-10-22 Sharp Kabushiki Kaisha Method for producing a high-luminance semiconductor light-emitting device capable of operating at a low voltage

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999041789A1 (en) * 1998-02-13 1999-08-19 The Furukawa Electric Co., Ltd. Semiconductor light-emitting diode
US6278139B1 (en) 1998-02-13 2001-08-21 The Furukawa Electric Co., Ltd. Semiconductor light-emitting diode
US6083769A (en) * 1998-09-29 2000-07-04 Sharp Kabushiki Kaisha Method for producing a light-emitting diode
US6468818B2 (en) * 1999-01-25 2002-10-22 Sharp Kabushiki Kaisha Method for producing a high-luminance semiconductor light-emitting device capable of operating at a low voltage

Similar Documents

Publication Publication Date Title
US5864171A (en) Semiconductor optoelectric device and method of manufacturing the same
JP4126749B2 (en) Manufacturing method of semiconductor device
JP3525061B2 (en) Method for manufacturing semiconductor light emitting device
US6611004B2 (en) Gallium nitride based light emitting element
KR100638730B1 (en) Manufacturing method of vertical group III nitride light emitting device
JP2005108863A (en) Vertical structure gallium nitride light emitting diode and manufacturing method thereof
TWI405350B (en) Light emitting element and manufacturing method thereof
JPH06326360A (en) Semiconductor light emitting device and manufacturing method thereof
JP3087829B2 (en) Method for manufacturing nitride semiconductor device
JP2002368273A (en) Semiconductor light emitting device
JP3410166B2 (en) Red light emitting diode element
JP3700767B2 (en) Semiconductor light emitting device
JPH10189498A (en) Method for manufacturing group 3-5 compound semiconductor chip
JPH1065214A (en) Manufacture of semiconductor light-emitting device
JP3187279B2 (en) Infrared light emitting diode and method of manufacturing the same
JPWO2009048056A1 (en) Compound semiconductor epitaxial wafer and manufacturing method thereof
JPH10178201A (en) Manufacture of semiconductor light-emitting element
JP3426834B2 (en) Method for manufacturing light emitting diode array
JP3685838B2 (en) Compound semiconductor device and manufacturing method thereof
JP2894779B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP3353703B2 (en) Epitaxial wafer and light emitting diode
JP2792419B2 (en) Method for manufacturing semiconductor device
JP2001358082A (en) Semiconductor layer growth method and semiconductor light emitting device
JP2000286446A (en) Nitride semiconductor device and manufacture of the same, and gan substrate and manufacture of the same
JPH0537014A (en) Semiconductor light emitting element