JPH06326352A - 半導体発光素子及びその製造方法 - Google Patents
半導体発光素子及びその製造方法Info
- Publication number
- JPH06326352A JPH06326352A JP11466693A JP11466693A JPH06326352A JP H06326352 A JPH06326352 A JP H06326352A JP 11466693 A JP11466693 A JP 11466693A JP 11466693 A JP11466693 A JP 11466693A JP H06326352 A JPH06326352 A JP H06326352A
- Authority
- JP
- Japan
- Prior art keywords
- current diffusion
- diffusion layer
- layer
- type
- gaas substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 ペレットの特性劣化を防止して歩留の向上を
可能とすると共に、製造工程を簡略化し得る半導体発光
素子の製造方法を提供する。 【構成】 ｎ型ＧａＡｓ基板１上にＭＯＣＶＤ法により
ＩｎＧａＡｌＰダブルへテロ接合層及びＧａＡｌＡｓ電
流拡散層５を成長させたエピタキシャルウェーハ１０の
前記ｎ型ＧａＡｓ基板側及び前記ＧａＡｌＡｓ電流拡散
層側にそれぞれｎ型電極１１及びｐ型電極１２を形成
し、前記ＧａＡｌＡｓ電流拡散層５及びｐ型電極１２上
に保護膜を形成した後、少なくとも前記ｎ型ＧａＡｓ基
板、前記ＩｎＧａＡｌＰダブルへテロ接合層及び前記Ｇ
ａＡｌＡｓ電流拡散層に対して素子毎に分離するダイシ
ング処理を行い、前記ダイシング処理後のダイシング面
全面を臭素系のエッチング液により２μｍ以上エッチン
グした後、前記保護膜を除去した。
可能とすると共に、製造工程を簡略化し得る半導体発光
素子の製造方法を提供する。 【構成】 ｎ型ＧａＡｓ基板１上にＭＯＣＶＤ法により
ＩｎＧａＡｌＰダブルへテロ接合層及びＧａＡｌＡｓ電
流拡散層５を成長させたエピタキシャルウェーハ１０の
前記ｎ型ＧａＡｓ基板側及び前記ＧａＡｌＡｓ電流拡散
層側にそれぞれｎ型電極１１及びｐ型電極１２を形成
し、前記ＧａＡｌＡｓ電流拡散層５及びｐ型電極１２上
に保護膜を形成した後、少なくとも前記ｎ型ＧａＡｓ基
板、前記ＩｎＧａＡｌＰダブルへテロ接合層及び前記Ｇ
ａＡｌＡｓ電流拡散層に対して素子毎に分離するダイシ
ング処理を行い、前記ダイシング処理後のダイシング面
全面を臭素系のエッチング液により２μｍ以上エッチン
グした後、前記保護膜を除去した。
Description
【０００１】
【産業上の利用分野】本発明は、例えば自動車のストッ
プランプ、あるいは信号機や駅構内の情報表示板等に使
用される発光ダイオード（ＬＥＤ）等の半導体発光素子
及びその製造方法に関するものである。
プランプ、あるいは信号機や駅構内の情報表示板等に使
用される発光ダイオード（ＬＥＤ）等の半導体発光素子
及びその製造方法に関するものである。
【０００２】
【従来の技術】過剰の電子・正孔対の再結合によって光
を放出する発光ダイオードは、正方向バイアスを与える
ことにより、そのバイアス電流に比例した光量が得られ
る。
を放出する発光ダイオードは、正方向バイアスを与える
ことにより、そのバイアス電流に比例した光量が得られ
る。
【０００３】従来、このような発光ダイオードの製造方
法としては例えば図５に示すようなものがあった。
法としては例えば図５に示すようなものがあった。
【０００４】図５（ａ）〜（ｆ）は従来のＬＥＤのペレ
ット化工程を示す図である。
ット化工程を示す図である。
【０００５】まず、同図（ａ）に示すが如く、ｎ型Ｇａ
Ａｓ基板１０１上に、ｎ型Ｉｎ0.5(Ｇａ1-x Ａｌx)0.5
Ｐクラッド層（x=0.7)１０２と，ｎ型Ｉｎ0.5(Ｇａ1-y
Ａｌy )0.5Ｐアクティブ層（０≦y ＜0.5 ）１０３と、
ｐ型Ｉｎ0.5(Ｇａ1-z Ａｌ z)0.5Ｐクラッド層（z=0.7
）１０４と、ｐ型Ｇａ1-u Ａｌu Ａｓ電流拡散層（0.7
≦ｕ≦0.8 ）とを順次、有機金属気相法（ＭＯＣＶＤ
法）により結晶成長させ、エピタキシャルウェーハ１１
０を形成する。ここで、ＩｎＧａＡｌＰクラッド層１０
２とＩｎＧａＡｌＰアクティブ層１０３とＩｎＧａＡｌ
Ｐクラッド層１０４とはダブルへテロ接合構造を成して
いる。
Ａｓ基板１０１上に、ｎ型Ｉｎ0.5(Ｇａ1-x Ａｌx)0.5
Ｐクラッド層（x=0.7)１０２と，ｎ型Ｉｎ0.5(Ｇａ1-y
Ａｌy )0.5Ｐアクティブ層（０≦y ＜0.5 ）１０３と、
ｐ型Ｉｎ0.5(Ｇａ1-z Ａｌ z)0.5Ｐクラッド層（z=0.7
）１０４と、ｐ型Ｇａ1-u Ａｌu Ａｓ電流拡散層（0.7
≦ｕ≦0.8 ）とを順次、有機金属気相法（ＭＯＣＶＤ
法）により結晶成長させ、エピタキシャルウェーハ１１
０を形成する。ここで、ＩｎＧａＡｌＰクラッド層１０
２とＩｎＧａＡｌＰアクティブ層１０３とＩｎＧａＡｌ
Ｐクラッド層１０４とはダブルへテロ接合構造を成して
いる。
【０００６】次に、図５（ｂ）示すが如く、ｎ型ＧａＡ
ｓ基板１０１の裏面全面にＡｕＧｅ（重量比３％Ｇｅ）
のｎ型電極１１１を形成すると共に、ｐ型ＧａＡｌＡｓ
１０５の表面にＡｕＺｎ（重量比３％Ｚｎ）のｐ型電極
（１４０μｍφ）１１２を形成し、シンター（熱処理）
工程によってオーミック接触をとる。
ｓ基板１０１の裏面全面にＡｕＧｅ（重量比３％Ｇｅ）
のｎ型電極１１１を形成すると共に、ｐ型ＧａＡｌＡｓ
１０５の表面にＡｕＺｎ（重量比３％Ｚｎ）のｐ型電極
（１４０μｍφ）１１２を形成し、シンター（熱処理）
工程によってオーミック接触をとる。
【０００７】続いて、図５（ｃ）示すが如く、レジスト
もしくはＳｉ０2 またはＳｉＮｘのＣＶＤ膜１１３を、
エッチング用保護膜としてｐ型ＧａＡｌＡｓ１０５の光
取り出し面及びｐ型電極１１２上に形成した後、ドライ
エッチングまたはＨＣｌ系ウェット液により、ｐ型Ｇａ
ＡｌＡｓ電流拡散層１０５、ＩｎＧａＡｌＰクラッド層
１０４、ＩｎＧａＡｌＰアクティブ層１０３、及びＩｎ
ＧａＡｌＰクラッド層１０２をエッチングする。
もしくはＳｉ０2 またはＳｉＮｘのＣＶＤ膜１１３を、
エッチング用保護膜としてｐ型ＧａＡｌＡｓ１０５の光
取り出し面及びｐ型電極１１２上に形成した後、ドライ
エッチングまたはＨＣｌ系ウェット液により、ｐ型Ｇａ
ＡｌＡｓ電流拡散層１０５、ＩｎＧａＡｌＰクラッド層
１０４、ＩｎＧａＡｌＰアクティブ層１０３、及びＩｎ
ＧａＡｌＰクラッド層１０２をエッチングする。
【０００８】その後、図５（ｄ）に示すように、ダイシ
ング工程においてダイシングマシンを用いて個々のチッ
プ（素子）に切断した後、残った破砕層を除去するため
に、図５（ｅ）に示すようにｎ型ＧａＡｓ基板１０１の
側面を０．５〜１．０μｍ程度、ＮＨ4 ＯＨ系のウェッ
トエッチング液によってエッチングする。そして、図５
（ｆ）に示すように保護膜１３を除去してペレット化工
程を終了させる。
ング工程においてダイシングマシンを用いて個々のチッ
プ（素子）に切断した後、残った破砕層を除去するため
に、図５（ｅ）に示すようにｎ型ＧａＡｓ基板１０１の
側面を０．５〜１．０μｍ程度、ＮＨ4 ＯＨ系のウェッ
トエッチング液によってエッチングする。そして、図５
（ｆ）に示すように保護膜１３を除去してペレット化工
程を終了させる。
【０００９】
【発明が解決しようとする課題】しかしながら、従来の
ＬＥＤのペレット化工程では、上述したようにペレット
側面のＧａＡｓ基板１０１に残るダンシング時の破砕層
をエッチングするが、ダイシング工程では使用するダイ
シングマシン自体の振動ぶれや、そのブレードの状態、
例えば切り屑がブレードに付着する等のばらつき要因の
ため、破砕層の深さが変わり、１μｍ程度のエッチング
量では破砕層が完全には除去されない場合がある。
ＬＥＤのペレット化工程では、上述したようにペレット
側面のＧａＡｓ基板１０１に残るダンシング時の破砕層
をエッチングするが、ダイシング工程では使用するダイ
シングマシン自体の振動ぶれや、そのブレードの状態、
例えば切り屑がブレードに付着する等のばらつき要因の
ため、破砕層の深さが変わり、１μｍ程度のエッチング
量では破砕層が完全には除去されない場合がある。
【００１０】一方、ＬＥＤランプ等の製品は、ペレット
をレンズ型状になった樹脂でモールドして作製するた
め、ペレットには樹脂による応力が働いている。そのた
め、上記したようにペレット側面に破砕層が残っている
と、そこを起点として結晶転位（結晶の滑り；結晶格子
の並び方の規則性が乱れる）が発生し、これによって通
電中にペレットからの光量が急速に低下（特性の劣化）
することになる。
をレンズ型状になった樹脂でモールドして作製するた
め、ペレットには樹脂による応力が働いている。そのた
め、上記したようにペレット側面に破砕層が残っている
と、そこを起点として結晶転位（結晶の滑り；結晶格子
の並び方の規則性が乱れる）が発生し、これによって通
電中にペレットからの光量が急速に低下（特性の劣化）
することになる。
【００１１】そこで、前記破砕層の深さのバラツキを考
慮してエッチング量を大きく設定した場合、例えば２μ
ｍ以上にエッチングすると、ｎ型ＩｎＧａＡｌＰクラッ
ド層１０２とｎ型ＧａＡｓ基板１０１との界面で凹凸部
が生ずる。この場合もペレットを樹脂モールドしたと
き、前記界面の凹凸部を起点に結晶転位が発生してペレ
ットの特性劣化の原因となる。このような点から、従来
ではペレット化工程上の管理が難しく、ペレットの歩留
の向上を妨げている。
慮してエッチング量を大きく設定した場合、例えば２μ
ｍ以上にエッチングすると、ｎ型ＩｎＧａＡｌＰクラッ
ド層１０２とｎ型ＧａＡｓ基板１０１との界面で凹凸部
が生ずる。この場合もペレットを樹脂モールドしたと
き、前記界面の凹凸部を起点に結晶転位が発生してペレ
ットの特性劣化の原因となる。このような点から、従来
ではペレット化工程上の管理が難しく、ペレットの歩留
の向上を妨げている。
【００１２】また、上記従来のペレット化工程では、図
５（ｃ），（ｄ），（ｅ）に示すように、素子毎に分離
するためのダイシング処理の前後にそれぞれエッチング
工程が必要となり、その分、工程が複雑になっていた。
５（ｃ），（ｄ），（ｅ）に示すように、素子毎に分離
するためのダイシング処理の前後にそれぞれエッチング
工程が必要となり、その分、工程が複雑になっていた。
【００１３】本発明は、上述の如き従来の問題点を解決
するためになされたもので、その目的は、ペレットの特
性劣化を防止して歩留の向上を可能とすると共に、製造
工程を簡略化し得る半導体発光素子及びその製造方法を
提供することである。
するためになされたもので、その目的は、ペレットの特
性劣化を防止して歩留の向上を可能とすると共に、製造
工程を簡略化し得る半導体発光素子及びその製造方法を
提供することである。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、第１の発明の特徴は、ｎ型ＧａＡｓ基板上にＭＯＣ
ＶＤ法により形成されたＩｎＧａＡｌＰダブルへテロ接
合層及びＧａＡｌＡｓ電流拡散層と、前記ｎ型ＧａＡｓ
基板側及び前記ＧａＡｌＡｓ電流拡散層側にそれぞれ形
成されたｎ型及びｐ型電極とを有し、素子に分離するた
めのダイシング処理を経てペレット化された半導体発光
素子において、前記ダイシング処理は、少なくともウェ
ーハ状の前記ｎ型ＧａＡｓ基板、前記ＩｎＧａＡｌＰダ
ブルへテロ接合層及び前記ＧａＡｌＡｓ電流拡散層に対
して行われ、このダイシング処理後のダイシング面全面
を臭素系のエッチング液により２μｍ以上エッチングし
てペレット化したことにある。
に、第１の発明の特徴は、ｎ型ＧａＡｓ基板上にＭＯＣ
ＶＤ法により形成されたＩｎＧａＡｌＰダブルへテロ接
合層及びＧａＡｌＡｓ電流拡散層と、前記ｎ型ＧａＡｓ
基板側及び前記ＧａＡｌＡｓ電流拡散層側にそれぞれ形
成されたｎ型及びｐ型電極とを有し、素子に分離するた
めのダイシング処理を経てペレット化された半導体発光
素子において、前記ダイシング処理は、少なくともウェ
ーハ状の前記ｎ型ＧａＡｓ基板、前記ＩｎＧａＡｌＰダ
ブルへテロ接合層及び前記ＧａＡｌＡｓ電流拡散層に対
して行われ、このダイシング処理後のダイシング面全面
を臭素系のエッチング液により２μｍ以上エッチングし
てペレット化したことにある。
【００１５】第２の発明の特徴は、ｎ型ＧａＡｓ基板上
にＭＯＣＶＤ法によりＩｎＧａＡｌＰダブルへテロ接合
層及びＧａＡｌＡｓ電流拡散層を成長させたエピタキシ
ャルウェーハの前記ｎ型ＧａＡｓ基板側及び前記ＧａＡ
ｌＡｓ電流拡散層側にそれぞれｎ型電極及びｐ型電極を
形成する電極形成工程と、前記ＧａＡｌＡｓ電流拡散層
及びｐ型電極上に保護膜を形成した後、少なくとも前記
ｎ型ＧａＡｓ基板、前記ＩｎＧａＡｌＰダブルへテロ接
合層及び前記ＧａＡｌＡｓ電流拡散層に対して素子毎に
分離するダイシング処理を行うダイシング工程と、前記
ダイシング処理後のダイシング面全面を臭素系のエッチ
ング液により２μｍ以上エッチングした後、前記保護膜
を除去するエッチング工程とを順次実行することにあ
る。
にＭＯＣＶＤ法によりＩｎＧａＡｌＰダブルへテロ接合
層及びＧａＡｌＡｓ電流拡散層を成長させたエピタキシ
ャルウェーハの前記ｎ型ＧａＡｓ基板側及び前記ＧａＡ
ｌＡｓ電流拡散層側にそれぞれｎ型電極及びｐ型電極を
形成する電極形成工程と、前記ＧａＡｌＡｓ電流拡散層
及びｐ型電極上に保護膜を形成した後、少なくとも前記
ｎ型ＧａＡｓ基板、前記ＩｎＧａＡｌＰダブルへテロ接
合層及び前記ＧａＡｌＡｓ電流拡散層に対して素子毎に
分離するダイシング処理を行うダイシング工程と、前記
ダイシング処理後のダイシング面全面を臭素系のエッチ
ング液により２μｍ以上エッチングした後、前記保護膜
を除去するエッチング工程とを順次実行することにあ
る。
【００１６】
【作用】上述の如き構成によれば、第１の発明では、エ
ピタキシャルウェーハをダンシング処理して素子に分離
した際、そのダイシング面に破砕層が残っているような
場合であっても、その後、臭素系のエッチング液を用い
て該ダイシング面全面を少なくとも２μｍ以上エッチン
グするので、前記破砕層が完全に除去される。さらに、
その時、臭素系のエッチング液はＧａＡｓ、ＩｎＧａＡ
ｌＰ及びＧａＡｌＡｓに対してエッチングレートの差が
僅少であるため、ＧａＡｓ−ＩｎＧａＡｌＰ界面及びＩ
ｎＧａＡｌＰ−ＧａＡｌＡｓ界面で凹凸が生じない。し
たがって、ペレットを樹脂モールドした場合でも、従来
のような結晶転位が発生しない。
ピタキシャルウェーハをダンシング処理して素子に分離
した際、そのダイシング面に破砕層が残っているような
場合であっても、その後、臭素系のエッチング液を用い
て該ダイシング面全面を少なくとも２μｍ以上エッチン
グするので、前記破砕層が完全に除去される。さらに、
その時、臭素系のエッチング液はＧａＡｓ、ＩｎＧａＡ
ｌＰ及びＧａＡｌＡｓに対してエッチングレートの差が
僅少であるため、ＧａＡｓ−ＩｎＧａＡｌＰ界面及びＩ
ｎＧａＡｌＰ−ＧａＡｌＡｓ界面で凹凸が生じない。し
たがって、ペレットを樹脂モールドした場合でも、従来
のような結晶転位が発生しない。
【００１７】第２の発明では、ｎ型電極及びｐ型電極を
形成した後に、従来のようにエピタキシャルウェーハの
ＩｎＧａＡｌＰダブルへテロ接合層及びＧａＡｌＡｓ電
流拡散層に対してエッチング処理を行わずに素子分離の
ダイシング工程を行う。これによってペレット状に素子
が独立され、その後にエッチング工程により、臭素系の
エッチング液を用いて該ダイシング面全面を少なくとも
２μｍ以上エッチングすることにより、従来の方法より
もエッチング工程数が減少する。
形成した後に、従来のようにエピタキシャルウェーハの
ＩｎＧａＡｌＰダブルへテロ接合層及びＧａＡｌＡｓ電
流拡散層に対してエッチング処理を行わずに素子分離の
ダイシング工程を行う。これによってペレット状に素子
が独立され、その後にエッチング工程により、臭素系の
エッチング液を用いて該ダイシング面全面を少なくとも
２μｍ以上エッチングすることにより、従来の方法より
もエッチング工程数が減少する。
【００１８】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図１（ａ）〜（ｆ）は、本発明を実施したＬＥ
Ｄのペレット化工程を示す製造工程図である。
明する。図１（ａ）〜（ｆ）は、本発明を実施したＬＥ
Ｄのペレット化工程を示す製造工程図である。
【００１９】まず、同図（ａ）に示すが如く、ｎ型Ｇａ
Ａｓ基板１上にＭＯＣＶＤ法により、ｎ型Ｉｎ0.5(Ｇａ
1-x Ａｌx)0.5 Ｐクラッド層２と，ｎ型Ｉｎ0.5(Ｇａ
1-y Ａｌy )0.5Ｐアクティブ層３と、ｐ型Ｉｎ0.5(Ｇａ
1-z Ａｌ z)0.5Ｐクラッド層４と、ｐ型Ｇａ1-u Ａｌu
Ａｓ電流拡散層５とを、それぞれ１μｍ、０．６μｍ、
１μｍ、７μｍに順次、結晶成長させて、エピタキシャ
ルウェーハ１０を形成する。
Ａｓ基板１上にＭＯＣＶＤ法により、ｎ型Ｉｎ0.5(Ｇａ
1-x Ａｌx)0.5 Ｐクラッド層２と，ｎ型Ｉｎ0.5(Ｇａ
1-y Ａｌy )0.5Ｐアクティブ層３と、ｐ型Ｉｎ0.5(Ｇａ
1-z Ａｌ z)0.5Ｐクラッド層４と、ｐ型Ｇａ1-u Ａｌu
Ａｓ電流拡散層５とを、それぞれ１μｍ、０．６μｍ、
１μｍ、７μｍに順次、結晶成長させて、エピタキシャ
ルウェーハ１０を形成する。
【００２０】このＭＯＣＶＤ法は、気相成長法の１つで
有機金属化合物の熱分解を利用するものであり、例えば
上記のようにＩＩＩ−Ｖ族化合物の場合、ＩＩＩ族（Ａ
ｌ，Ｇａ，Ｉｎ）の有機金属とＶ族（Ｐ，Ａｓ）の水素
化合物を高温で反応させて、多種類の化合物とその混晶
（置換形固溶体）を得る。このＭＯＣＶＤ法によると均
一な薄膜を得ることができる。
有機金属化合物の熱分解を利用するものであり、例えば
上記のようにＩＩＩ−Ｖ族化合物の場合、ＩＩＩ族（Ａ
ｌ，Ｇａ，Ｉｎ）の有機金属とＶ族（Ｐ，Ａｓ）の水素
化合物を高温で反応させて、多種類の化合物とその混晶
（置換形固溶体）を得る。このＭＯＣＶＤ法によると均
一な薄膜を得ることができる。
【００２１】上記のクラッド層２、発光層となるアクテ
ィブ層３及びクラッド層４の３層はダブルへテロ接合構
造を成す。
ィブ層３及びクラッド層４の３層はダブルへテロ接合構
造を成す。
【００２２】したがって、ｎ型及びｐ型クラッド層２，
４の混晶比ｘ，ｚは、発光波長に対して透明（屈折率が
小）で且つキャリアの閉じ込め効果を持たせる必要か
ら、 ｙ＜ｘ≦１，ｙ＜ｚ≦１ （ｙ；アクティブ層３の混晶
比） を満たすように設定する。ここで、発光層となるアクテ
ィブ層３の混晶比ｙは発振波長が５６０〜６７０ｎｍと
なるように０≦ｙ≦０．５に設定する。また、電流拡散
層５の混晶比ｕは発光波長に対して出来るだけ透明にな
るように設定する。 このようにして、エピタキシャル
ウェーハ１０を形成した後、ｎ型ＧａＡｓ基板１の裏面
全面にｎ型電極１１用のＡｕＧｅ（重量比３％Ｇｅ）を
３０００Åの厚さに蒸着すると共に、電流拡散層５の表
面全面にｐ型電極１２用のＡｕ／ＡｕＺｎ（重量比３％
Ｚｎ）／Ａｕを順次、５００Å／２０００Å／２０００
Åの厚さに蒸着した後、シンター工程によってオーミッ
ク接触をとる。この状態で、電流拡散層５の表面に形成
されたｐ型電極１２用のメタルに対してホトエッチング
技術を用いてエッチングを行い、電流拡散層５が所定間
隔で露出するようにする。この電流拡散層５の露出面が
光取り出し面となる。
４の混晶比ｘ，ｚは、発光波長に対して透明（屈折率が
小）で且つキャリアの閉じ込め効果を持たせる必要か
ら、 ｙ＜ｘ≦１，ｙ＜ｚ≦１ （ｙ；アクティブ層３の混晶
比） を満たすように設定する。ここで、発光層となるアクテ
ィブ層３の混晶比ｙは発振波長が５６０〜６７０ｎｍと
なるように０≦ｙ≦０．５に設定する。また、電流拡散
層５の混晶比ｕは発光波長に対して出来るだけ透明にな
るように設定する。 このようにして、エピタキシャル
ウェーハ１０を形成した後、ｎ型ＧａＡｓ基板１の裏面
全面にｎ型電極１１用のＡｕＧｅ（重量比３％Ｇｅ）を
３０００Åの厚さに蒸着すると共に、電流拡散層５の表
面全面にｐ型電極１２用のＡｕ／ＡｕＺｎ（重量比３％
Ｚｎ）／Ａｕを順次、５００Å／２０００Å／２０００
Åの厚さに蒸着した後、シンター工程によってオーミッ
ク接触をとる。この状態で、電流拡散層５の表面に形成
されたｐ型電極１２用のメタルに対してホトエッチング
技術を用いてエッチングを行い、電流拡散層５が所定間
隔で露出するようにする。この電流拡散層５の露出面が
光取り出し面となる。
【００２３】こうして図１（ｂ）示すように、ｎ型Ｇａ
Ａｓ基板１の裏面全面にｎ型電極１１が形成され、電流
拡散層５の表面に所定間隔のｐ型電極１２が複数形成さ
れる。
Ａｓ基板１の裏面全面にｎ型電極１１が形成され、電流
拡散層５の表面に所定間隔のｐ型電極１２が複数形成さ
れる。
【００２４】次に、図１（ｃ）示すように、前記電流拡
散層５の露出面及びｐ型電極１２上に、レジストもしく
はＳｉ０2 またはＳｉＮｘのＣＶＤ膜１３を、後述する
ダイシング側面エッチング時の保護膜として形成し、こ
の状態のウェーハ１０の底面を粘着シート１４上に貼設
する。この粘着シート１４は、例えば塩化ビニール系の
シート（〜１００μｍ厚）上に１０μｍ程度の厚さの粘
着のりが塗布されたものである。
散層５の露出面及びｐ型電極１２上に、レジストもしく
はＳｉ０2 またはＳｉＮｘのＣＶＤ膜１３を、後述する
ダイシング側面エッチング時の保護膜として形成し、こ
の状態のウェーハ１０の底面を粘着シート１４上に貼設
する。この粘着シート１４は、例えば塩化ビニール系の
シート（〜１００μｍ厚）上に１０μｍ程度の厚さの粘
着のりが塗布されたものである。
【００２５】その後、図１（ｄ）に示すように、ダイシ
ング工程において、例えばダイヤモンドブレード等のダ
イシングマシンを用いて個々の素子（ペレット）に切断
した後、残った破砕層を除去するために、図１（ｅ）に
示すように各素子のダイシング面全面を少なくとも２μ
ｍ以上、エッチングする。このエッチング工程は、エッ
チング液として臭素が０．１〜５％のメタノール溶液を
使用し、粘着シート上に各ペレットが貼り付いた状態の
まま、該エッチング液の中に浸漬して数分間エッチング
を行う。前記臭素系のエッチング液は、ＧａＡｓ、Ｉｎ
ＧａＡｌＰ及びＧａＡｌＡｓの各有機金属化合物に対し
てエッチングレートの差が僅少であり、このエッチング
液を用いてエッチングを行った場合はＧａＡｓ−ＩｎＧ
ａＡｌＰ界面及びＩｎＧａＡｌＰ−ＧａＡｌＡｓ界面で
凹凸が生じない。
ング工程において、例えばダイヤモンドブレード等のダ
イシングマシンを用いて個々の素子（ペレット）に切断
した後、残った破砕層を除去するために、図１（ｅ）に
示すように各素子のダイシング面全面を少なくとも２μ
ｍ以上、エッチングする。このエッチング工程は、エッ
チング液として臭素が０．１〜５％のメタノール溶液を
使用し、粘着シート上に各ペレットが貼り付いた状態の
まま、該エッチング液の中に浸漬して数分間エッチング
を行う。前記臭素系のエッチング液は、ＧａＡｓ、Ｉｎ
ＧａＡｌＰ及びＧａＡｌＡｓの各有機金属化合物に対し
てエッチングレートの差が僅少であり、このエッチング
液を用いてエッチングを行った場合はＧａＡｓ−ＩｎＧ
ａＡｌＰ界面及びＩｎＧａＡｌＰ−ＧａＡｌＡｓ界面で
凹凸が生じない。
【００２６】その後、このペレット群を純水洗浄した
後、図１（ｆ）に示すように保護膜１３を除去して、さ
らに粘着シート１４上に残る薬品をシートごと除去する
ためにペレット群を別の粘着シート１４ａに移して、ペ
レット化工程を終了する。これにより、粘着シート上に
５０〜１００μｍ間隔で配列され個々の幅が３００μｍ
程度のペレット群が形成される。
後、図１（ｆ）に示すように保護膜１３を除去して、さ
らに粘着シート１４上に残る薬品をシートごと除去する
ためにペレット群を別の粘着シート１４ａに移して、ペ
レット化工程を終了する。これにより、粘着シート上に
５０〜１００μｍ間隔で配列され個々の幅が３００μｍ
程度のペレット群が形成される。
【００２７】以上のようにして作製されたペレットを使
用して例えばＬＥＤランプを製造する場合は、続いて次
のような樹脂モールド工程を行う。なお、図２（ａ），
（ｂ），（ｃ）は、この樹脂モールド工程を説明するた
めの断面工程図である。
用して例えばＬＥＤランプを製造する場合は、続いて次
のような樹脂モールド工程を行う。なお、図２（ａ），
（ｂ），（ｃ）は、この樹脂モールド工程を説明するた
めの断面工程図である。
【００２８】まず、自動化されたペレットピックアップ
装置によって、粘着シート上１４ａ上の各ペレットを１
個ずつ抜き取り（抜き取られたペレットをペレット２０
とする）、中央部からリードが延設された皿形のフレー
ム２１上にペレット２０を載置する（図２（ａ），
（ｂ））。その後、このペレット２０を銀ペースト２３
フレーム２１に固着させ、該ペレット２０のｐ型電極１
２と他方の直線フレーム２２とを金ワイヤー２４でワイ
ヤーボンディングする。
装置によって、粘着シート上１４ａ上の各ペレットを１
個ずつ抜き取り（抜き取られたペレットをペレット２０
とする）、中央部からリードが延設された皿形のフレー
ム２１上にペレット２０を載置する（図２（ａ），
（ｂ））。その後、このペレット２０を銀ペースト２３
フレーム２１に固着させ、該ペレット２０のｐ型電極１
２と他方の直線フレーム２２とを金ワイヤー２４でワイ
ヤーボンディングする。
【００２９】次に、レンズ状の鋳型２５の中の所定位置
にワイヤーボンディングされた状態の前記フレーム２
１，２２を固定し、そして該鋳型２５の中に透明エポキ
シ系樹脂２６を注入して焼き固める。この後、鋳型２５
を取り外して樹脂モールド工程を終了させる。
にワイヤーボンディングされた状態の前記フレーム２
１，２２を固定し、そして該鋳型２５の中に透明エポキ
シ系樹脂２６を注入して焼き固める。この後、鋳型２５
を取り外して樹脂モールド工程を終了させる。
【００３０】以上の如く、本実施例では、ペレット側面
エッチング工程において、ＧａＡｓ、ＩｎＧａＡｌＰ及
びＧａＡｌＡｓの各有機金属化合物に対してエッチング
レートの差が僅少である臭素系のエッチング液を用いた
ので、２μｍ以上にエッチング量を大きく設定してエッ
チングを行う場合でも、ＧａＡｓ基板１とクラッド層２
との界面や、クラッド層４と電流拡散層５との界面で凹
凸が生じない。これにより、ＬＥＤランプ等の製品化の
ために上記のような樹脂モールド工程を実施しても、結
晶転位が生ずることがなくなり、これに起因するペレッ
トの特性の劣化を防ぐことが可能となる。
エッチング工程において、ＧａＡｓ、ＩｎＧａＡｌＰ及
びＧａＡｌＡｓの各有機金属化合物に対してエッチング
レートの差が僅少である臭素系のエッチング液を用いた
ので、２μｍ以上にエッチング量を大きく設定してエッ
チングを行う場合でも、ＧａＡｓ基板１とクラッド層２
との界面や、クラッド層４と電流拡散層５との界面で凹
凸が生じない。これにより、ＬＥＤランプ等の製品化の
ために上記のような樹脂モールド工程を実施しても、結
晶転位が生ずることがなくなり、これに起因するペレッ
トの特性の劣化を防ぐことが可能となる。
【００３１】この点を裏付けるものとして、ＬＥＤラン
プの通電寿命試験結果を図３及び図４に示す。なお、こ
の試験条件は、電流値；５０ｍＡ、温度；２５℃、湿度
３０％とする。
プの通電寿命試験結果を図３及び図４に示す。なお、こ
の試験条件は、電流値；５０ｍＡ、温度；２５℃、湿度
３０％とする。
【００３２】従来のペレットを使用したＬＥＤランプで
は、図３に示すように、通電初期（２０時間前後）で大
幅に劣化、つまり相対的光出力強度の変化が−４０％ま
でになる不良品が生じている。
は、図３に示すように、通電初期（２０時間前後）で大
幅に劣化、つまり相対的光出力強度の変化が−４０％ま
でになる不良品が生じている。
【００３３】これに対して、本実施例のペレットを使用
したＬＥＤランプでは、図４に示すように大幅に劣化す
ることがなく、１０００時間を経過した時点においても
平均の相対的光出力強度の変化が−５％レベルの良品が
安定して得られる。
したＬＥＤランプでは、図４に示すように大幅に劣化す
ることがなく、１０００時間を経過した時点においても
平均の相対的光出力強度の変化が−５％レベルの良品が
安定して得られる。
【００３４】また、ｎ型電極及びｐ型電極を形成した後
にウェーハからペレット状に素子を独立させる工程にお
いて、従来では、まず、ウェーハのＩｎＧａＡｌＰダブ
ルへテロ接合層及びＧａＡｌＡｓ電流拡散層に対してエ
ッチング処理を行ない、次にダイシング工程を行った
後、ＧａＡｓ基板を０．５〜１．０μｍ程度のエッチン
グ量でエッチングするため、２度のエッチング工程を要
するのに対し、本実施例では、ｎ型電極及びｐ型電極を
形成した後にダイシング工程を行い、その後にエッチン
グ工程を行う。これにより、従来の方法よりもエッチン
グ工程数が１回減少する。そのうえ、エッチング量も２
μｍ以上行うことができるので、前記ダイシング工程及
び前記エッチング工程のマージンをとることができる。
にウェーハからペレット状に素子を独立させる工程にお
いて、従来では、まず、ウェーハのＩｎＧａＡｌＰダブ
ルへテロ接合層及びＧａＡｌＡｓ電流拡散層に対してエ
ッチング処理を行ない、次にダイシング工程を行った
後、ＧａＡｓ基板を０．５〜１．０μｍ程度のエッチン
グ量でエッチングするため、２度のエッチング工程を要
するのに対し、本実施例では、ｎ型電極及びｐ型電極を
形成した後にダイシング工程を行い、その後にエッチン
グ工程を行う。これにより、従来の方法よりもエッチン
グ工程数が１回減少する。そのうえ、エッチング量も２
μｍ以上行うことができるので、前記ダイシング工程及
び前記エッチング工程のマージンをとることができる。
【００３５】
【発明の効果】以上に説明したように、第１の発明によ
れば、ダンシング処理後に、ダイシング面全面を臭素系
のエッチング液により２μｍ以上エッチングしてペレッ
ト化したので、ペレットを樹脂モールドした場合に従来
のような結晶転位が発生しない。これにより、ペレット
の特性劣化を未然に防止できその歩留を向上させること
が可能となる。
れば、ダンシング処理後に、ダイシング面全面を臭素系
のエッチング液により２μｍ以上エッチングしてペレッ
ト化したので、ペレットを樹脂モールドした場合に従来
のような結晶転位が発生しない。これにより、ペレット
の特性劣化を未然に防止できその歩留を向上させること
が可能となる。
【００３６】第２の発明によれば、ｎ型ＧａＡｓ基板上
にＭＯＣＶＤ法によりＩｎＧａＡｌＰダブルへテロ接合
層及びＧａＡｌＡｓ電流拡散層を成長させたエピタキシ
ャルウェーハの前記ｎ型ＧａＡｓ基板側及び前記ＧａＡ
ｌＡｓ電流拡散層側にそれぞれｎ型電極及びｐ型電極を
形成し、前記ＧａＡｌＡｓ電流拡散層及びｐ型電極上に
保護膜を形成した後、少なくとも前記ｎ型ＧａＡｓ基
板、前記ＩｎＧａＡｌＰダブルへテロ接合層及び前記Ｇ
ａＡｌＡｓ電流拡散層に対して素子毎に分離するダイシ
ング処理を行い、前記ダイシング処理後のダイシング面
全面を臭素系のエッチング液により２μｍ以上エッチン
グした後、前記保護膜を除去するようにしたので、前記
第１の発明と同一の効果を奏すると共に、従来の方法よ
りも製造工程を簡略化することが可能となる。
にＭＯＣＶＤ法によりＩｎＧａＡｌＰダブルへテロ接合
層及びＧａＡｌＡｓ電流拡散層を成長させたエピタキシ
ャルウェーハの前記ｎ型ＧａＡｓ基板側及び前記ＧａＡ
ｌＡｓ電流拡散層側にそれぞれｎ型電極及びｐ型電極を
形成し、前記ＧａＡｌＡｓ電流拡散層及びｐ型電極上に
保護膜を形成した後、少なくとも前記ｎ型ＧａＡｓ基
板、前記ＩｎＧａＡｌＰダブルへテロ接合層及び前記Ｇ
ａＡｌＡｓ電流拡散層に対して素子毎に分離するダイシ
ング処理を行い、前記ダイシング処理後のダイシング面
全面を臭素系のエッチング液により２μｍ以上エッチン
グした後、前記保護膜を除去するようにしたので、前記
第１の発明と同一の効果を奏すると共に、従来の方法よ
りも製造工程を簡略化することが可能となる。
【図１】本発明を実施したＬＥＤのペレット化工程を示
す製造工程図である。
す製造工程図である。
【図２】上記実施例の樹脂モールド工程を説明するため
の断面工程図である。
の断面工程図である。
【図３】従来の通電寿命試験結果を示す図である。
【図４】本実施例の通電寿命試験結果を示す図である。
【図５】従来のＬＥＤのペレット化工程を示す図であ
る。
る。
１ ｎ型ＧａＡｓ基板 ２ クラッド層 ３ アクティブ層 ４ クラッド層 ５ 電流拡散層 １０ エピタキシャルウェーハ １１ ｎ型電極 １２ ｐ型電極 １３ ＣＶＤ膜
Claims (2)
- 【請求項１】 ｎ型ＧａＡｓ基板上にＭＯＣＶＤ法によ
り形成されたＩｎＧａＡｌＰダブルへテロ接合層及びＧ
ａＡｌＡｓ電流拡散層と、前記ｎ型ＧａＡｓ基板側及び
前記ＧａＡｌＡｓ電流拡散層側にそれぞれ形成されたｎ
型及びｐ型電極とを有し、素子に分離するためのダイシ
ング処理を経てペレット化された半導体発光素子におい
て、 前記ダイシング処理は、少なくともウェーハ状の前記ｎ
型ＧａＡｓ基板、前記ＩｎＧａＡｌＰダブルへテロ接合
層及び前記ＧａＡｌＡｓ電流拡散層に対して行われ、こ
のダイシング処理後のダイシング面全面を臭素系のエッ
チング液により２μｍ以上エッチングしてペレット化し
たことを特徴とする半導体発光素子。 - 【請求項２】 ｎ型ＧａＡｓ基板上にＭＯＣＶＤ法によ
りＩｎＧａＡｌＰダブルへテロ接合層及びＧａＡｌＡｓ
電流拡散層を成長させたエピタキシャルウェーハの前記
ｎ型ＧａＡｓ基板側及び前記ＧａＡｌＡｓ電流拡散層側
にそれぞれｎ型電極及びｐ型電極を形成する電極形成工
程と、 前記ＧａＡｌＡｓ電流拡散層及びｐ型電極上に保護膜を
形成した後、少なくとも前記ｎ型ＧａＡｓ基板、前記Ｉ
ｎＧａＡｌＰダブルへテロ接合層及び前記ＧａＡｌＡｓ
電流拡散層に対して素子毎に分離するダイシング処理を
行うダイシング工程と、 前記ダイシング処理後のダイシング面全面を臭素系のエ
ッチング液により２μｍ以上エッチングした後、前記保
護膜を除去するエッチング工程とを順次実行することを
特徴とする半導体発光素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11466693A JPH06326352A (ja) | 1993-05-17 | 1993-05-17 | 半導体発光素子及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11466693A JPH06326352A (ja) | 1993-05-17 | 1993-05-17 | 半導体発光素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326352A true JPH06326352A (ja) | 1994-11-25 |
Family
ID=14643553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11466693A Pending JPH06326352A (ja) | 1993-05-17 | 1993-05-17 | 半導体発光素子及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326352A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999041789A1 (fr) * | 1998-02-13 | 1999-08-19 | The Furukawa Electric Co., Ltd. | Diode electroluminescente a semi-conducteur |
| US6083769A (en) * | 1998-09-29 | 2000-07-04 | Sharp Kabushiki Kaisha | Method for producing a light-emitting diode |
| US6468818B2 (en) * | 1999-01-25 | 2002-10-22 | Sharp Kabushiki Kaisha | Method for producing a high-luminance semiconductor light-emitting device capable of operating at a low voltage |
-
1993
- 1993-05-17 JP JP11466693A patent/JPH06326352A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999041789A1 (fr) * | 1998-02-13 | 1999-08-19 | The Furukawa Electric Co., Ltd. | Diode electroluminescente a semi-conducteur |
| US6278139B1 (en) | 1998-02-13 | 2001-08-21 | The Furukawa Electric Co., Ltd. | Semiconductor light-emitting diode |
| US6083769A (en) * | 1998-09-29 | 2000-07-04 | Sharp Kabushiki Kaisha | Method for producing a light-emitting diode |
| US6468818B2 (en) * | 1999-01-25 | 2002-10-22 | Sharp Kabushiki Kaisha | Method for producing a high-luminance semiconductor light-emitting device capable of operating at a low voltage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5864171A (en) | Semiconductor optoelectric device and method of manufacturing the same | |
| JP4126749B2 (ja) | 半導体装置の製造方法 | |
| JP3525061B2 (ja) | 半導体発光素子の製造方法 | |
| US6611004B2 (en) | Gallium nitride based light emitting element | |
| KR100638730B1 (ko) | 수직구조 3족 질화물 발광 소자의 제조 방법 | |
| US8664687B2 (en) | Nitride semiconductor light-emitting device and process for producing the same | |
| JP2005108863A (ja) | 垂直構造ガリウムナイトライド発光ダイオード及びその製造方法 | |
| TWI405350B (zh) | Light emitting element and manufacturing method thereof | |
| JPH06326360A (ja) | 半導体発光素子及びその製造方法 | |
| JPH10117016A (ja) | 窒化物半導体素子の製造方法 | |
| JPH06326352A (ja) | 半導体発光素子及びその製造方法 | |
| JP2002368273A (ja) | 半導体発光素子 | |
| JP3410166B2 (ja) | 赤色発光ダイオード素子 | |
| JP3700767B2 (ja) | 半導体発光素子 | |
| JPH10189498A (ja) | ３−５族化合物半導体チップの製造方法 | |
| JPH1065214A (ja) | 半導体発光素子の製造方法 | |
| JP3187279B2 (ja) | 赤外発光ダイオードおよびその製造方法 | |
| JPWO2009048056A1 (ja) | 化合物半導体エピタキシャルウェーハおよびその製造方法 | |
| JPH10178201A (ja) | 半導体発光素子の製造方法 | |
| JP3426834B2 (ja) | 発光ダイオードアレイの製造方法 | |
| JP3685838B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JP2894779B2 (ja) | 半導体発光素子およびその製造方法 | |
| JP3353703B2 (ja) | エピタキシャルウエーハ及び発光ダイオード | |
| JP2792419B2 (ja) | 半導体装置の製造方法 | |
| JP2001358082A (ja) | 半導体層の成長方法および半導体発光素子 |