JPH06326528A - 差動増幅器およびそれを備えたバンドギャップ電圧発生器 - Google Patents
差動増幅器およびそれを備えたバンドギャップ電圧発生器Info
- Publication number
- JPH06326528A JPH06326528A JP6070298A JP7029894A JPH06326528A JP H06326528 A JPH06326528 A JP H06326528A JP 6070298 A JP6070298 A JP 6070298A JP 7029894 A JP7029894 A JP 7029894A JP H06326528 A JPH06326528 A JP H06326528A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- amplifier
- current
- transistors
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000007858 starting material Substances 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/30—Regulators using the difference between the base-emitter voltages of two bipolar transistors operating at different current densities
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】
【目的】 ハイおよびロー電源電圧の間に、第１、第２
および第３のトランジスタを直列に含む増幅器を提供す
る。 【構成】 第１のトランジスタは、第１のカレントミラ
ーの入力トランジスタであり、第２のトランジスタは、
第２のカレントミラーの出力トランジスタである。第３
のトランジスタの制御電極は、増幅器の反転入力を形成
する。増幅器はさらに、ハイおよびロー電源電圧の間
に、第４、第５、および第６のトランジスタを直列に含
む。第４のトランジスタは、第１のカレントミラーの出
力トランジスタであり、第５のトランジスタは、第２の
カレントミラーの入力トランジスタである。第６のトラ
ンジスタの制御電極は、増幅器の非反転入力を形成す
る。増幅器の出力電流は、第７のトランジスタによって
与えられる。増幅器は、少数の回路分岐を有するバンド
ギャップ電圧発生器を形成するように適用される。
および第３のトランジスタを直列に含む増幅器を提供す
る。 【構成】 第１のトランジスタは、第１のカレントミラ
ーの入力トランジスタであり、第２のトランジスタは、
第２のカレントミラーの出力トランジスタである。第３
のトランジスタの制御電極は、増幅器の反転入力を形成
する。増幅器はさらに、ハイおよびロー電源電圧の間
に、第４、第５、および第６のトランジスタを直列に含
む。第４のトランジスタは、第１のカレントミラーの出
力トランジスタであり、第５のトランジスタは、第２の
カレントミラーの入力トランジスタである。第６のトラ
ンジスタの制御電極は、増幅器の非反転入力を形成す
る。増幅器の出力電流は、第７のトランジスタによって
与えられる。増幅器は、少数の回路分岐を有するバンド
ギャップ電圧発生器を形成するように適用される。
Description
【０００１】
【発明の背景】この発明は、差動増幅器、およびバンド
ギャップ電圧発生器へのその応用に関する。
ギャップ電圧発生器へのその応用に関する。
【０００２】バンドギャップ電圧（約１．２ボルト）
は、温度に対する高い安定性を必要とするアプリケーシ
ョンにおいて基準電圧として用いられる、温度に依存し
ない電圧である。
は、温度に対する高い安定性を必要とするアプリケーシ
ョンにおいて基準電圧として用いられる、温度に依存し
ない電圧である。
【０００３】
【関連技術の説明】図１は、ジョン・ワイリー・アンド
・サンズ（John Wiley and Sons ）のＰ・Ｒ・グレーお
よびＲ・Ｇ・マイヤー（P.R.Gray and R.G.Meyer）によ
る「アナログ集積回路の解析および設計」（“Analysis
and Design of Analog IntegratedCircuit”）に説明
されるような従来のバンドギャップ電圧発生器を概略的
に示す。
・サンズ（John Wiley and Sons ）のＰ・Ｒ・グレーお
よびＲ・Ｇ・マイヤー（P.R.Gray and R.G.Meyer）によ
る「アナログ集積回路の解析および設計」（“Analysis
and Design of Analog IntegratedCircuit”）に説明
されるような従来のバンドギャップ電圧発生器を概略的
に示す。
【０００４】演算増幅器１０は、ノードＡとノードＢと
の電圧の差を増幅し、その増幅された電圧をノードＣに
与える。ノードＡは、連続的に抵抗器Ｒ１およびダイオ
ード接続されたＰＮＰバイポーラトランジスタＱ１を介
してロー電圧Ｖｓｓに接続され、かつ抵抗器Ｒ２を介し
てノードＣに接続される。ノードＢは、抵抗器Ｒ３を介
してノードＣに、かつダイオード接続されたＰＮＰトラ
ンジスタＱ２を介してロー電圧Ｖｓｓに接続される。ト
ランジスタＱ１のエミッタ表面は、トランジスタＱ２の
エミッタ表面よりも大きい。
の電圧の差を増幅し、その増幅された電圧をノードＣに
与える。ノードＡは、連続的に抵抗器Ｒ１およびダイオ
ード接続されたＰＮＰバイポーラトランジスタＱ１を介
してロー電圧Ｖｓｓに接続され、かつ抵抗器Ｒ２を介し
てノードＣに接続される。ノードＢは、抵抗器Ｒ３を介
してノードＣに、かつダイオード接続されたＰＮＰトラ
ンジスタＱ２を介してロー電圧Ｖｓｓに接続される。ト
ランジスタＱ１のエミッタ表面は、トランジスタＱ２の
エミッタ表面よりも大きい。
【０００５】ハイ電圧Ｖｄｄとロー電圧Ｖｓｓとの間に
設けられた演算増幅器１０は、ノードＣでノードＡとＢ
との電圧を等しく保つように作用する。したがって、抵
抗器Ｒ１にかかる電圧は、トランジスタＱ１とＱ２との
ベース−エミッタ電圧の差に等しい。この差は、トラン
ジスタＱ１のエミッタ表面のトランジスタＱ２のエミッ
タ表面に対する比の自然対数および絶対温度に正比例す
る。正の温度係数を有するこの電圧差は、抵抗器Ｒ２に
かかって流れる（ノードＣとＡとの間）電流を誘起し、
値が比Ｒ２／Ｒ１に依存する電圧を発生する。演算増幅
器１０からの帰還は、ノードＡとロー電圧Ｖｓｓとの間
の電圧を、トランジスタＱ２のベース−エミッタ電圧に
等しくし、これは負の温度係数を有する。比Ｒ２／Ｒ１
を適切に選択することによって、ノードＣとＶｓｓとの
間で結果として生じる電圧の温度係数は相殺される。こ
の場合、ノードＣとＶｓｓとの間でバンドギャップ電圧
が得られる。抵抗器Ｒ３の値は、抵抗器Ｒ２の値に等し
くなるように選択される。
設けられた演算増幅器１０は、ノードＣでノードＡとＢ
との電圧を等しく保つように作用する。したがって、抵
抗器Ｒ１にかかる電圧は、トランジスタＱ１とＱ２との
ベース−エミッタ電圧の差に等しい。この差は、トラン
ジスタＱ１のエミッタ表面のトランジスタＱ２のエミッ
タ表面に対する比の自然対数および絶対温度に正比例す
る。正の温度係数を有するこの電圧差は、抵抗器Ｒ２に
かかって流れる（ノードＣとＡとの間）電流を誘起し、
値が比Ｒ２／Ｒ１に依存する電圧を発生する。演算増幅
器１０からの帰還は、ノードＡとロー電圧Ｖｓｓとの間
の電圧を、トランジスタＱ２のベース−エミッタ電圧に
等しくし、これは負の温度係数を有する。比Ｒ２／Ｒ１
を適切に選択することによって、ノードＣとＶｓｓとの
間で結果として生じる電圧の温度係数は相殺される。こ
の場合、ノードＣとＶｓｓとの間でバンドギャップ電圧
が得られる。抵抗器Ｒ３の値は、抵抗器Ｒ２の値に等し
くなるように選択される。
【０００６】バイポーラ技術では、このような発生器、
より特定的には、演算増幅器１０を実現するための非常
に簡単な方法がある。
より特定的には、演算増幅器１０を実現するための非常
に簡単な方法がある。
【０００７】ＣＭＯＳ技術では、図１の演算増幅器１０
の機能を満たす演算増幅器は、予め定められた数の分
岐、すなわちハイ電圧Ｖｄｄとロー電圧Ｖｓｓとの間の
電流路を含むが、これらは電流発生器によってバイアス
されなくてはならない。分岐をバイアスするための最も
簡単な方法は、その各出力が分岐をバイアスするように
機能する多出力カレントミラーを与えるバイアス発生器
１２を設けることからなる。
の機能を満たす演算増幅器は、予め定められた数の分
岐、すなわちハイ電圧Ｖｄｄとロー電圧Ｖｓｓとの間の
電流路を含むが、これらは電流発生器によってバイアス
されなくてはならない。分岐をバイアスするための最も
簡単な方法は、その各出力が分岐をバイアスするように
機能する多出力カレントミラーを与えるバイアス発生器
１２を設けることからなる。
【０００８】図１のような回路、より特定的には、バイ
アス発生器１２は、安定ゼロ電流動作点を有する。した
がって、電源をいれたときに回路に電流が流れ始めなけ
れば、増幅器１０、および、したがって電圧発生器は動
作を開始しない。この欠点を避けるために、ある分岐で
のゼロ電流を検出し、回路に電流を注入して非ゼロ電流
動作点に切換えさせるための始動回路１４が設けられ
る。
アス発生器１２は、安定ゼロ電流動作点を有する。した
がって、電源をいれたときに回路に電流が流れ始めなけ
れば、増幅器１０、および、したがって電圧発生器は動
作を開始しない。この欠点を避けるために、ある分岐で
のゼロ電流を検出し、回路に電流を注入して非ゼロ電流
動作点に切換えさせるための始動回路１４が設けられ
る。
【０００９】図１のようなＣＭＯＳ回路の欠点は、演算
増幅器１０の従来の実現例では、多数の分岐が必要なこ
とである。一般に、分岐が異なっても電流は同じオーダ
の大きさなので、多数の分岐を必要とすることで、回路
が複雑になり、特に電力消費が高くなる。
増幅器１０の従来の実現例では、多数の分岐が必要なこ
とである。一般に、分岐が異なっても電流は同じオーダ
の大きさなので、多数の分岐を必要とすることで、回路
が複雑になり、特に電力消費が高くなる。
【００１０】
【発明の概要】この発明のある目的は、特に少数の分岐
を有する演算増幅器を提供することである。
を有する演算増幅器を提供することである。
【００１１】この発明の別の目的は、特に少数の分岐を
有するＣＭＯＳバンドギャップ電圧発生器を提供するこ
とである。
有するＣＭＯＳバンドギャップ電圧発生器を提供するこ
とである。
【００１２】これらの目的は、第１および第２の電源電
圧の間で、それぞれ第１の型、第２の型、および第１の
型の第１、第２および第３のトランジスタを直列に含む
差動増幅器で達成される。第１のトランジスタは、第１
のカレントミラーの入力トランジスタであり、第２のト
ランジスタは、第２のカレントミラーの出力トランジス
タであり、第３のトランジスタの制御電極は、増幅器の
反転入力を形成する。増幅器はまた、第１および第２の
電源電圧の間に、それぞれ第１、第２および第１の型の
第４、第５、および第６のトランジスタを直列に含む。
第４のトランジスタは、第１のカレントミラーの出力ト
ランジスタであり、第５のトランジスタは第２のカレン
トミラーの入力トランジスタであり、第６のトランジス
タの制御電極は増幅器の非反転入力を形成する。増幅器
の出力電流は、第１のカレントミラーの出力トランジス
タである、第１の型の第７のトランジスタによって与え
られる。
圧の間で、それぞれ第１の型、第２の型、および第１の
型の第１、第２および第３のトランジスタを直列に含む
差動増幅器で達成される。第１のトランジスタは、第１
のカレントミラーの入力トランジスタであり、第２のト
ランジスタは、第２のカレントミラーの出力トランジス
タであり、第３のトランジスタの制御電極は、増幅器の
反転入力を形成する。増幅器はまた、第１および第２の
電源電圧の間に、それぞれ第１、第２および第１の型の
第４、第５、および第６のトランジスタを直列に含む。
第４のトランジスタは、第１のカレントミラーの出力ト
ランジスタであり、第５のトランジスタは第２のカレン
トミラーの入力トランジスタであり、第６のトランジス
タの制御電極は増幅器の非反転入力を形成する。増幅器
の出力電流は、第１のカレントミラーの出力トランジス
タである、第１の型の第７のトランジスタによって与え
られる。
【００１３】この発明に従うバンドギャップ電圧発生器
は、上述の増幅器を含む。この増幅器は、第２の電源電
圧に接続される、大きさの異なる第１および第２のバイ
ポーラトランジスタを与える。第１および第２のバイポ
ーラトランジスタは、それぞれ１対の抵抗器および単一
の抵抗器を介して増幅器の出力に接続され、１対の抵抗
器の間の接続点は、増幅器の反転入力に接続され、単一
の抵抗器と第２のバイポーラトランジスタとの間の接続
点は、増幅器の非反転入力に接続される。
は、上述の増幅器を含む。この増幅器は、第２の電源電
圧に接続される、大きさの異なる第１および第２のバイ
ポーラトランジスタを与える。第１および第２のバイポ
ーラトランジスタは、それぞれ１対の抵抗器および単一
の抵抗器を介して増幅器の出力に接続され、１対の抵抗
器の間の接続点は、増幅器の反転入力に接続され、単一
の抵抗器と第２のバイポーラトランジスタとの間の接続
点は、増幅器の非反転入力に接続される。
【００１４】この発明の実施例に従えば、増幅器の第３
および第６のトランジスタは、それぞれ第１および第２
のバイポーラトランジスタのベースと、第２の電源電圧
とに、それぞれ第３および第４のダイオード接続された
バイポーラトランジスタを介して接続される。
および第６のトランジスタは、それぞれ第１および第２
のバイポーラトランジスタのベースと、第２の電源電圧
とに、それぞれ第３および第４のダイオード接続された
バイポーラトランジスタを介して接続される。
【００１５】この発明の実施例に従えば、発生器は、第
１のカレントミラーが電流を与えなければ、第２のカレ
ントミラーに電流を与えるための手段を含む。
１のカレントミラーが電流を与えなければ、第２のカレ
ントミラーに電流を与えるための手段を含む。
【００１６】この発明の上述のおよび他の目的、特徴、
局面および利点は、添付の図面に関連してこの発明の以
下の詳細の説明より明らかになるであろう。
局面および利点は、添付の図面に関連してこの発明の以
下の詳細の説明より明らかになるであろう。
【００１７】
【詳細な説明】図２は、そのゲートが、それぞれこの発
明に従う増幅器の反転入力Ｅ−および非反転入力Ｅ＋を
構成する１対のＰチャネルＭＯＳトランジスタＭＰ１お
よびＭＰ２を表わす。トランジスタＭＰ１およびＭＰ２
のドレインは、ロー電圧Ｖｓｓに接続され、トランジス
タＭＰ１およびＭＰ２のソースは、それぞれＮチャネル
ＭＯＳトランジスタＭＮ１およびＭＮ２のソースに接続
される。トランジスタＭＮ１およびＭＮ２のドレイン
は、それぞれＰチャネルＭＯＳトランジスタＭＰ３およ
びＭＰ４のドレインに接続され、これらはそのソースを
介してハイ電圧Ｖｄｄに接続される。トランジスタＭＮ
２のドレインは、トランジスタＭＮ１およびＭＮ２のゲ
ートに接続され、トランジスタＭＰ３のドレインは、ト
ランジスタＭＰ４およびＭＰ３のゲートに接続される。
ＰチャネルＭＯＳトランジスタＭＰ５は、そのソースお
よびゲートが、それぞれトランジスタＭＰ３およびＭＰ
４のソースおよびゲートと並列して接続される。増幅器
の出力Ｖは、トランジスタＭＰ５のドレインから引出さ
れる。
明に従う増幅器の反転入力Ｅ−および非反転入力Ｅ＋を
構成する１対のＰチャネルＭＯＳトランジスタＭＰ１お
よびＭＰ２を表わす。トランジスタＭＰ１およびＭＰ２
のドレインは、ロー電圧Ｖｓｓに接続され、トランジス
タＭＰ１およびＭＰ２のソースは、それぞれＮチャネル
ＭＯＳトランジスタＭＮ１およびＭＮ２のソースに接続
される。トランジスタＭＮ１およびＭＮ２のドレイン
は、それぞれＰチャネルＭＯＳトランジスタＭＰ３およ
びＭＰ４のドレインに接続され、これらはそのソースを
介してハイ電圧Ｖｄｄに接続される。トランジスタＭＮ
２のドレインは、トランジスタＭＮ１およびＭＮ２のゲ
ートに接続され、トランジスタＭＰ３のドレインは、ト
ランジスタＭＰ４およびＭＰ３のゲートに接続される。
ＰチャネルＭＯＳトランジスタＭＰ５は、そのソースお
よびゲートが、それぞれトランジスタＭＰ３およびＭＰ
４のソースおよびゲートと並列して接続される。増幅器
の出力Ｖは、トランジスタＭＰ５のドレインから引出さ
れる。
【００１８】この構成で、一方でトランジスタＭＰ３お
よびＭＰ４、および他方でトランジスタＭＮ１およびＭ
Ｎ２が、それぞれ２つのヘッド・ツー・テール（head-t
o-tail）接続されたカレントミラーを構成する。第１の
カレントミラーの入力トランジスタＭＰ３のドレイン電
流Ｉは、第１のカレントミラーの出力トランジスタＭＰ
４のドレインで複製される。同様に、第２のカレントミ
ラーの入力トランジスタＭＮ２のドレイン電流Ｉは、第
２のカレントミラーの出力トランジスタＭＮ１のドレイ
ンで複製される。トランジスタＭＰ５は、第１のカレン
トミラーの第２の出力トランジスタを構成し、したがっ
てそのドレインで入力トランジスタＭＰ３のドレイン電
流を複製する。もちろん、あるドレインから別のドレイ
ンへの電流の複製は、関連するトランジスタの表面の比
に対応する乗算ファクタを受ける（たとえば、トランジ
スタＭＰ５とＭＰ３との表面の比が２に等しければ、ト
ランジスタＭＰ５のドレイン電流は、トランジスタＭＰ
３のドレイン電流の２倍である）。
よびＭＰ４、および他方でトランジスタＭＮ１およびＭ
Ｎ２が、それぞれ２つのヘッド・ツー・テール（head-t
o-tail）接続されたカレントミラーを構成する。第１の
カレントミラーの入力トランジスタＭＰ３のドレイン電
流Ｉは、第１のカレントミラーの出力トランジスタＭＰ
４のドレインで複製される。同様に、第２のカレントミ
ラーの入力トランジスタＭＮ２のドレイン電流Ｉは、第
２のカレントミラーの出力トランジスタＭＮ１のドレイ
ンで複製される。トランジスタＭＰ５は、第１のカレン
トミラーの第２の出力トランジスタを構成し、したがっ
てそのドレインで入力トランジスタＭＰ３のドレイン電
流を複製する。もちろん、あるドレインから別のドレイ
ンへの電流の複製は、関連するトランジスタの表面の比
に対応する乗算ファクタを受ける（たとえば、トランジ
スタＭＰ５とＭＰ３との表面の比が２に等しければ、ト
ランジスタＭＰ５のドレイン電流は、トランジスタＭＰ
３のドレイン電流の２倍である）。
【００１９】図２は、抵抗器Ｒ１およびＲ２の帰還回路
網を示す。抵抗器Ｒ１は、電圧Ｖｓｓと入力Ｅ−との間
に接続され、抵抗器Ｒ２は、トランジスタＭＰ５のドレ
イン（出力Ｖ）と入力Ｅ−との間に接続される。
網を示す。抵抗器Ｒ１は、電圧Ｖｓｓと入力Ｅ−との間
に接続され、抵抗器Ｒ２は、トランジスタＭＰ５のドレ
イン（出力Ｖ）と入力Ｅ−との間に接続される。
【００２０】この増幅器は以下のように動作する。静止
状態において、端子Ｅ−およびＥ＋の電圧Ｅ−およびＥ
＋は等しいと仮定する。Ｅ−／Ｒ１（またはＥ＋／Ｒ
１）に等しい、零入力電流が各分岐で等しく確立され、
出力電圧Ｖは、（１＋Ｒ２／Ｒ１）Ｅ−に等しい。
状態において、端子Ｅ−およびＥ＋の電圧Ｅ−およびＥ
＋は等しいと仮定する。Ｅ−／Ｒ１（またはＥ＋／Ｒ
１）に等しい、零入力電流が各分岐で等しく確立され、
出力電圧Ｖは、（１＋Ｒ２／Ｒ１）Ｅ−に等しい。
【００２１】電圧Ｅ＋が電圧Ｅ−よりも高くなれば、ト
ランジスタＭＮ１のゲート−ソース電圧は増大する。ト
ランジスタＭＮ１はより導電性が高くなり、トランジス
タＭＰ３のドレイン電流は増大する。カレントミラーＭ
Ｐ３／ＭＰ４により、トランジスタＭＰ４のドレイン電
流、および、したがってトランジスタＭＮ２のドレイン
電流は、これに対応して増大する。カレントミラーＭＮ
１／ＭＮ２により、トランジスタＭＮ１のドレイン電流
はさらに増大するといった具合である。
ランジスタＭＮ１のゲート−ソース電圧は増大する。ト
ランジスタＭＮ１はより導電性が高くなり、トランジス
タＭＰ３のドレイン電流は増大する。カレントミラーＭ
Ｐ３／ＭＰ４により、トランジスタＭＰ４のドレイン電
流、および、したがってトランジスタＭＮ２のドレイン
電流は、これに対応して増大する。カレントミラーＭＮ
１／ＭＮ２により、トランジスタＭＮ１のドレイン電流
はさらに増大するといった具合である。
【００２２】このプロセスは、トランジスタＭＰ３とＭ
Ｐ５との間のカレントミラー効果が、トランジスタＭＰ
５においてトランジスタＭＰ３の電流の増大を複製する
ので、発散しない。トランジスタＭＰ５の電流の増大に
より、電圧Ｖが増大し、したがって電圧Ｅ−も増大す
る。電圧Ｅ−は、電圧Ｅ−とＥ＋とが等しくなるまで増
大する。この時点で、新しい電流、Ｅ−／Ｒ１＝Ｅ＋／
Ｒ１が、３つの分岐で確立される。
Ｐ５との間のカレントミラー効果が、トランジスタＭＰ
５においてトランジスタＭＰ３の電流の増大を複製する
ので、発散しない。トランジスタＭＰ５の電流の増大に
より、電圧Ｖが増大し、したがって電圧Ｅ−も増大す
る。電圧Ｅ−は、電圧Ｅ−とＥ＋とが等しくなるまで増
大する。この時点で、新しい電流、Ｅ−／Ｒ１＝Ｅ＋／
Ｒ１が、３つの分岐で確立される。
【００２３】電圧Ｅ＋が電圧Ｅ−よりも低くなれば、ト
ランジスタＭＮ１のゲート−ソース電圧は低減する。ト
ランジスタＭＮ１はより導電性が低くなり、トランジス
タＭＰ３のドレイン電流は低減する。カレントミラーＭ
Ｐ３／ＭＰ４があるため、トランジスタＭＰ４のドレイ
ン電流、およびしたがってトランジスタＭＮ２のドレイ
ン電流もまた低減する。カレントミラーＭＮ１／ＭＮ２
があるため、トランジスタＭＮ１のドレイン電流はさら
に低減するといった具合である。
ランジスタＭＮ１のゲート−ソース電圧は低減する。ト
ランジスタＭＮ１はより導電性が低くなり、トランジス
タＭＰ３のドレイン電流は低減する。カレントミラーＭ
Ｐ３／ＭＰ４があるため、トランジスタＭＰ４のドレイ
ン電流、およびしたがってトランジスタＭＮ２のドレイ
ン電流もまた低減する。カレントミラーＭＮ１／ＭＮ２
があるため、トランジスタＭＮ１のドレイン電流はさら
に低減するといった具合である。
【００２４】このプロセスは、トランジスタＭＰ５によ
って作用される上述の帰還効果が、電圧Ｅ−を低減して
電圧Ｅ＋の新しい値に向かうよう作用するので、発散し
ない。
って作用される上述の帰還効果が、電圧Ｅ−を低減して
電圧Ｅ＋の新しい値に向かうよう作用するので、発散し
ない。
【００２５】上述のようなトランジスタＭＮ１、ＭＮ
２、ＭＰ３、およびＭＰ４のアセンブリは、帰還ループ
によって安定化されるフィードフォワードループを構成
する。
２、ＭＰ３、およびＭＰ４のアセンブリは、帰還ループ
によって安定化されるフィードフォワードループを構成
する。
【００２６】電圧Ｅ＋の値に関係なく、図２の回路は、
電圧Ｅ−が電圧Ｅ＋に向かうように、したがって出力電
圧Ｖが値（１＋Ｒ２／Ｒ１）Ｅ＋に向かうように作用す
る。この回路は、１＋Ｒ２／Ｒ１に等しい利得（Ｖ／Ｅ
＋）の増幅器として動作する。
電圧Ｅ−が電圧Ｅ＋に向かうように、したがって出力電
圧Ｖが値（１＋Ｒ２／Ｒ１）Ｅ＋に向かうように作用す
る。この回路は、１＋Ｒ２／Ｒ１に等しい利得（Ｖ／Ｅ
＋）の増幅器として動作する。
【００２７】この発明に従う増幅器は、自己バイアスさ
れる（すなわち、いかなるバイアス段をも必要としな
い）、および特に少数の分岐（３つ）を有する特徴を有
する。
れる（すなわち、いかなるバイアス段をも必要としな
い）、および特に少数の分岐（３つ）を有する特徴を有
する。
【００２８】増幅器の安定性を向上するために、コンデ
ンサＣ１（たとえば約２５ｐＦのもの）が、電圧Ｖｄｄ
とトランジスタＭＰ３およびＭＰ４のゲートとの間に接
続されてもよい。
ンサＣ１（たとえば約２５ｐＦのもの）が、電圧Ｖｄｄ
とトランジスタＭＰ３およびＭＰ４のゲートとの間に接
続されてもよい。
【００２９】図３は、この発明に従うバンドギャップ電
圧発生器を示す。このような発生器は、図１の増幅器１
０を、２０と番号を付されるこの発明に従う増幅器に置
換えることによって得られる。ノードＡおよびＢ（図
１）は、それぞれこの発明に従う増幅器の端子Ｅ−およ
びＥ＋に接続される。出力トランジスタＭＰ５のドレイ
ンは、ノードＣに接続される。トランジスタＭＰ３およ
びＭＰ４の電流を測定するための始動装置１４が、カレ
ントミラーＭＮ１／ＭＮ２の入力で電流を注入するため
に設けられる。一旦、図３の回路が非ゼロ電流動作点に
達すれば、装置１４は残留電流しか消費しない（例示的
な始動装置１４が図４に示され、以下に説明する）。
圧発生器を示す。このような発生器は、図１の増幅器１
０を、２０と番号を付されるこの発明に従う増幅器に置
換えることによって得られる。ノードＡおよびＢ（図
１）は、それぞれこの発明に従う増幅器の端子Ｅ−およ
びＥ＋に接続される。出力トランジスタＭＰ５のドレイ
ンは、ノードＣに接続される。トランジスタＭＰ３およ
びＭＰ４の電流を測定するための始動装置１４が、カレ
ントミラーＭＮ１／ＭＮ２の入力で電流を注入するため
に設けられる。一旦、図３の回路が非ゼロ電流動作点に
達すれば、装置１４は残留電流しか消費しない（例示的
な始動装置１４が図４に示され、以下に説明する）。
【００３０】この発明に従うＣＭＯＳバンドギャップ電
圧発生器は、電力を消費する４つの分岐、すなわちそれ
ぞれトランジスタＱ１およびＱ２を含む分岐と、それぞ
れ増幅器のトランジスタＭＰ１およびＭＰ２を含む分岐
のみを有する。
圧発生器は、電力を消費する４つの分岐、すなわちそれ
ぞれトランジスタＱ１およびＱ２を含む分岐と、それぞ
れ増幅器のトランジスタＭＰ１およびＭＰ２を含む分岐
のみを有する。
【００３１】図４は、この発明に従う増幅器を用いる二
重バンドギャップ電圧発生器の実施例を示す。図４の要
素で図３に対応するものは、図３と同じ参照符号で示さ
れる。トランジスタＭＰ１およびＭＰ２は、ロー電圧Ｖ
ｓｓに直接接続されるのではなく、ダイオード接続され
たＰＮＰトランジスタＱ３およびＱ４を介してそれに接
続される。トランジスタＱ１およびＱ２のベースは、ロ
ー電圧Ｖｓｓに接続されるのではなく、それぞれトラン
ジスタＱ３およびＱ４のエミッタに接続される。
重バンドギャップ電圧発生器の実施例を示す。図４の要
素で図３に対応するものは、図３と同じ参照符号で示さ
れる。トランジスタＭＰ１およびＭＰ２は、ロー電圧Ｖ
ｓｓに直接接続されるのではなく、ダイオード接続され
たＰＮＰトランジスタＱ３およびＱ４を介してそれに接
続される。トランジスタＱ１およびＱ２のベースは、ロ
ー電圧Ｖｓｓに接続されるのではなく、それぞれトラン
ジスタＱ３およびＱ４のエミッタに接続される。
【００３２】このような発生器によって、２つのバイポ
ーラトランジスタを加えるだけで、ノードＣとＶｓｓと
の間で２倍のバンドギャップ電圧を得ることができるの
に対して、（図１のような）従来のバンドギャップ電圧
回路では、バンドギャップ電圧を２倍にするには実際に
構成要素の数を２倍にする必要がある。
ーラトランジスタを加えるだけで、ノードＣとＶｓｓと
の間で２倍のバンドギャップ電圧を得ることができるの
に対して、（図１のような）従来のバンドギャップ電圧
回路では、バンドギャップ電圧を２倍にするには実際に
構成要素の数を２倍にする必要がある。
【００３３】図４の発生器のように、２倍の基準電圧を
発生させる利点は、（たとえば増幅器トランジスタの不
適切な一致等による）増幅器によって起こる寄生オフセ
ット電圧の影響を低減することである。
発生させる利点は、（たとえば増幅器トランジスタの不
適切な一致等による）増幅器によって起こる寄生オフセ
ット電圧の影響を低減することである。
【００３４】このようなオフセット電圧の効果を低減さ
せるための多くの代替的なアプローチが既知である。た
とえば、分岐ＭＰ３、ＭＮ１、およびＭＰ１のトランジ
スタの役割を、高周波で開閉するスイッチを用いること
によって、分岐ＭＰ４、ＭＮ２、およびＭＰ２のそれぞ
れのトランジスタの役割と周期的に交換してもよい。こ
のような回路は、チョッパ安定化増幅器と呼ばれる。こ
の解決策で、オフセット電圧の効果を完全に排除でき
る。
せるための多くの代替的なアプローチが既知である。た
とえば、分岐ＭＰ３、ＭＮ１、およびＭＰ１のトランジ
スタの役割を、高周波で開閉するスイッチを用いること
によって、分岐ＭＰ４、ＭＮ２、およびＭＰ２のそれぞ
れのトランジスタの役割と周期的に交換してもよい。こ
のような回路は、チョッパ安定化増幅器と呼ばれる。こ
の解決策で、オフセット電圧の効果を完全に排除でき
る。
【００３５】図４は、例示的な始動装置１４をより詳細
に示す。このような始動装置は、トランジスタＭＰ４の
ソースおよびゲートに並列に接続されるＰチャネルＭＯ
ＳトランジスタＭＰ６を含む。トランジスタＭＰ６は、
そのドレインでトランジスタＭＰ４のドレイン電流を複
製する傾向がある。トランジスタＭＰ６のドレインは、
そのゲートがハイ電圧Ｖｄｄに接続されるＮチャネルＭ
ＯＳトランジスタＭＮ３を介して、ロー電圧Ｖｓｓに接
続される。したがって、トランジスタＭＮ３は、常に導
通する。しかしながら、トランジスタＭＮ３のチャネル
幅／長さ（Ｗ／Ｌ）比は、非常に小さくなるように選択
され、これによりトランジスタＭＮ３は非常に高い値の
抵抗器として作用する。トランジスタＭＰ６とＭＮ３と
の間のノードは、２つのシリアルに接続されるインバー
タ１６および１７によって形成されるバッファの入力に
接続される。インバータ１７は、ハイ電圧Ｖｄｄとトラ
ンジスタＭＮ２のドレインとの間に接続されるＰチャネ
ルＭＯＳトランジスタＭＰ７のゲートを制御する。
に示す。このような始動装置は、トランジスタＭＰ４の
ソースおよびゲートに並列に接続されるＰチャネルＭＯ
ＳトランジスタＭＰ６を含む。トランジスタＭＰ６は、
そのドレインでトランジスタＭＰ４のドレイン電流を複
製する傾向がある。トランジスタＭＰ６のドレインは、
そのゲートがハイ電圧Ｖｄｄに接続されるＮチャネルＭ
ＯＳトランジスタＭＮ３を介して、ロー電圧Ｖｓｓに接
続される。したがって、トランジスタＭＮ３は、常に導
通する。しかしながら、トランジスタＭＮ３のチャネル
幅／長さ（Ｗ／Ｌ）比は、非常に小さくなるように選択
され、これによりトランジスタＭＮ３は非常に高い値の
抵抗器として作用する。トランジスタＭＰ６とＭＮ３と
の間のノードは、２つのシリアルに接続されるインバー
タ１６および１７によって形成されるバッファの入力に
接続される。インバータ１７は、ハイ電圧Ｖｄｄとトラ
ンジスタＭＮ２のドレインとの間に接続されるＰチャネ
ルＭＯＳトランジスタＭＰ７のゲートを制御する。
【００３６】トランジスタＭＰ４（またはトランジスタ
ＭＰ３）を介して電流が流れなければ、トランジスタＭ
Ｐ６はオフである。インバータ１６の入力電圧は、トラ
ンジスタＭＮ３を介してロー電圧Ｖｓｓにプルダウンさ
れる。トランジスタＭＰ７は導通し、トランジスタＭＮ
２のドレインに電流を注入し、これがカレントミラーＭ
Ｎ１／ＭＮ２を活性化する。増幅器の２つの分岐を介し
て電流が確立され、トランジスタＭＰ６は導通する。イ
ンバータ１６の入力は、ハイ電圧Ｖｄｄにプルアップさ
れ、トランジスタＭＰ７はオフである。トランジスタＭ
Ｎ３は高い値の抵抗器として動作するので、トランジス
タＭＰ６およびＭＮ３を含む分岐では、非常に低い電流
しか消費されない。
ＭＰ３）を介して電流が流れなければ、トランジスタＭ
Ｐ６はオフである。インバータ１６の入力電圧は、トラ
ンジスタＭＮ３を介してロー電圧Ｖｓｓにプルダウンさ
れる。トランジスタＭＰ７は導通し、トランジスタＭＮ
２のドレインに電流を注入し、これがカレントミラーＭ
Ｎ１／ＭＮ２を活性化する。増幅器の２つの分岐を介し
て電流が確立され、トランジスタＭＰ６は導通する。イ
ンバータ１６の入力は、ハイ電圧Ｖｄｄにプルアップさ
れ、トランジスタＭＰ７はオフである。トランジスタＭ
Ｎ３は高い値の抵抗器として動作するので、トランジス
タＭＰ６およびＭＮ３を含む分岐では、非常に低い電流
しか消費されない。
【００３７】Ｒ２＝Ｒ３＝５２５００ΩおよびＲ１＝５
３２０Ωで５０μＡを消費する発生器に関して使用され
る、例示的なＷ／Ｌの比の値は、典型的には以下のとお
りである。
３２０Ωで５０μＡを消費する発生器に関して使用され
る、例示的なＷ／Ｌの比の値は、典型的には以下のとお
りである。
【００３８】
【数１】
【００３９】当業者には明らかなように、上に開示した
実施例には種々の変更が可能である。特に、できるだけ
少ない分岐を含む、ＣＭＯＳ基準電圧発生器の製造に適
合したＣＭＯＳ増幅器の構造が説明されたが、この発明
は主に、少数の分岐を含む増幅器の構造に関し、したが
ってバイポーラ技術に転換され得る。
実施例には種々の変更が可能である。特に、できるだけ
少ない分岐を含む、ＣＭＯＳ基準電圧発生器の製造に適
合したＣＭＯＳ増幅器の構造が説明されたが、この発明
は主に、少数の分岐を含む増幅器の構造に関し、したが
ってバイポーラ技術に転換され得る。
【００４０】この発明の具体的な一実施例を説明した
が、当業者には種々の変形例、変更例、および改良が容
易に明らかになるであろう。このような変形例、変更例
および改良はこの開示の一部と意図され、この発明の精
神および範囲内にあると意図される。したがって、上述
の説明は単に例示的なものであり、制限するものとして
は意図されない。この発明は、前掲の特許請求の範囲お
よびその均等物に規定されるものとしてのみ制限され
る。
が、当業者には種々の変形例、変更例、および改良が容
易に明らかになるであろう。このような変形例、変更例
および改良はこの開示の一部と意図され、この発明の精
神および範囲内にあると意図される。したがって、上述
の説明は単に例示的なものであり、制限するものとして
は意図されない。この発明は、前掲の特許請求の範囲お
よびその均等物に規定されるものとしてのみ制限され
る。
【図面の簡単な説明】
【図１】上述のような従来のバンドギャップ電圧発生器
の図である。
の図である。
【図２】この発明に従うＣＭＯＳ増幅器の実施例を表わ
す図である。
す図である。
【図３】バンドギャップ電圧ジェネレータに挿入された
図２の増幅器の図である。
図２の増幅器の図である。
【図４】この発明に従う二重バンドギャップ電圧発生器
の図である。
の図である。
ＭＮ１ 第２のトランジスタ ＭＮ２ 第５のトランジスタ ＭＰ１ 第３のトランジスタ ＭＰ２ 第６のトランジスタ ＭＰ３ 第１のトランジスタ ＭＰ４ 第４のトランジスタ ＭＰ５ 第７のトランジスタ
Claims (5)
- 【請求項１】 差動増幅器であって、第１および第２の
電源電圧（Ｖｄｄ、Ｖｓｓ）の間に、直列に第１の型
（Ｐ）、第２の型（Ｎ）、および第１の型（Ｐ）のそれ
ぞれ第１ないし第３のトランジスタ（ＭＰ３、ＭＮ１、
ＭＰ１）を連続して含み、第１のトランジスタ（ＭＰ
３）は第１のカレントミラーの入力トランジスタであ
り、第２のトランジスタ（ＭＮ１）は第２のカレントミ
ラーの出力トランジスタであり、第３のトランジスタの
制御電極は、増幅器の反転入力（Ｅ−）を形成し、さら
にそれぞれ第１、第２、および第１の型の第４ないし第
６のトランジスタ（ＭＰ４、ＭＮ２、ＭＰ２）を連続し
て含み、第４のトランジスタ（ＭＰ４）は第１のカレン
トミラーの出力トランジスタであり、第５のトランジス
タ（ＭＮ２）は第２のカレントミラーの入力トランジス
タであり、第６のトランジスタの制御電極は、増幅器の
非反転入力（Ｅ＋）を形成し、 増幅器の出力電流は、第１のカレントミラーの出力トラ
ンジスタである、第１の型の第７のトランジスタ（ＭＰ
５）によって与えられる、差動増幅器。 - 【請求項２】 第１の型がＰチャネルＭＯＳであり、第
２の型がＮチャネルＭＯＳである、請求項１に記載の増
幅器。 - 【請求項３】 請求項１に記載の増幅器を含むバンドギ
ャップ電圧発生器であって、前記増幅器は、第２の電圧
（Ｖｓｓ）に接続され、かつ大きさの異なる第１および
第２のバイポーラトランジスタ（Ｑ１、Ｑ２）を与え、
前記バイポーラトランジスタは、それぞれ１対の抵抗器
（Ｒ２、Ｒ１）および抵抗器（Ｒ３）を介して増幅器の
出力に接続され、１対の抵抗器の間の接続点（Ａ）は、
増幅器の反転入力（Ｅ−）に接続され、単一の抵抗器と
第２のバイポーラトランジスタ（Ｑ２）との間の接続点
は、増幅器の非反転入力に接続される、バンドギャップ
電圧発生器。 - 【請求項４】 増幅器の第３（ＭＰ１）および第６（Ｍ
Ｐ２）のトランジスタは、それぞれ第１（Ｑ１）および
第２（Ｑ２）のバイポーラトランジスタのベースと、第
２の電圧とに、それぞれ第３（Ｑ３）および第４（Ｑ
４）のダイオード接続されたバイポーラトランジスタを
介して接続される、請求項３に記載の二重バンドギャッ
プ電圧発生器。 - 【請求項５】 第１のカレントミラーが電流を与えてい
なければ、第２のカレントミラーに電流を与えるための
手段（１４）を含む、請求項３または４に記載の発生
器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9304547 | 1993-04-09 | ||
| FR9304547A FR2703856B1 (fr) | 1993-04-09 | 1993-04-09 | Architecture d'amplificateur et application a un generateur de tension de bande interdite . |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326528A true JPH06326528A (ja) | 1994-11-25 |
Family
ID=9446171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6070298A Pending JPH06326528A (ja) | 1993-04-09 | 1994-04-08 | 差動増幅器およびそれを備えたバンドギャップ電圧発生器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5483196A (ja) |
| EP (1) | EP0619647B1 (ja) |
| JP (1) | JPH06326528A (ja) |
| DE (1) | DE69416703T2 (ja) |
| FR (1) | FR2703856B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002504280A (ja) * | 1997-06-10 | 2002-02-05 | シーラス ロジック，インコーポレイテッド | 拡張された条件付き安定のための動的オフセット低減、制御された飽和電流限界、および電流フィードバックを備える高位マルチパス演算増幅器 |
| US6759878B2 (en) | 2000-01-28 | 2004-07-06 | Kabushiki Kaisha Toshiba | Voltage comparator circuit and substrate bias adjusting circuit using same |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69434039T2 (de) * | 1994-12-30 | 2006-02-23 | Co.Ri.M.Me. | Verfahren zur Spannungschwelleextraktierung und Schaltung nach dem Verfahren |
| FR2737319B1 (fr) * | 1995-07-25 | 1997-08-29 | Sgs Thomson Microelectronics | Generateur de reference de tension et/ou de courant en circuit integre |
| US5777509A (en) * | 1996-06-25 | 1998-07-07 | Symbios Logic Inc. | Apparatus and method for generating a current with a positive temperature coefficient |
| DE19713144C2 (de) * | 1997-03-27 | 1999-01-28 | Siemens Ag | Komparator für großen Versorgungsspannungsbereich |
| JPH11195202A (ja) * | 1997-11-04 | 1999-07-21 | Hitachi Ltd | 微小信号増幅装置とそれを用いた磁気ディスクメモリ装置 |
| JP3156664B2 (ja) * | 1998-03-25 | 2001-04-16 | 日本電気株式会社 | 基準電圧発生回路 |
| GB9920081D0 (en) * | 1999-08-24 | 1999-10-27 | Sgs Thomson Microelectronics | Current reference circuit |
| FR2834805B1 (fr) * | 2002-01-17 | 2004-07-16 | St Microelectronics Sa | Generateur de courant ou de tension ayant un point de fonctionnement stable en temperature |
| FR2860307B1 (fr) * | 2003-09-26 | 2005-11-18 | Atmel Grenoble Sa | Circuit integre avec fonction de demarrage automatique |
| JP2005181975A (ja) * | 2003-11-20 | 2005-07-07 | Seiko Epson Corp | 画素回路、電気光学装置および電子機器 |
| US7863884B1 (en) * | 2008-01-09 | 2011-01-04 | Intersil Americas Inc. | Sub-volt bandgap voltage reference with buffered CTAT bias |
| EP3091418B1 (en) * | 2015-05-08 | 2023-04-19 | STMicroelectronics S.r.l. | Circuit arrangement for the generation of a bandgap reference voltage |
| CN112835404B (zh) * | 2020-12-31 | 2022-07-19 | 上海艾为电子技术股份有限公司 | 一种带隙基准电路及电子设备 |
| US20230100998A1 (en) * | 2021-09-29 | 2023-03-30 | Skyworks Solutions, Inc. | Reference startup circuit for audio amplifiers |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4029974A (en) * | 1975-03-21 | 1977-06-14 | Analog Devices, Inc. | Apparatus for generating a current varying with temperature |
| US4450367A (en) * | 1981-12-14 | 1984-05-22 | Motorola, Inc. | Delta VBE bias current reference circuit |
| US4524318A (en) * | 1984-05-25 | 1985-06-18 | Burr-Brown Corporation | Band gap voltage reference circuit |
| JPS616717A (ja) * | 1984-06-21 | 1986-01-13 | Matsushita Electric Ind Co Ltd | 基準出力回路 |
| US5087830A (en) * | 1989-05-22 | 1992-02-11 | David Cave | Start circuit for a bandgap reference cell |
| US5126653A (en) * | 1990-09-28 | 1992-06-30 | Analog Devices, Incorporated | Cmos voltage reference with stacked base-to-emitter voltages |
| US5124666A (en) * | 1991-03-04 | 1992-06-23 | Industrial Technology Research Institute | CMOS current convevor and its filter applications |
-
1993
- 1993-04-09 FR FR9304547A patent/FR2703856B1/fr not_active Expired - Fee Related
-
1994
- 1994-04-06 DE DE69416703T patent/DE69416703T2/de not_active Expired - Fee Related
- 1994-04-06 EP EP94410024A patent/EP0619647B1/fr not_active Expired - Lifetime
- 1994-04-08 JP JP6070298A patent/JPH06326528A/ja active Pending
- 1994-04-08 US US08/225,374 patent/US5483196A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002504280A (ja) * | 1997-06-10 | 2002-02-05 | シーラス ロジック，インコーポレイテッド | 拡張された条件付き安定のための動的オフセット低減、制御された飽和電流限界、および電流フィードバックを備える高位マルチパス演算増幅器 |
| US6759878B2 (en) | 2000-01-28 | 2004-07-06 | Kabushiki Kaisha Toshiba | Voltage comparator circuit and substrate bias adjusting circuit using same |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2703856A1 (fr) | 1994-10-14 |
| EP0619647B1 (fr) | 1999-03-03 |
| DE69416703T2 (de) | 1999-08-05 |
| FR2703856B1 (fr) | 1995-06-30 |
| DE69416703D1 (de) | 1999-04-08 |
| EP0619647A1 (fr) | 1994-10-12 |
| US5483196A (en) | 1996-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6885178B2 (en) | CMOS voltage bandgap reference with improved headroom | |
| CN100511083C (zh) | 与绝对温度成比例的电压的电路 | |
| CN108351662B (zh) | 具有曲率补偿的带隙参考电路 | |
| US6384684B1 (en) | Amplifier | |
| JP2543872B2 (ja) | 増幅回路 | |
| KR0139546B1 (ko) | 연산 증폭기 회로 | |
| US9092044B2 (en) | Low voltage, low power bandgap circuit | |
| US5612614A (en) | Current mirror and self-starting reference current generator | |
| US5448158A (en) | PTAT current source | |
| US6583667B1 (en) | High frequency CMOS differential amplifiers with fully compensated linear-in-dB variable gain characteristic | |
| US6118266A (en) | Low voltage reference with power supply rejection ratio | |
| JP3349482B2 (ja) | 超低電圧カスコードカレントミラー | |
| JPH06326528A (ja) | 差動増幅器およびそれを備えたバンドギャップ電圧発生器 | |
| CN106959723A (zh) | 一种宽输入范围高电源抑制比的带隙基准电压源 | |
| EP0601540A1 (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
| EP0879500A1 (en) | Low-voltage differential amplifier | |
| US5436594A (en) | Fully differential transconductance amplifier with common-mode output voltage stabilization | |
| JP2004191130A (ja) | 電圧検出回路 | |
| US5469111A (en) | Circuit for generating a process variation insensitive reference bias current | |
| US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
| US10884446B2 (en) | Current reference circuit | |
| JP4328391B2 (ja) | 電圧および電流基準回路 | |
| JPH11122059A (ja) | 差動アンプ | |
| US6657496B2 (en) | Amplifier circuit with regenerative biasing | |
| US5497124A (en) | Class AB push-pull drive circuit, drive method therefor and class AB electronic circuit using the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030401 |