JPS616717A - 基準出力回路 - Google Patents
基準出力回路Info
- Publication number
- JPS616717A JPS616717A JP59127944A JP12794484A JPS616717A JP S616717 A JPS616717 A JP S616717A JP 59127944 A JP59127944 A JP 59127944A JP 12794484 A JP12794484 A JP 12794484A JP S616717 A JPS616717 A JP S616717A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- resistor
- emitter
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Control Of Electrical Variables (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体集積回路で広く用いられているバンド
ギャップ・レファレンス型の基準出力回路に関するもの
である。
ギャップ・レファレンス型の基準出力回路に関するもの
である。
従来例の構成とその問題点
いワユる、バンドギャップ・レファレンス型回路は、回
路の特性上、安定に動作させるために、起動電流の供給
回路が必要である。バンドギャップ・レファレンス型回
路を基準電圧源として用いる場合には、第１図のような
従来例回路を構成する場合が多い。即ちベースを共通に
した１ＮＰＮ）ランジスタＱ１．Ｑ２の各エミッタを、
一方は抵抗Ｒ１を介して接地し他方は、そのま＼接地す
る。また、トランジスタＱ１ のコレクタを、ベース
共通接続のＰＮＰ ）ランジスタ０３．Ｑ４の一方のト
ランジスタＱ３のコレクタに接続し、トランジスタＱ２
と同Ｑ４ との各コレクタを、抵抗Ｒ２を介して接続し
、さらに、トランジスタＱ２．Ｑ３Ｉ−ｊ、それぞれ、
ベースとコレクタとを共通接続した回路構成である。
路の特性上、安定に動作させるために、起動電流の供給
回路が必要である。バンドギャップ・レファレンス型回
路を基準電圧源として用いる場合には、第１図のような
従来例回路を構成する場合が多い。即ちベースを共通に
した１ＮＰＮ）ランジスタＱ１．Ｑ２の各エミッタを、
一方は抵抗Ｒ１を介して接地し他方は、そのま＼接地す
る。また、トランジスタＱ１ のコレクタを、ベース
共通接続のＰＮＰ ）ランジスタ０３．Ｑ４の一方のト
ランジスタＱ３のコレクタに接続し、トランジスタＱ２
と同Ｑ４ との各コレクタを、抵抗Ｒ２を介して接続し
、さらに、トランジスタＱ２．Ｑ３Ｉ−ｊ、それぞれ、
ベースとコレクタとを共通接続した回路構成である。
この回路では出力電圧■。の温度係数を最小にするため
に、通常ｖ０が約１．３ｖとなるように回路定数を定め
る。
に、通常ｖ０が約１．３ｖとなるように回路定数を定め
る。
一方、起動電流供給回路は、電源ｖｃｃ端子と接地端子
間に直列接続された抵抗Ｒ３′ダイオードつ。。
間に直列接続された抵抗Ｒ３′ダイオードつ。。
Ｄ２および抵抗Ｒ３とダイオードＤ２との接続点と、ト
ランジスタＱ４のコレクタと間にダイオードＤ３を接続
した構成を有する。そして、この回路では、ダイオード
Ｄ３ を通して、起動電流がトランジスタＱ１．Ｑ２Ｖ
ｃ注入されることにより、バンドギャップ・レファレン
ス型回路が起動される。
ランジスタＱ４のコレクタと間にダイオードＤ３を接続
した構成を有する。そして、この回路では、ダイオード
Ｄ３ を通して、起動電流がトランジスタＱ１．Ｑ２Ｖ
ｃ注入されることにより、バンドギャップ・レファレン
ス型回路が起動される。
サラニ、バンドギャップ・レファレンス型回路は第２図
の他の従来例回路構成図に示すように、比較的安定な定
電流源として用いられることも多い。この回路において
、トランジスタＱ１ と同Ｑ２との両エミッタ面積の
比をｎ、電流ミラー結合のトランジスタＱ３−Ｑ５の各
特性が等しいとすれば、通常の動作状態での、出力電流
Ｉ５は で与えられる。
の他の従来例回路構成図に示すように、比較的安定な定
電流源として用いられることも多い。この回路において
、トランジスタＱ１ と同Ｑ２との両エミッタ面積の
比をｎ、電流ミラー結合のトランジスタＱ３−Ｑ５の各
特性が等しいとすれば、通常の動作状態での、出力電流
Ｉ５は で与えられる。
第２図の電流出力型の回路では、抵抗Ｒ２は回路を安定
に起動させるために必要であるが、この抵抗のだめに、
回路の最低動作電源電圧は約１．５Ｖとなっていた。
に起動させるために必要であるが、この抵抗のだめに、
回路の最低動作電源電圧は約１．５Ｖとなっていた。
上述のように、従来のバンドギヤツプ・レファレンス型
基準出力回路では、最小出力レベルが １１．３司、５
Ｖと比較的高く、これより低レベルでの安定な動作と確
実な起動を両立させることが困難であった。
基準出力回路では、最小出力レベルが １１．３司、５
Ｖと比較的高く、これより低レベルでの安定な動作と確
実な起動を両立させることが困難であった。
発明の目的
本発明は、バンドギャップ・レファレンス型回路の低出
力レベル化に伴う上記の問題点を解決するもので、かつ
、低電圧動作においても動作が確実な回路構成を提供す
るものである。
力レベル化に伴う上記の問題点を解決するもので、かつ
、低電圧動作においても動作が確実な回路構成を提供す
るものである。
発明の構成
本発明は、要約するに、ベース共通接続の第１゜第２の
トランジスタに、電流ミラー回路結合の第３、第４のト
ランジスタを能動負荷接続すると共に、前記第１のトラ
ンジスタのエミッタは第１の抵抗を介し、前記第２のト
ランジスタのエミ・フタは直接に、それぞれ、電源の他
端に接続し、前記第２のトランジスタの負荷接続部に対
し、第２の抵抗と単一の第１のダイオードとの直列回路
で駆動される第２のダイオードもしくは第５のトランジ
スタにより起動電流を供給する構成の基準出力回路であ
り、これにより、安定な起動および低出力レベル化が実
現できる。
トランジスタに、電流ミラー回路結合の第３、第４のト
ランジスタを能動負荷接続すると共に、前記第１のトラ
ンジスタのエミッタは第１の抵抗を介し、前記第２のト
ランジスタのエミ・フタは直接に、それぞれ、電源の他
端に接続し、前記第２のトランジスタの負荷接続部に対
し、第２の抵抗と単一の第１のダイオードとの直列回路
で駆動される第２のダイオードもしくは第５のトランジ
スタにより起動電流を供給する構成の基準出力回路であ
り、これにより、安定な起動および低出力レベル化が実
現できる。
実施例の説明
本発明の実施例を第３図、第４図に示す。トランジスタ
Ｑ１〜Ｑ４及び抵抗Ｒ１から成るバンドギャップ・レフ
ァレンス型回路部は、第１図の従来例と対比すれば、そ
の抵抗Ｒ２を零（Ω）とした場合と同じ構成であり、こ
れにトランジスタＱ５１％及び抵抗Ｒ３から成る起動回
路を付加している。即ち、第３図においてエミッタを接
地し、ベースとコレクタとを共通接続したダイオード接
続のＮＰＮトランジスタ０５ のアノード側を抵抗Ｒ
３を介して電源接続し、トランジスタ先 のコレクタに
、ＮＰＮトランジスタＱ６のベースとコレクタとを共通
接続し、そのエミッタをトランジスタＱ２のコレクタに
接続する。
Ｑ１〜Ｑ４及び抵抗Ｒ１から成るバンドギャップ・レフ
ァレンス型回路部は、第１図の従来例と対比すれば、そ
の抵抗Ｒ２を零（Ω）とした場合と同じ構成であり、こ
れにトランジスタＱ５１％及び抵抗Ｒ３から成る起動回
路を付加している。即ち、第３図においてエミッタを接
地し、ベースとコレクタとを共通接続したダイオード接
続のＮＰＮトランジスタ０５ のアノード側を抵抗Ｒ
３を介して電源接続し、トランジスタ先 のコレクタに
、ＮＰＮトランジスタＱ６のベースとコレクタとを共通
接続し、そのエミッタをトランジスタＱ２のコレクタに
接続する。
他の実施例として、第４図においては、トランジスタ％
のコレクタは、電源端子ｖｃｃに接続さ・ねたもので
ある。
のコレクタは、電源端子ｖｃｃに接続さ・ねたもので
ある。
第３図、第４図の各実施例とも、起動開始状態では、ト
ランジスタ０６、抵抗Ｒ３から成るノくイアス回路から
トランジスタＱ６全通して起動電流カニトランジスタＱ
、 、Ｑ２に注入される。トランジスタ０１〜０４抵抗
Ｒつ から成るノくンドギャ・ノブ・レファレンス型
回路はこの起動電流により、なる安定点に向かって遷移
する。
ランジスタ０６、抵抗Ｒ３から成るノくイアス回路から
トランジスタＱ６全通して起動電流カニトランジスタＱ
、 、Ｑ２に注入される。トランジスタ０１〜０４抵抗
Ｒつ から成るノくンドギャ・ノブ・レファレンス型
回路はこの起動電流により、なる安定点に向かって遷移
する。
電流工１？Ｉ２が零から増加するに伴いトランジスタＱ
６のバイアス電圧が変化し、起動電流は減少する。バン
ドギヤ・ノブ・レファレンス回路７５：安定動作状態に
達すると、トランジスタＱ６ はしゃ断状態に入り、起
動電流はほぼ零になる。また、これらの回路は１Ｖ程度
までの電源電圧に対して安定に動作する。
６のバイアス電圧が変化し、起動電流は減少する。バン
ドギヤ・ノブ・レファレンス回路７５：安定動作状態に
達すると、トランジスタＱ６ はしゃ断状態に入り、起
動電流はほぼ零になる。また、これらの回路は１Ｖ程度
までの電源電圧に対して安定に動作する。
以上のように、トランジスタＱＦ５． Ｑ６ 及び抵抗
Ｒ２を用いた起動回路によってノくンドギャンブ型回路
を確実に起動させ、かつ安定に動作させられ７ることか
確認できた。
Ｒ２を用いた起動回路によってノくンドギャンブ型回路
を確実に起動させ、かつ安定に動作させられ７ることか
確認できた。
発明の効果
本発明によれば、バンドギャップ・レファレンス型回路
を安定に動作させることができる。特に、バンドギャッ
プ・レファレンス型回路を電流源として利用する場合に
は、約ＩＶ−ｊでの低電力動作が可能であり、非常に効
果的である。
を安定に動作させることができる。特に、バンドギャッ
プ・レファレンス型回路を電流源として利用する場合に
は、約ＩＶ−ｊでの低電力動作が可能であり、非常に効
果的である。
第１図は従来例の電圧出力型バンドギャフプ・レファレ
ンス型回路図、第２図は従来例の電流出力型バンドギャ
ップ・レファレンス型回路図、第３図、第４図は本発明
実施例のバンドギャップ・レファレンス型回路図である
。 Ｑ１〜Ｑ６・ ・・トランジスタ、Ｄ１〜Ｄ３・・・・
・・ダイオード、Ｒ１−Ｒ３・・・抵抗、ｖｃｃ・・・
・・電源電圧、■。・・・・出力電圧、■。・・・・・
出力電流、ｎ・・・・Ω１と０２のエミツタ面積比、１
１・ ・・Ｑｌのエミッタ電流、■、・・・・０２
のエミッタ電流。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
ンス型回路図、第２図は従来例の電流出力型バンドギャ
ップ・レファレンス型回路図、第３図、第４図は本発明
実施例のバンドギャップ・レファレンス型回路図である
。 Ｑ１〜Ｑ６・ ・・トランジスタ、Ｄ１〜Ｄ３・・・・
・・ダイオード、Ｒ１−Ｒ３・・・抵抗、ｖｃｃ・・・
・・電源電圧、■。・・・・出力電圧、■。・・・・・
出力電流、ｎ・・・・Ω１と０２のエミツタ面積比、１
１・ ・・Ｑｌのエミッタ電流、■、・・・・０２
のエミッタ電流。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図
Claims (1)
- （１）ベース共通接続の第１、第２のトランジスタに、
電流ミラー回路結合の第３、第４のトランジスタを能動
負荷接続すると共に、前記第１のトランジスタのエミッ
タは第１の抵抗を介し、前記第２のトランジスタのエミ
ッタは直接に、それぞれ、電源の他端に接続し、前記第
２のトランジスタの負荷接続部に対し、第２の抵抗と単
一の第１のダイオードとの直列回路で駆動される第２の
ダイオードもしくは第５のトランジスタにより起動電流
を供給する構成の基準出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127944A JPS616717A (ja) | 1984-06-21 | 1984-06-21 | 基準出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59127944A JPS616717A (ja) | 1984-06-21 | 1984-06-21 | 基準出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS616717A true JPS616717A (ja) | 1986-01-13 |
Family
ID=14972495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59127944A Pending JPS616717A (ja) | 1984-06-21 | 1984-06-21 | 基準出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS616717A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4943737A (en) * | 1989-10-13 | 1990-07-24 | Advanced Micro Devices, Inc. | BICMOS regulator which controls MOS transistor current |
| EP0619647A1 (fr) * | 1993-04-09 | 1994-10-12 | STMicroelectronics S.A. | Architecture d'amplificateur et application à un générateur de tension de bande interdite |
| JPH07121255A (ja) * | 1993-10-27 | 1995-05-12 | Nec Corp | 定電流源回路 |
-
1984
- 1984-06-21 JP JP59127944A patent/JPS616717A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4943737A (en) * | 1989-10-13 | 1990-07-24 | Advanced Micro Devices, Inc. | BICMOS regulator which controls MOS transistor current |
| EP0619647A1 (fr) * | 1993-04-09 | 1994-10-12 | STMicroelectronics S.A. | Architecture d'amplificateur et application à un générateur de tension de bande interdite |
| FR2703856A1 (fr) * | 1993-04-09 | 1994-10-14 | Sgs Thomson Microelectronics | Architecture d'amplificateur et application à un générateur de tension de bande interdite . |
| US5483196A (en) * | 1993-04-09 | 1996-01-09 | Sgs-Thomson Microelectronics S.A. | Amplifier architecture and application thereof to a band-gap voltage generator |
| JPH07121255A (ja) * | 1993-10-27 | 1995-05-12 | Nec Corp | 定電流源回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60501035A (ja) | 低減した入力バイアス電流を有する比較器回路 | |
| US4700144A (en) | Differential amplifier feedback current mirror | |
| JPH03119812A (ja) | 電流検出回路 | |
| KR900005552B1 (ko) | 전류미러회로 | |
| JPS616717A (ja) | 基準出力回路 | |
| JPS62191907A (ja) | 半導体回路 | |
| EP0379092B1 (en) | Voltage generating circuit | |
| JPS5866129A (ja) | 定電流源回路 | |
| JP2829773B2 (ja) | コンパレータ回路 | |
| JPH0413692Y2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPH0526363B2 (ja) | ||
| JPS6126117A (ja) | 定電流発生回路 | |
| JPH0643951A (ja) | 電流制限回路 | |
| JPS5843014A (ja) | 電源装置 | |
| JPS6126966Y2 (ja) | ||
| KR940006090Y1 (ko) | 히스테리시스 특성을 갖는 비교기 | |
| JPS6118218A (ja) | 半導体集積回路装置 | |
| JPS5855454Y2 (ja) | 定電流回路 | |
| JP2710471B2 (ja) | 定電圧供給回路 | |
| JPH0289407A (ja) | カレントミラー回路 | |
| JPH03232005A (ja) | 起動回路 | |
| JPS6174018A (ja) | 定電流回路 | |
| JPS6158073B2 (ja) | ||
| JPS60194814A (ja) | 定電流発生回路 |