JPH06326890A - 同期信号生成回路 - Google Patents
同期信号生成回路Info
- Publication number
- JPH06326890A JPH06326890A JP5112850A JP11285093A JPH06326890A JP H06326890 A JPH06326890 A JP H06326890A JP 5112850 A JP5112850 A JP 5112850A JP 11285093 A JP11285093 A JP 11285093A JP H06326890 A JPH06326890 A JP H06326890A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- ternary
- rising
- signal
- falling
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
Abstract
(57)【要約】
【目的】 映像機器に使用される同期信号において、同
期信号の立ち上がり・立ち下がりの波形を規格に準じて
高精度に形成でき、簡単な構成で消費電力の少ない同期
信号生成回路を提供する。 【構成】 ３値波形生成回路１で立ち上がり立ち下がり
波形の傾きが急峻である３値波形を生成し、３値波形生
成回路１からの出力である３値波形を遅延素子２〜５で
所定の時間遅延させ、３値波形生成回路１からの出力で
ある３値波形とそれぞれの遅延回路２〜５から得られた
波形を所定の比で加算すると、立ち上がり・立ち下がり
部分が分割された階段状の波形をもつ３値波形が得られ
る。この３値波形を低域通過フィルタ７に通し高周波成
分を除去することにより、所定の立ち上がり・立ち下が
り特性を満足する３値同期信号を生成する。
期信号の立ち上がり・立ち下がりの波形を規格に準じて
高精度に形成でき、簡単な構成で消費電力の少ない同期
信号生成回路を提供する。 【構成】 ３値波形生成回路１で立ち上がり立ち下がり
波形の傾きが急峻である３値波形を生成し、３値波形生
成回路１からの出力である３値波形を遅延素子２〜５で
所定の時間遅延させ、３値波形生成回路１からの出力で
ある３値波形とそれぞれの遅延回路２〜５から得られた
波形を所定の比で加算すると、立ち上がり・立ち下がり
部分が分割された階段状の波形をもつ３値波形が得られ
る。この３値波形を低域通過フィルタ７に通し高周波成
分を除去することにより、所定の立ち上がり・立ち下が
り特性を満足する３値同期信号を生成する。
Description
【０００１】
【産業上の利用分野】本発明は、映像機器に用いられる
同期信号の生成回路に関し、特に同期信号の立ち上がり
・立ち下がりの波形を規定できる同期信号生成回路に関
する。
同期信号の生成回路に関し、特に同期信号の立ち上がり
・立ち下がりの波形を規定できる同期信号生成回路に関
する。
【０００２】
【従来の技術】ＶＴＲ、ＴＶ、カメラ等映像機器の接続
においては、画像伝送系で、受信側の再現動作を送信側
のそれと同期させるために同期信号が用いられる。同期
信号の種類としては、ブラックバースト、２値信号、３
値信号等が知られており、各々の同期信号は使用用途に
応じて規格が設定されている。例えば、ハイビジョンに
用いられているＢＴＡ規格の３値同期信号では、同期信
号のローレベル、ハイレベルのパルス幅および立ち上が
り・立ち下がりの時間が規格により定められている。そ
して、規定の立ち上がり・立ち下がり時間により波形の
傾きを決定し、３値波形の立ち上がり波形がペデスタル
レベルを横切る零クロス点での水平同期基準位相等、基
準となる信号位相を求めている。
においては、画像伝送系で、受信側の再現動作を送信側
のそれと同期させるために同期信号が用いられる。同期
信号の種類としては、ブラックバースト、２値信号、３
値信号等が知られており、各々の同期信号は使用用途に
応じて規格が設定されている。例えば、ハイビジョンに
用いられているＢＴＡ規格の３値同期信号では、同期信
号のローレベル、ハイレベルのパルス幅および立ち上が
り・立ち下がりの時間が規格により定められている。そ
して、規定の立ち上がり・立ち下がり時間により波形の
傾きを決定し、３値波形の立ち上がり波形がペデスタル
レベルを横切る零クロス点での水平同期基準位相等、基
準となる信号位相を求めている。
【０００３】３値波形を生成するには、例えば、図２の
ような比較的簡単な構成の回路において、「高」レベ
ル、「中」レベル、「低」レベルの電圧を、制御端子に
入力される制御信号に応じて切り換える事ことより得ら
れる（図３（ａ））。しかし、一般に上記のような回路
によって得られた３値波形（図３（ａ））の立ち上がり
立ち下がりの傾きは急峻であり、規格に定められている
時間の傾きを形成することはできず、また精度も保証さ
れない。従って、従来では、立ち上がり・立ち下がりの
波形をデジタルデータで形成すること等により精度の高
い３値信号を得ていた。
ような比較的簡単な構成の回路において、「高」レベ
ル、「中」レベル、「低」レベルの電圧を、制御端子に
入力される制御信号に応じて切り換える事ことより得ら
れる（図３（ａ））。しかし、一般に上記のような回路
によって得られた３値波形（図３（ａ））の立ち上がり
立ち下がりの傾きは急峻であり、規格に定められている
時間の傾きを形成することはできず、また精度も保証さ
れない。従って、従来では、立ち上がり・立ち下がりの
波形をデジタルデータで形成すること等により精度の高
い３値信号を得ていた。
【０００４】その従来の３値同期信号生成回路の構成例
を図６に示す。映像機器内部の基本クロックを元にカウ
ンタ６０、デコーダ６１を用い、３値信号波形を形成す
るための数ビットデジタルデータを生成する。この時、
立ち上がり・立ち下がり部分の波形は使用するビット数
に応じて細かく分割されたデジタルデータとなる。その
デジタルデータをＤ／Ａ（デジタル／アナログ）変換器
６２でＤ／Ａ変換した波形を図７（ａ）に示す。
を図６に示す。映像機器内部の基本クロックを元にカウ
ンタ６０、デコーダ６１を用い、３値信号波形を形成す
るための数ビットデジタルデータを生成する。この時、
立ち上がり・立ち下がり部分の波形は使用するビット数
に応じて細かく分割されたデジタルデータとなる。その
デジタルデータをＤ／Ａ（デジタル／アナログ）変換器
６２でＤ／Ａ変換した波形を図７（ａ）に示す。
【０００５】波形の立ち上がり・立ち下がり部分はビッ
ト数に応じて細かく分割された階段状の波形となる。そ
の後低域通過フィルタ６３により高周波成分を除去し、
図７（ｂ）に示すようなギザギザのない３値同期信号を
得ていた。また、３値同期信号のデジタルデータをＲＯ
Ｍ等のメモリーに保存し必要なタイミングでＲＯＭから
読み出されたデジタルデータをＤ／Ａ変換し、３値同期
信号を得ているものもある。
ト数に応じて細かく分割された階段状の波形となる。そ
の後低域通過フィルタ６３により高周波成分を除去し、
図７（ｂ）に示すようなギザギザのない３値同期信号を
得ていた。また、３値同期信号のデジタルデータをＲＯ
Ｍ等のメモリーに保存し必要なタイミングでＲＯＭから
読み出されたデジタルデータをＤ／Ａ変換し、３値同期
信号を得ているものもある。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の同期信号生成回路では、デジタルデータを生成
するためのカウンタ、デコーダ等の回路及び高速のＤ／
Ａ変換器を必要とし、回路が複雑となる上、消費電力の
増大を招く。またさらにメモリーを用いる方式でも同様
に回路規模と、消費電力の点で問題となっていた。
た従来の同期信号生成回路では、デジタルデータを生成
するためのカウンタ、デコーダ等の回路及び高速のＤ／
Ａ変換器を必要とし、回路が複雑となる上、消費電力の
増大を招く。またさらにメモリーを用いる方式でも同様
に回路規模と、消費電力の点で問題となっていた。
【０００７】本発明は、このような問題点を解決し、簡
単な回路構成で規格に定められた時間での立ち上がり・
立ち下がり波形をもつ３値信号を形成でき、しかも消費
電力の小さい同期信号生成回路を提供することを目的と
する。
単な回路構成で規格に定められた時間での立ち上がり・
立ち下がり波形をもつ３値信号を形成でき、しかも消費
電力の小さい同期信号生成回路を提供することを目的と
する。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の同期信号生成回路は、入力信号を遅延させ
る遅延手段を複数個有し、入力信号または各々の遅延手
段からの出力を加算する加算手段と、加算手段からの出
力信号の高周波成分を減衰させる低域通過フィルタとを
具備することを特徴とする。
に、本発明の同期信号生成回路は、入力信号を遅延させ
る遅延手段を複数個有し、入力信号または各々の遅延手
段からの出力を加算する加算手段と、加算手段からの出
力信号の高周波成分を減衰させる低域通過フィルタとを
具備することを特徴とする。
【０００９】
【作用】上記構成の本発明の同期信号生成回路は、同期
信号波形の立ち上がり・立ち下がりの波形を、遅延手段
により得られた信号波形を加算し低域通過フィルタで波
形の高周波成分を除去することにより形成する。
信号波形の立ち上がり・立ち下がりの波形を、遅延手段
により得られた信号波形を加算し低域通過フィルタで波
形の高周波成分を除去することにより形成する。
【００１０】
【実施例】以下、本発明の一実施例について図面を参照
しながら説明する。図１は、本発明の一実施例における
同期信号生成回路の構成図である。
しながら説明する。図１は、本発明の一実施例における
同期信号生成回路の構成図である。
【００１１】図１において、１は３値波形を生成する３
値波形生成手段である３値波形生成回路、２〜５は３値
波形生成回路１で生成された３値波形を所定の期間遅延
させる遅延手段である遅延素子、６は３値波形及び各遅
延素子からの出力波形を所定の比で加算する加算手段で
ある加算器、７は加算器６からの出力信号の高周波成分
を減衰させる低域通過フィルタ、８は出力端子である。
値波形生成手段である３値波形生成回路、２〜５は３値
波形生成回路１で生成された３値波形を所定の期間遅延
させる遅延手段である遅延素子、６は３値波形及び各遅
延素子からの出力波形を所定の比で加算する加算手段で
ある加算器、７は加算器６からの出力信号の高周波成分
を減衰させる低域通過フィルタ、８は出力端子である。
【００１２】次に、本実施例における同期信号生成回路
の動作を説明する。まず、３値波形生成回路１は、例え
ば前述した図２のような比較的簡単な構成の回路で実現
できる。３値波形は、「高」レベル、「中」レベル、
「低」レベルの電圧を、制御端子に入力される制御信号
に応じて切り換えることより、図３（ａ）に示すような
３値の矩形波が得られるが、一般に上記のような回路に
よって得られた３値波形（図３（ａ））の立ち上がり立
ち下がり波形の傾きは急峻であり、規格に定められてい
る時間の傾きには形成されていないことは従来の技術で
述べた。
の動作を説明する。まず、３値波形生成回路１は、例え
ば前述した図２のような比較的簡単な構成の回路で実現
できる。３値波形は、「高」レベル、「中」レベル、
「低」レベルの電圧を、制御端子に入力される制御信号
に応じて切り換えることより、図３（ａ）に示すような
３値の矩形波が得られるが、一般に上記のような回路に
よって得られた３値波形（図３（ａ））の立ち上がり立
ち下がり波形の傾きは急峻であり、規格に定められてい
る時間の傾きには形成されていないことは従来の技術で
述べた。
【００１３】３値波形生成回路１で生成されたこのよう
な３値波形（図３（ａ））を入力し遅延素子２〜５で所
定の時間遅延させ、３値波形生成回路１からの出力であ
る３値波形とそれぞれの遅延回路２〜５から得られた波
形を所定の比で加算すると、立ち上がり・立ち下がり部
分が、分割された階段状の波形をもつ３値波形が得られ
る（図３（ｂ））。この３値波形を低域通過フィルタ７
に通し高周波成分を除去することにより、所定の立ち上
がり・立ち下がり特性を満足する３値同期信号（図３
（ｃ））を生成する。
な３値波形（図３（ａ））を入力し遅延素子２〜５で所
定の時間遅延させ、３値波形生成回路１からの出力であ
る３値波形とそれぞれの遅延回路２〜５から得られた波
形を所定の比で加算すると、立ち上がり・立ち下がり部
分が、分割された階段状の波形をもつ３値波形が得られ
る（図３（ｂ））。この３値波形を低域通過フィルタ７
に通し高周波成分を除去することにより、所定の立ち上
がり・立ち下がり特性を満足する３値同期信号（図３
（ｃ））を生成する。
【００１４】このときの３値同期信号の立ち上がり・立
ち下がりの波形の分割数は遅延素子の個数により決ま
り、立ち上がり・立ち下がりの時間ｔ１（図３（ｃ））
は各々の遅延素子の遅延時間の合計により決まる。従っ
て、遅延素子の遅延時間を適当に設定することにより規
格に準じた所望の立ち上がり・立ち下がり波形をもつ３
値同期信号を形成できる。
ち下がりの波形の分割数は遅延素子の個数により決ま
り、立ち上がり・立ち下がりの時間ｔ１（図３（ｃ））
は各々の遅延素子の遅延時間の合計により決まる。従っ
て、遅延素子の遅延時間を適当に設定することにより規
格に準じた所望の立ち上がり・立ち下がり波形をもつ３
値同期信号を形成できる。
【００１５】次に、２値信号を入力信号とし、規格に定
められた立ち上がり・立ち下がり時間をもつ３値信号を
生成する本発明における他の実施例の回路構成図を図４
に示す。
められた立ち上がり・立ち下がり時間をもつ３値信号を
生成する本発明における他の実施例の回路構成図を図４
に示す。
【００１６】図４において、９，１０は２値信号を入力
するための入力端子、１１はクロックの入力端子、１２
〜１９はクロックにより動作するシフトレジスタ、２０
〜２９は入力信号及びシフトレジスタからの出力を所定
の比で加算する抵抗、３０は加算された信号の高周波成
分を減衰させる低域通過フィルタ、３１は出力端子であ
る。この実施例では、遅延手段にシフトレジスタ、加算
手段に抵抗比による加算を用いている。
するための入力端子、１１はクロックの入力端子、１２
〜１９はクロックにより動作するシフトレジスタ、２０
〜２９は入力信号及びシフトレジスタからの出力を所定
の比で加算する抵抗、３０は加算された信号の高周波成
分を減衰させる低域通過フィルタ、３１は出力端子であ
る。この実施例では、遅延手段にシフトレジスタ、加算
手段に抵抗比による加算を用いている。
【００１７】まず、２値信号から３値信号を生成する一
方法として、３値波形を「中」レベルから「高」レベル
の波形部（図５（ａ））と、「低」レベルから「中」レ
ベルの波形部（図５（ｂ））に分割し、それぞれの波形
を２値信号で形成した後合成する（図５（ｃ））方法が
挙げられる。本実施例の同期信号生成回路は上記の方法
を元に、規格に定められた立ち上がり・立ち下がり時間
をもつ３値信号を生成する。
方法として、３値波形を「中」レベルから「高」レベル
の波形部（図５（ａ））と、「低」レベルから「中」レ
ベルの波形部（図５（ｂ））に分割し、それぞれの波形
を２値信号で形成した後合成する（図５（ｃ））方法が
挙げられる。本実施例の同期信号生成回路は上記の方法
を元に、規格に定められた立ち上がり・立ち下がり時間
をもつ３値信号を生成する。
【００１８】以下に、図４と、波形図（図５（ａ），
（ｂ），（ｄ），（ｅ））を用いて回路動作を説明す
る。入力端子９、１０には、それぞれ（図５（ａ），
（ｂ））に示すような２値のデジタル信号を入力する。
入力端子９に入力される波形（図５（ａ））は３値同期
信号の「中」レベルから「高」レベルの波形を、入力端
子１０に入力される波形（図５（ｂ））は「低」レベル
から「中」レベルの波形を形成するデジタル信号であ
る。
（ｂ），（ｄ），（ｅ））を用いて回路動作を説明す
る。入力端子９、１０には、それぞれ（図５（ａ），
（ｂ））に示すような２値のデジタル信号を入力する。
入力端子９に入力される波形（図５（ａ））は３値同期
信号の「中」レベルから「高」レベルの波形を、入力端
子１０に入力される波形（図５（ｂ））は「低」レベル
から「中」レベルの波形を形成するデジタル信号であ
る。
【００１９】各入力端子９、１０に入力された２値のデ
ジタル信号は、入力端子１１から入力されるクロックに
応じてクロック周期分だけ遅延され、各々のシフトレジ
スタ１２〜１９から出力される。各々のシフトレジスタ
からの出力波形を抵抗２０〜２９の所定の抵抗比に従っ
て加算することにより、立ち上がり・立ち下がり部分
が、分割された階段状の波形をもつ３値波形が得られる
（図５（ｄ））。この３値波形を低域通過フィルタ３０
に通し、高周波成分を除去することにより、所定の立ち
上がり・立ち下がり特性を満足する３値同期信号（図３
（ｅ））を生成する。
ジタル信号は、入力端子１１から入力されるクロックに
応じてクロック周期分だけ遅延され、各々のシフトレジ
スタ１２〜１９から出力される。各々のシフトレジスタ
からの出力波形を抵抗２０〜２９の所定の抵抗比に従っ
て加算することにより、立ち上がり・立ち下がり部分
が、分割された階段状の波形をもつ３値波形が得られる
（図５（ｄ））。この３値波形を低域通過フィルタ３０
に通し、高周波成分を除去することにより、所定の立ち
上がり・立ち下がり特性を満足する３値同期信号（図３
（ｅ））を生成する。
【００２０】このときの３値同期信号の立ち上がり・立
ち下がりの波形の分割数はシフトレジスタの個数により
決まり、立ち上がり・立ち下がりの時間ｔ２（図５
（ｅ））は各々のシフトレジスタによって生じる遅延時
間により決まる。従って、シフトレジスタに入力される
クロック周波数を調節し、適当な遅延時間を設定するこ
とにより、規格に準じた所望の立ち上がり・立ち下がり
波形をもつ３値同期信号を形成できる。
ち下がりの波形の分割数はシフトレジスタの個数により
決まり、立ち上がり・立ち下がりの時間ｔ２（図５
（ｅ））は各々のシフトレジスタによって生じる遅延時
間により決まる。従って、シフトレジスタに入力される
クロック周波数を調節し、適当な遅延時間を設定するこ
とにより、規格に準じた所望の立ち上がり・立ち下がり
波形をもつ３値同期信号を形成できる。
【００２１】
【発明の効果】以上のように本発明の同期信号生成回路
は、簡単な回路構成で規格に準じた高精度の同期信号の
立ち上がり・立ち下がりの波形を形成でき、また、Ｄ／
Ａ変換器、メモリー等を必要としないため、簡単な構成
で実現できる上、消費電力を抑えることが可能となると
いう大きな効果を有する。
は、簡単な回路構成で規格に準じた高精度の同期信号の
立ち上がり・立ち下がりの波形を形成でき、また、Ｄ／
Ａ変換器、メモリー等を必要としないため、簡単な構成
で実現できる上、消費電力を抑えることが可能となると
いう大きな効果を有する。
【図１】本発明の一実施例における同期信号生成回路の
構成を示すブロック図
構成を示すブロック図
【図２】３値波形生成回路の一例を示す図
【図３】図１の実施例の動作を説明する波形図
【図４】本発明の他の実施例の同期信号生成回路の構成
を示すブロック図
を示すブロック図
【図５】図４の実施例の動作を説明する波形図
【図６】従来の同期信号生成回路の一例を示すブロック
図
図
【図７】図７の従来例の動作を説明する波形図
１ ３値波形生成回路 ２〜５ 遅延素子 ６ 加算器 ７ 低域通過フィルタ ８ 出力端子 ９、１０ 入力端子 １１ クロックの入力端子 １２〜１９ シフトレジスタ ２０〜２９ 抵抗 ３０ 低域通過フィルタ ３１ 出力端子
フロントページの続き (72)発明者 長 秀雄 神奈川県横浜市港北区綱島東四丁目３番１ 号 松下通信工業株式会社内
Claims (2)
- 【請求項１】入力に応答して３値波形を生成する３値波
形生成手段と、生成された３値波形を遅延させる遅延手
段を複数個有し、各々の前記遅延手段からの出力波形を
加算する、もしくは、前記３値波形生成手段から得られ
た３値波形と各々の前記遅延手段からの出力波形を加算
する加算手段と、前記加算手段からの出力信号の高周波
成分を減衰させる低域通過フィルタとを具備した同期信
号生成回路。 - 【請求項２】少なくとも１つ以上の入力端子を有し、各
々の前記入力端子に入力される２値の入力信号を遅延さ
せる遅延手段を複数個有し、各々の前記遅延手段からの
出力波形を加算する、もしくは、２値の前記入力信号と
各々の前記遅延手段からの出力波形を加算する加算手段
と、前記加算手段からの出力信号の高周波成分を減衰さ
せる低域通過フィルタとを具備した同期信号生成回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5112850A JPH06326890A (ja) | 1993-05-14 | 1993-05-14 | 同期信号生成回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5112850A JPH06326890A (ja) | 1993-05-14 | 1993-05-14 | 同期信号生成回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326890A true JPH06326890A (ja) | 1994-11-25 |
Family
ID=14597096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5112850A Pending JPH06326890A (ja) | 1993-05-14 | 1993-05-14 | 同期信号生成回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06326890A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006004057A1 (ja) * | 2004-07-05 | 2006-01-12 | Anritsu Corporation | パルスパターンジェネレータ及びそれを用いる通信機器評価システム |
-
1993
- 1993-05-14 JP JP5112850A patent/JPH06326890A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006004057A1 (ja) * | 2004-07-05 | 2006-01-12 | Anritsu Corporation | パルスパターンジェネレータ及びそれを用いる通信機器評価システム |
| US7787543B2 (en) | 2004-07-05 | 2010-08-31 | Anritsu Corporation | Pulse pattern generator and communication device evaluation system utilizing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0884903B1 (en) | Video signal processing apparatus | |
| JPS5844883A (ja) | デイジタル色信号調整方法および装置 | |
| US5289292A (en) | Picture element data density conversion apparatus | |
| JPS59121094A (ja) | 残響装置 | |
| US4691170A (en) | Frequency multiplier circuit | |
| GB2229334A (en) | Pulse generators | |
| US4453157A (en) | Bi-phase space code data signal reproducing circuit | |
| US4652922A (en) | Noise reduction circuit for video signal | |
| JPH06326890A (ja) | 同期信号生成回路 | |
| US4825303A (en) | Compressed audio silencing | |
| US5241390A (en) | Digital soft wipe signal generating apparatus | |
| JPH0923143A (ja) | ディジタル信号の遅延方法及び回路 | |
| JP2970540B2 (ja) | デューティ補正回路 | |
| US5572149A (en) | Clock regeneration circuit | |
| JP2625778B2 (ja) | 画信号修正装置 | |
| JPH0319094Y2 (ja) | ||
| JP2904569B2 (ja) | ロジカルフィルタ | |
| JPH01174077A (ja) | 映像信号処理装置 | |
| JP2757090B2 (ja) | 分周逓倍回路 | |
| EP0564271A1 (en) | Waveform generating circuit | |
| KR940002416B1 (ko) | 동기신호삽입방식 및 회로 | |
| JP2696812B2 (ja) | クロックパルス再生装置 | |
| JP2771251B2 (ja) | 映像輪郭補正回路 | |
| JP2857396B2 (ja) | 同期信号発生回路 | |
| JP2606262B2 (ja) | パルス発生回路 |