JPH06334015A - 半導体素子の絶縁膜の評価方法 - Google Patents
半導体素子の絶縁膜の評価方法Info
- Publication number
- JPH06334015A JPH06334015A JP11668693A JP11668693A JPH06334015A JP H06334015 A JPH06334015 A JP H06334015A JP 11668693 A JP11668693 A JP 11668693A JP 11668693 A JP11668693 A JP 11668693A JP H06334015 A JPH06334015 A JP H06334015A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- electric field
- measurement
- evaluating
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000005259 measurement Methods 0.000 claims abstract description 48
- 230000005684 electric field Effects 0.000 claims abstract description 42
- 230000002950 deficient Effects 0.000 claims abstract description 4
- 230000015556 catabolic process Effects 0.000 description 15
- 239000000758 substrate Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 238000010893 electron trap Methods 0.000 description 6
- 230000006378 damage Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 半導体素子の絶縁膜に印加される電界を補正
し、絶縁膜の正確な寿命予測を行うことができる半導体
素子の絶縁膜の評価方法を提供する。 【構成】 ＴＺＤＢ測定からＴＤＤＢ特性の真性不良領
域の予測を行う半導体素子の絶縁膜の評価方法におい
て、ＴＺＤＢ測定時に酸化膜に印加される低電界領域の
電流−電圧特性からファウラー−ノルドハイム（Ｆｏｗ
ｌｅｒ−Ｎｏｒｄｈｅｉｍ）式を算出し（ステップＳ
１）、前記酸化膜に印加される高電界領域の電流の実測
値を求め（ステップＳ２）、該実測値が前記ファウラー
−ノルドハイム式に該当する電界を求め（ステップＳ
３）、該電界を前記酸化膜に印加される電界として補正
する（ステップＳ４）。
し、絶縁膜の正確な寿命予測を行うことができる半導体
素子の絶縁膜の評価方法を提供する。 【構成】 ＴＺＤＢ測定からＴＤＤＢ特性の真性不良領
域の予測を行う半導体素子の絶縁膜の評価方法におい
て、ＴＺＤＢ測定時に酸化膜に印加される低電界領域の
電流−電圧特性からファウラー−ノルドハイム（Ｆｏｗ
ｌｅｒ−Ｎｏｒｄｈｅｉｍ）式を算出し（ステップＳ
１）、前記酸化膜に印加される高電界領域の電流の実測
値を求め（ステップＳ２）、該実測値が前記ファウラー
−ノルドハイム式に該当する電界を求め（ステップＳ
３）、該電界を前記酸化膜に印加される電界として補正
する（ステップＳ４）。
Description
【０００１】
【産業上の利用分野】本発明は、ＭＩＳ（Ｍｅｔａｌ−
Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型
トランジスタ等の半導体素子の絶縁膜の評価方法、特に
その絶縁膜の寿命予測方法に関するものである。
Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型
トランジスタ等の半導体素子の絶縁膜の評価方法、特に
その絶縁膜の寿命予測方法に関するものである。
【０００２】
【従来の技術】従来、このような分野の技術としては、
例えば「Ｐｒｏｊｅｃｔｉｎｇ Ｇａｔｅ Ｏｘｉｄｅ
Ｒｅｌｉａｂｉｌｉｔｙ ａｎｄ Ｏｐｔｉｍｉｚｉ
ｎｇＲｅｌｉａｂｉｌｉｔｙ Ｓｃｒｅｅｎｓ，ＲＥＺ
Ａ ＭＯＡＺＺＡＭＩ ＩＥＥＥ ＴＲＡＮＳＡＣＴＩ
ＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，Ｖ
ＯＬ．３７，ＮＯ．７，ＪＵＬＹ，ｐ．１６４３，１９
９０」に開示されるものがあった。
例えば「Ｐｒｏｊｅｃｔｉｎｇ Ｇａｔｅ Ｏｘｉｄｅ
Ｒｅｌｉａｂｉｌｉｔｙ ａｎｄ Ｏｐｔｉｍｉｚｉ
ｎｇＲｅｌｉａｂｉｌｉｔｙ Ｓｃｒｅｅｎｓ，ＲＥＺ
Ａ ＭＯＡＺＺＡＭＩ ＩＥＥＥ ＴＲＡＮＳＡＣＴＩ
ＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥＳ，Ｖ
ＯＬ．３７，ＮＯ．７，ＪＵＬＹ，ｐ．１６４３，１９
９０」に開示されるものがあった。
【０００３】従来、絶縁膜の寿命を評価する方法として
は、例えば、ＴＺＤＢ（Ｔｉｍｅ−ｚｅｒｏ−ｄｉｅｌ
ｅｃｔｒｉｃ−ｂｒｅａｋｄｏｗｎ）測定からＴＤＤＢ
（Ｔｉｍｅ−ｄｅｐｅｎｄｅｎｔ−ｄｉｅｌｅｃｔｒｉ
ｃ−ｂｒｅａｋｄｏｗｎ）測定の寿命を予測する方法が
提案されている。ここで、ＴＺＤＢ測定は、ゲート電極
に印加する電圧を、ステップ又はランプ状に上げていっ
た時に、絶縁膜破壊が起こる破壊電界ＥBDを測定する方
法である。また、ＴＤＤＢ測定は、ゲート電極に一定の
電圧又は電流を印加した場合に、絶縁膜破壊が起こる破
壊時間ｔBDを測定する方法である。
は、例えば、ＴＺＤＢ（Ｔｉｍｅ−ｚｅｒｏ−ｄｉｅｌ
ｅｃｔｒｉｃ−ｂｒｅａｋｄｏｗｎ）測定からＴＤＤＢ
（Ｔｉｍｅ−ｄｅｐｅｎｄｅｎｔ−ｄｉｅｌｅｃｔｒｉ
ｃ−ｂｒｅａｋｄｏｗｎ）測定の寿命を予測する方法が
提案されている。ここで、ＴＺＤＢ測定は、ゲート電極
に印加する電圧を、ステップ又はランプ状に上げていっ
た時に、絶縁膜破壊が起こる破壊電界ＥBDを測定する方
法である。また、ＴＤＤＢ測定は、ゲート電極に一定の
電圧又は電流を印加した場合に、絶縁膜破壊が起こる破
壊時間ｔBDを測定する方法である。
【０００４】ＴＺＤＢ測定とＴＤＤＢ測定を行う場合、
図３に示すように、評価対象となるＭＩＳ型トランジス
タ１０により測定系を構成する。すなわち、ＭＩＳ型ト
ランジスタ１０は、半導体基板１１、ゲート絶縁膜１２
及びゲート電極１３で構成されているが、その半導体基
板１１と接地電位との間に電流計１４を接続し、ゲート
電極１３と接地電位との間に電源１５を接続してその間
に電圧を印加する。
図３に示すように、評価対象となるＭＩＳ型トランジス
タ１０により測定系を構成する。すなわち、ＭＩＳ型ト
ランジスタ１０は、半導体基板１１、ゲート絶縁膜１２
及びゲート電極１３で構成されているが、その半導体基
板１１と接地電位との間に電流計１４を接続し、ゲート
電極１３と接地電位との間に電源１５を接続してその間
に電圧を印加する。
【０００５】以下、絶縁膜の寿命予測方法を上記文献に
記載されている内容をもとに説明する。まず、絶縁膜破
壊のモデルについて説明する。絶縁膜を流れるホール電
流の総量が、ある一定量を越えた時に、絶縁膜の真性破
壊が起こると仮定すると、真性寿命ｔBDは以下の式で表
される。
記載されている内容をもとに説明する。まず、絶縁膜破
壊のモデルについて説明する。絶縁膜を流れるホール電
流の総量が、ある一定量を越えた時に、絶縁膜の真性破
壊が起こると仮定すると、真性寿命ｔBDは以下の式で表
される。
【０００６】 ｔBD＝τO ｅｘｐ（Ｇ／ＥOX） ＝τO ｅｘｐ（ＧＸOX／ＶOX） …(1) ここで、ＥOXは酸化膜（絶縁膜）にかかる電界、ＸOXは
酸化膜厚、ＶOXは酸化膜にかかる電圧、τO ，Ｇは係数
である。しかしながら、この式では、初期・ランダム寿
命を示すことができない。
酸化膜厚、ＶOXは酸化膜にかかる電圧、τO ，Ｇは係数
である。しかしながら、この式では、初期・ランダム寿
命を示すことができない。
【０００７】一般に、初期・ランダム不良は、図４に示
すような、Ｓｉ基板２１とゲート電極としての多結晶シ
リコン電極２３との間のゲート絶縁膜２２における
（ａ）薄いスポット（ａ ｔｈｉｎ ｓｐｏｔ）、
（ｂ）ラフネス（ｒｏｕｇｈｎｅｓｓ）、（ｃ）欠陥ス
ポットの低い障壁高さ（ｌｏｗｅｒ ｂａｒｒｉｅｒ
ｈｅｉｇｈｔ ａｔ ｔｈｅ ｄｅｆｅｃｔ ｓｐｏ
ｔ）、（ｄ）増加したトラップ発生レート（ｉｎｃｒｅ
ａｓｅｄ ｔｒａｐ ｇｅｎｅｒａｔｉｏｎ ｒａｔ
ｅ）により起こると言われている。
すような、Ｓｉ基板２１とゲート電極としての多結晶シ
リコン電極２３との間のゲート絶縁膜２２における
（ａ）薄いスポット（ａ ｔｈｉｎ ｓｐｏｔ）、
（ｂ）ラフネス（ｒｏｕｇｈｎｅｓｓ）、（ｃ）欠陥ス
ポットの低い障壁高さ（ｌｏｗｅｒ ｂａｒｒｉｅｒ
ｈｅｉｇｈｔ ａｔ ｔｈｅ ｄｅｆｅｃｔ ｓｐｏ
ｔ）、（ｄ）増加したトラップ発生レート（ｉｎｃｒｅ
ａｓｅｄ ｔｒａｐ ｇｅｎｅｒａｔｉｏｎ ｒａｔ
ｅ）により起こると言われている。
【０００８】Ｈｕ氏のモデルでは、このような劣化原因
を全て“局所的な薄膜化ΔＸeff ”に置き換えること
で、実際の酸化膜の寿命は、酸化膜厚ＸOXで決まるので
はなく、実効膜厚ＸOX−ΔＸeff で決まると考えた。し
たがって、初期〜真性までの全ての寿命ｔBDは以下の式
で表わされる。 ｔBD＝τO ｅｘｐ〔Ｇ（ＸOX−ΔＸeff ）／ＶOX〕 ＝τO ｅｘｐ（ＧＸeff ／ＶOX） …(2) ここで、Ｘeff は酸化膜の実効膜厚である。
を全て“局所的な薄膜化ΔＸeff ”に置き換えること
で、実際の酸化膜の寿命は、酸化膜厚ＸOXで決まるので
はなく、実効膜厚ＸOX−ΔＸeff で決まると考えた。し
たがって、初期〜真性までの全ての寿命ｔBDは以下の式
で表わされる。 ｔBD＝τO ｅｘｐ〔Ｇ（ＸOX−ΔＸeff ）／ＶOX〕 ＝τO ｅｘｐ（ＧＸeff ／ＶOX） …(2) ここで、Ｘeff は酸化膜の実効膜厚である。
【０００９】次に、ＴＤＤＢ測定による絶縁膜破壊につ
いて説明する。電流が酸化膜を介して流れることで、酸
化膜にダメージが蓄積されていき、このダメージ量が、
以下に示すようなある一定量Ｄに達すると、絶縁膜破壊
が起こると仮定すると、ダメージ量Ｄは(3) 式で表され
る。
いて説明する。電流が酸化膜を介して流れることで、酸
化膜にダメージが蓄積されていき、このダメージ量が、
以下に示すようなある一定量Ｄに達すると、絶縁膜破壊
が起こると仮定すると、ダメージ量Ｄは(3) 式で表され
る。
【００１０】
【数１】
【００１１】ここで、Ｖ，Ｔ，Ｘeff はダメージを加速
する項として用いている。これを定電圧ＴＤＤＢで考え
ると、定電圧ＴＤＤＢは時間に対して一定のストレスを
かけるので、(3) 式は次式で表される。 Ｄ＝ｇ（ＶOX，Ｔ，Ｘeff ）ｔBD ∴ｔBD＝Ｄ／ｇ（ＶOX，Ｔ，Ｘeff ） …(4) 上記(2) と上記(4) 式を比較すると、 ｔBD＝τO （Ｔ）ｅｘｐ〔Ｇ（Ｔ）Ｘeff ／ＶOX〕 ＝Ｄ／ｇ（ＶOX，Ｔ，Ｘeff ） ∴ｇ（ＶOX，Ｔ，Ｘeff ） ＝〔Ｄ／τO （Ｔ）〕ｅｘｐ〔−Ｇ（Ｔ）Ｘeff ／Ｖ〕 …(5) ここで、τO （Ｔ），Ｇ（Ｔ）は係数である。
する項として用いている。これを定電圧ＴＤＤＢで考え
ると、定電圧ＴＤＤＢは時間に対して一定のストレスを
かけるので、(3) 式は次式で表される。 Ｄ＝ｇ（ＶOX，Ｔ，Ｘeff ）ｔBD ∴ｔBD＝Ｄ／ｇ（ＶOX，Ｔ，Ｘeff ） …(4) 上記(2) と上記(4) 式を比較すると、 ｔBD＝τO （Ｔ）ｅｘｐ〔Ｇ（Ｔ）Ｘeff ／ＶOX〕 ＝Ｄ／ｇ（ＶOX，Ｔ，Ｘeff ） ∴ｇ（ＶOX，Ｔ，Ｘeff ） ＝〔Ｄ／τO （Ｔ）〕ｅｘｐ〔−Ｇ（Ｔ）Ｘeff ／Ｖ〕 …(5) ここで、τO （Ｔ），Ｇ（Ｔ）は係数である。
【００１２】上記(5) 式を上記(3) 式に代入して、
【００１３】
【数２】
【００１４】したがって、定電圧ＴＤＤＢの絶縁膜破壊
は、上記(6) 式で表される。ＴＺＤＢ測定をランプ電圧
で行った場合、電圧と測定時間には、以下の関係が成り
立つ。 Ｖ(t) ＝Ｒ×ｔ ここで、Ｒはランプレート（ｖ／ｓｅｃ）、ｔは測定時
間である。
は、上記(6) 式で表される。ＴＺＤＢ測定をランプ電圧
で行った場合、電圧と測定時間には、以下の関係が成り
立つ。 Ｖ(t) ＝Ｒ×ｔ ここで、Ｒはランプレート（ｖ／ｓｅｃ）、ｔは測定時
間である。
【００１５】これを上記(6) 式に代入して、
【００１６】
【数３】
【００１７】ＶBD＝ＲｔBD，Ｔ(t) ＝Ｔvbd として、上
記(7) 式を解くと、
記(7) 式を解くと、
【００１８】
【数４】
【００１９】
【数５】
【００２０】ここで、ＶBDは絶縁破壊電圧、ｔBDは絶縁
破壊寿命、Ｇ（Ｔvbd ），τO （Ｔ vbd ）は係数であ
る。上記(9) 式を上記(2) 式に代入して、
破壊寿命、Ｇ（Ｔvbd ），τO （Ｔ vbd ）は係数であ
る。上記(9) 式を上記(2) 式に代入して、
【００２１】
【数６】
【００２２】したがって、ＴＤＤＢ測定とＴＺＤＢ測定
の関係は、上記(10)式で表されるため、この上記(10)式
を用いて絶縁膜の寿命予測を行う。ここで、上記(10)式
を用いて寿命予測を行うには、係数であるＧ（Ｔvbd ）
及びτO （Ｔvbd ）と絶縁膜の実効膜厚Ｘeff を求める
必要がある。Ｇ（Ｔvbd ）とτO （Ｔvbd ）の算出方法
は、上記(1) 式の真性寿命を用いる。上記(1) 式の両対
数をとると、ｌｎ（ｔBD）と１／ＥOXの間に、次式のよ
うな直線関係が成り立つ。
の関係は、上記(10)式で表されるため、この上記(10)式
を用いて絶縁膜の寿命予測を行う。ここで、上記(10)式
を用いて寿命予測を行うには、係数であるＧ（Ｔvbd ）
及びτO （Ｔvbd ）と絶縁膜の実効膜厚Ｘeff を求める
必要がある。Ｇ（Ｔvbd ）とτO （Ｔvbd ）の算出方法
は、上記(1) 式の真性寿命を用いる。上記(1) 式の両対
数をとると、ｌｎ（ｔBD）と１／ＥOXの間に、次式のよ
うな直線関係が成り立つ。
【００２３】 ｌｎ（ｔBD）＝Ｇ／ＥOX＋ｌｎ（τO ） …(11) よって、Ｇ（Ｔvbd ）とτO （Ｔvbd ）は、この直線の
切片１ｎ（τO ）と、傾きＧから算出できる。また、実
効膜厚Ｘeff は、ＴＺＤＢ測定により得られる絶縁破壊
電圧ＶBDと、係数Ｇ（Ｔvbd ），τO （Ｔvbd ）を(8)
式に代入することで算出できる。
切片１ｎ（τO ）と、傾きＧから算出できる。また、実
効膜厚Ｘeff は、ＴＺＤＢ測定により得られる絶縁破壊
電圧ＶBDと、係数Ｇ（Ｔvbd ），τO （Ｔvbd ）を(8)
式に代入することで算出できる。
【００２４】
【発明が解決しようとする課題】しかしながら、上記し
た寿命予測方法では、次のような結果が得られる。図５
に、キャパシタ面積の０．４２ｍｍ2 に、１２ＭＶ／ｃ
ｍの定電圧ストレスを印加した場合の予測値と実施値を
示す。なお、図５は、破壊時間（秒）ｔBDに対する累積
不良率（％）をワイブルプロットした結果で、予測値が
＊印、実測値が□印である。
た寿命予測方法では、次のような結果が得られる。図５
に、キャパシタ面積の０．４２ｍｍ2 に、１２ＭＶ／ｃ
ｍの定電圧ストレスを印加した場合の予測値と実施値を
示す。なお、図５は、破壊時間（秒）ｔBDに対する累積
不良率（％）をワイブルプロットした結果で、予測値が
＊印、実測値が□印である。
【００２５】この図より、予測値と実測値は破壊時間１
００秒以上の領域で大きく異なることがわかる。これ
は、上記寿命予測方法に以下の問題点があるためであ
る。 （Ａ）ＴＺＤＢ測定において、絶縁膜以外（ゲート電
極、半導体基板）の抵抗の影響を考慮していない。
００秒以上の領域で大きく異なることがわかる。これ
は、上記寿命予測方法に以下の問題点があるためであ
る。 （Ａ）ＴＺＤＢ測定において、絶縁膜以外（ゲート電
極、半導体基板）の抵抗の影響を考慮していない。
【００２６】（Ｂ）ＴＤＤＢ測定において、絶縁膜の電
子トラッピングの影響を考慮していない。 本発明は、以上述べたように、正確に絶縁膜の寿命を予
測できないという問題点を解決するため、半導体素子の
絶縁膜に印加される電界を補正し、絶縁膜の正確な寿命
予測を行うことができる半導体素子の絶縁膜の評価方法
を提供することを目的とする。
子トラッピングの影響を考慮していない。 本発明は、以上述べたように、正確に絶縁膜の寿命を予
測できないという問題点を解決するため、半導体素子の
絶縁膜に印加される電界を補正し、絶縁膜の正確な寿命
予測を行うことができる半導体素子の絶縁膜の評価方法
を提供することを目的とする。
【００２７】
【課題を解決するための手段】本発明は、上記目的を達
成するために、ＴＺＤＢ測定からＴＤＤＢ特性の真性不
良領域の予測を行う半導体素子の絶縁膜の評価方法にお
いて、ＴＺＤＢ測定時に絶縁膜に印加される低電界領域
の電流−電圧特性からファウラー−ノルドハイム（Ｆｏ
ｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）式を算出し、前記絶縁膜
に印加される高電界領域の電流の実測値を求め、該実測
値が前記ファウラー−ノルドハイム式に該当する電界を
求め、該電界を前記絶縁膜に印加される電界として補正
するようにしたものである。
成するために、ＴＺＤＢ測定からＴＤＤＢ特性の真性不
良領域の予測を行う半導体素子の絶縁膜の評価方法にお
いて、ＴＺＤＢ測定時に絶縁膜に印加される低電界領域
の電流−電圧特性からファウラー−ノルドハイム（Ｆｏ
ｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）式を算出し、前記絶縁膜
に印加される高電界領域の電流の実測値を求め、該実測
値が前記ファウラー−ノルドハイム式に該当する電界を
求め、該電界を前記絶縁膜に印加される電界として補正
するようにしたものである。
【００２８】また、ＴＺＤＢ測定からＴＤＤＢ特性の全
ての領域の予測を行う半導体素子の絶縁膜の評価方法に
おいて、ＴＤＤＢ測定時に、絶縁膜に流れる電流を測定
し、絶縁膜破壊直前の電流値からファウラー−ノルドハ
イム式を用いて、前記絶縁膜に印加される電界を補正す
るようにしたものである。
ての領域の予測を行う半導体素子の絶縁膜の評価方法に
おいて、ＴＤＤＢ測定時に、絶縁膜に流れる電流を測定
し、絶縁膜破壊直前の電流値からファウラー−ノルドハ
イム式を用いて、前記絶縁膜に印加される電界を補正す
るようにしたものである。
【００２９】
【作用】本発明によれば、上記したように、半導体素子
の絶縁膜の評価方法において、ＴＺＤＢ測定時にファウ
ラー−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉ
ｍ）電流を用いて電界補正を行う。したがって、絶縁膜
以外（ゲート電極、半導体基板）の抵抗の影響を考慮し
た絶縁膜の寿命予測を正確に行うことができる。
の絶縁膜の評価方法において、ＴＺＤＢ測定時にファウ
ラー−ノルドハイム（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉ
ｍ）電流を用いて電界補正を行う。したがって、絶縁膜
以外（ゲート電極、半導体基板）の抵抗の影響を考慮し
た絶縁膜の寿命予測を正確に行うことができる。
【００３０】また、ＴＤＤＢ測定において、Ｉ−ｔ（電
流の時間変化）特性を別途測定して、ファウラー−ノル
ドハイム式を用いて電界補正を行う。したがって、絶縁
膜の電子トラッピングの影響を考慮した絶縁膜の寿命予
測を的確に行うことができる。
流の時間変化）特性を別途測定して、ファウラー−ノル
ドハイム式を用いて電界補正を行う。したがって、絶縁
膜の電子トラッピングの影響を考慮した絶縁膜の寿命予
測を的確に行うことができる。
【００３１】
【実施例】以下、本発明の実施例について図を参照しな
がら詳細に説明する。図１は本発明の第１の実施例を示
す半導体素子の絶縁膜の評価フローチャート、図２はＦ
−Ｎ（ファウラー−ノルドハイム）電流を示す図であ
る。ここでは、図３に示すような、半導体基板１１、ゲ
ート絶縁膜（酸化膜）１２及びゲート電極１３で構成さ
れているＭＩＳ型トランジスタ１０のＴＺＤＢ測定にお
いて、Ｆ−Ｎ電流から電界補正を行うことにより、絶縁
膜以外の抵抗の影響を考慮できるよう構成する。
がら詳細に説明する。図１は本発明の第１の実施例を示
す半導体素子の絶縁膜の評価フローチャート、図２はＦ
−Ｎ（ファウラー−ノルドハイム）電流を示す図であ
る。ここでは、図３に示すような、半導体基板１１、ゲ
ート絶縁膜（酸化膜）１２及びゲート電極１３で構成さ
れているＭＩＳ型トランジスタ１０のＴＺＤＢ測定にお
いて、Ｆ−Ｎ電流から電界補正を行うことにより、絶縁
膜以外の抵抗の影響を考慮できるよう構成する。
【００３２】以下、本発明の第１の実施例の半導体素子
の絶縁膜の評価方法を図１，図２及び図３を用いて説明
する。まず、図１及び図２に示すように、ＴＺＤＢ測定
時に酸化膜１２に印加される低電界領域ａの電流−電圧
特性からファウラー−ノルドハイム（Ｆｏｗｌｅｒ−Ｎ
ｏｒｄｈｅｉｍ）式を算出する（ステップＳ１）。
の絶縁膜の評価方法を図１，図２及び図３を用いて説明
する。まず、図１及び図２に示すように、ＴＺＤＢ測定
時に酸化膜１２に印加される低電界領域ａの電流−電圧
特性からファウラー−ノルドハイム（Ｆｏｗｌｅｒ−Ｎ
ｏｒｄｈｅｉｍ）式を算出する（ステップＳ１）。
【００３３】次に、前記酸化膜１２に印加される高電界
領域の電流の実測値Ａを求める（ステップＳ２）。次い
で、実測値Ａが前記ファウラー−ノルドハイム式に該当
する電界Ｂを求める（ステップＳ３）。次に、その電界
Ｂを前記酸化膜１２に印加される電界として補正し、寿
命を予測する（ステップＳ４）。
領域の電流の実測値Ａを求める（ステップＳ２）。次い
で、実測値Ａが前記ファウラー−ノルドハイム式に該当
する電界Ｂを求める（ステップＳ３）。次に、その電界
Ｂを前記酸化膜１２に印加される電界として補正し、寿
命を予測する（ステップＳ４）。
【００３４】以下に、本発明の半導体素子の評価方法を
具体的に説明する。ここで、ＭＩＳ型トランジスタ１０
のゲート絶縁膜（酸化膜）１２を流れる電流は、次式に
示すような、Ｆ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉ
ｍ）電流で表される。 Ｊ＝Ａ・ＥOX 2 ・ｅｘｐ（Ｂ／ＥOX） …(12) ここで、Ｊは電流密度、ＥOXは酸化膜に印加される電
界、Ａ，Ｂは定数である。
具体的に説明する。ここで、ＭＩＳ型トランジスタ１０
のゲート絶縁膜（酸化膜）１２を流れる電流は、次式に
示すような、Ｆ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉ
ｍ）電流で表される。 Ｊ＝Ａ・ＥOX 2 ・ｅｘｐ（Ｂ／ＥOX） …(12) ここで、Ｊは電流密度、ＥOXは酸化膜に印加される電
界、Ａ，Ｂは定数である。
【００３５】この上記(12)式の両対数をとると、次式が
得られる。 ｌｎ（Ｊ／ＥOX 2 ）＝Ｂ／（ＥOX＋Ｃ） …(13) ここで、Ｃは定数である。したがって、酸化膜を流れる
Ｆ−Ｎ電流は、１／ＥOXとｌｎ（Ｊ／ＥOX 2 ）の直線で
表される。
得られる。 ｌｎ（Ｊ／ＥOX 2 ）＝Ｂ／（ＥOX＋Ｃ） …(13) ここで、Ｃは定数である。したがって、酸化膜を流れる
Ｆ−Ｎ電流は、１／ＥOXとｌｎ（Ｊ／ＥOX 2 ）の直線で
表される。
【００３６】この上記(13)式を用いて、図２に示すよう
な電界補正を行う。ここで、図２の○印は、ＴＺＤＢ測
定から定めたＦ−Ｎ電流の実測値である。この実測値か
らわかるように、ＴＺＤＢ測定は酸化膜以外の抵抗の影
響を受けるため、電界が高くなるにつれて、Ｆ−Ｎ電流
からのズレが大きくなる。したがって、図に示すよう
に、低電界領域（ここでは、約１２ＭＶ／ｃｍ以下の電
界）ａから、理想的なＦ−Ｎプロットを求め、実測値と
同じ値Ａとなる理想値のＢを算出し、電界を補正した。
な電界補正を行う。ここで、図２の○印は、ＴＺＤＢ測
定から定めたＦ−Ｎ電流の実測値である。この実測値か
らわかるように、ＴＺＤＢ測定は酸化膜以外の抵抗の影
響を受けるため、電界が高くなるにつれて、Ｆ−Ｎ電流
からのズレが大きくなる。したがって、図に示すよう
に、低電界領域（ここでは、約１２ＭＶ／ｃｍ以下の電
界）ａから、理想的なＦ−Ｎプロットを求め、実測値と
同じ値Ａとなる理想値のＢを算出し、電界を補正した。
【００３７】この方法により、ＴＺＤＢ測定における酸
化膜以外の抵抗の影響をも考慮できるようにした。次
に、本発明の第２の実施例について説明する。ここで、
図３に示すように、半導体基板１１、ゲート絶縁膜（酸
化膜）１２及びゲート電極１３で構成されているＭＩＳ
型トランジスタ１０のＴＤＤＢ測定において、Ｉ−ｔ特
性から電界の補正を行うことで、酸化膜１２の電子トラ
ッピングの影響を考慮できるようにする。
化膜以外の抵抗の影響をも考慮できるようにした。次
に、本発明の第２の実施例について説明する。ここで、
図３に示すように、半導体基板１１、ゲート絶縁膜（酸
化膜）１２及びゲート電極１３で構成されているＭＩＳ
型トランジスタ１０のＴＤＤＢ測定において、Ｉ−ｔ特
性から電界の補正を行うことで、酸化膜１２の電子トラ
ッピングの影響を考慮できるようにする。
【００３８】以下にこの方法を具体的に説明する。ゲー
ト絶縁膜（酸化膜）に定電圧ストレスを印加してＴＤＤ
Ｂ測定を行った場合、図６に示すように、Ｉ−ｔ特性は
時間に対して一定の電流値を示すはずである。しかしな
がら、実際にＴＤＤＢ測定を行うと、図７に示すよう
に、Ｉ−ｔ特性は時間（秒）に対して一定ではなく、破
壊前に電流値の低下が起こる。つまり、ゲート絶縁膜の
電子トラッピングの影響により、ゲート絶縁膜に印加さ
れる電界が時間とともに変化することがわかる。
ト絶縁膜（酸化膜）に定電圧ストレスを印加してＴＤＤ
Ｂ測定を行った場合、図６に示すように、Ｉ−ｔ特性は
時間に対して一定の電流値を示すはずである。しかしな
がら、実際にＴＤＤＢ測定を行うと、図７に示すよう
に、Ｉ−ｔ特性は時間（秒）に対して一定ではなく、破
壊前に電流値の低下が起こる。つまり、ゲート絶縁膜の
電子トラッピングの影響により、ゲート絶縁膜に印加さ
れる電界が時間とともに変化することがわかる。
【００３９】したがって、次のような方法を用いて電界
補正を行う。まず、ＴＤＤＢ測定のＩ−ｔ特性から、絶
縁膜破壊直前の電流値ＩBD（図７参照）を求める。次い
で、この絶縁膜破壊直前の電流値ＩBDを、第１の実施例
で求めた理想的なＦ−Ｎ（ファウラー−ノルドハイム）
直線に代入することで電界補正を行う。この方法によ
り、ＴＤＤＢ測定における絶縁膜の電子トラッピングの
影響を考慮できる。
補正を行う。まず、ＴＤＤＢ測定のＩ−ｔ特性から、絶
縁膜破壊直前の電流値ＩBD（図７参照）を求める。次い
で、この絶縁膜破壊直前の電流値ＩBDを、第１の実施例
で求めた理想的なＦ−Ｎ（ファウラー−ノルドハイム）
直線に代入することで電界補正を行う。この方法によ
り、ＴＤＤＢ測定における絶縁膜の電子トラッピングの
影響を考慮できる。
【００４０】図８は酸化膜の面積０．４２ｍｍ2 のＭＩ
Ｓ型トランジスタに、１２ＭＶ／ｃｍの定電圧ストレス
を印加した場合のＴＤＤＢ測定結果（以後、実測値と呼
ぶ）を示す図である。なお、図中の□印が実測値、＊印
が予測値である。図５に示す従来方法では、実測値と予
測値は大きく異なるのに対して、図８に示す本発明の第
１及び第２の実施例によると、実測値と予測値はよく一
致することがわかる。
Ｓ型トランジスタに、１２ＭＶ／ｃｍの定電圧ストレス
を印加した場合のＴＤＤＢ測定結果（以後、実測値と呼
ぶ）を示す図である。なお、図中の□印が実測値、＊印
が予測値である。図５に示す従来方法では、実測値と予
測値は大きく異なるのに対して、図８に示す本発明の第
１及び第２の実施例によると、実測値と予測値はよく一
致することがわかる。
【００４１】したがって、本発明の第１及び第２の実施
例を用いることにより、絶縁膜（酸化膜）の、より正確
な寿命予測が可能である。なお、本発明は上記実施例に
限定されるものではなく、本発明の趣旨に基づき種々の
変形が可能であり、それらを本発明の範囲から排除する
ものではない。
例を用いることにより、絶縁膜（酸化膜）の、より正確
な寿命予測が可能である。なお、本発明は上記実施例に
限定されるものではなく、本発明の趣旨に基づき種々の
変形が可能であり、それらを本発明の範囲から排除する
ものではない。
【００４２】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、次のような効果を奏することができる。 （１）ＴＺＤＢ測定における絶縁膜以外（ゲート電極、
半導体基板）の抵抗の影響を、Ｆ−Ｎ電流を用いて電界
を補正することにより、考慮することができ、絶縁膜の
正確な寿命予測を行うことができる。
よれば、次のような効果を奏することができる。 （１）ＴＺＤＢ測定における絶縁膜以外（ゲート電極、
半導体基板）の抵抗の影響を、Ｆ−Ｎ電流を用いて電界
を補正することにより、考慮することができ、絶縁膜の
正確な寿命予測を行うことができる。
【００４３】（２）また、ＴＤＤＢ測定における絶縁膜
の電子トラッピングの影響をＩ−ｔ特性を用いて電界補
正することで考慮することができる。 したがって、従来の絶縁膜の寿命予測方法より、更に正
確な寿命予測結果を得ることができる。
の電子トラッピングの影響をＩ−ｔ特性を用いて電界補
正することで考慮することができる。 したがって、従来の絶縁膜の寿命予測方法より、更に正
確な寿命予測結果を得ることができる。
【図１】本発明の第１の実施例を示す半導体素子の絶縁
膜の評価フローチャートである。
膜の評価フローチャートである。
【図２】Ｆ−Ｎ（ファウラー−ノルドハイム）電流を示
す図である。
す図である。
【図３】ＭＩＳ型トランジスタの絶縁膜の測定系を示す
図である。
図である。
【図４】ＭＩＳ型トランジスタの初期・ランダム不良を
示す図である。
示す図である。
【図５】従来の方法による半導体素子の絶縁膜の寿命予
測結果を示す図である。
測結果を示す図である。
【図６】理想的なＩ−ｔ特性を示す図である。
【図７】実際のＩ−ｔ特性を示す図である。
【図８】酸化膜の面積０．４２ｍｍ2 のＭＩＳ型トラン
ジスタに、１２ＭＶ／ｃｍの定電圧ストレスを印加した
場合のＴＤＤＢ測定結果を示す図である。
ジスタに、１２ＭＶ／ｃｍの定電圧ストレスを印加した
場合のＴＤＤＢ測定結果を示す図である。
１０ ＭＩＳ型トランジスタ １１ 半導体基板 １２ ゲート絶縁膜（酸化膜） １３ ゲート電極 １４ 電流計 １５ 電源 ２１ Ｓｉ基板 ２２ ゲート絶縁膜 ２３ 多結晶シリコン電極
Claims (3)
- 【請求項１】 ＴＺＤＢ測定からＴＤＤＢ特性の真性不
良領域の予測を行う半導体素子の絶縁膜の評価方法にお
いて、 （ａ）ＴＺＤＢ測定時に絶縁膜に印加される低電界領域
の電流−電圧特性からファウラー−ノルドハイム（Ｆｏ
ｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）式を算出し、 （ｂ）前記絶縁膜に印加される高電界領域の電流の実測
値を求め、 （ｃ）該実測値が前記ファウラー−ノルドハイム式に該
当する電界を求め、 （ｄ）該電界を前記絶縁膜に印加される電界として補正
することを特徴とする半導体素子の絶縁膜の評価方法。 - 【請求項２】 前記絶縁膜は酸化膜であり、前記低電界
領域の電界の上限を１２ＭＶ／ｃｍとすることを特徴と
する請求項１項記載の半導体素子の絶縁膜の評価方法。 - 【請求項３】 ＴＺＤＢ測定からＴＤＤＢ特性の全ての
領域の予測を行う半導体素子の絶縁膜の評価方法におい
て、 （ａ）ＴＤＤＢ測定時に、絶縁膜に流れる電流を測定
し、 （ｂ）絶縁膜破壊直前の電流値からファウラー−ノルド
ハイム式を用いて、前記絶縁膜に印加される電界を補正
することを特徴とする半導体素子の絶縁膜の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11668693A JPH06334015A (ja) | 1993-05-19 | 1993-05-19 | 半導体素子の絶縁膜の評価方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11668693A JPH06334015A (ja) | 1993-05-19 | 1993-05-19 | 半導体素子の絶縁膜の評価方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334015A true JPH06334015A (ja) | 1994-12-02 |
Family
ID=14693365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11668693A Withdrawn JPH06334015A (ja) | 1993-05-19 | 1993-05-19 | 半導体素子の絶縁膜の評価方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334015A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100663A (ja) * | 2000-09-22 | 2002-04-05 | Komatsu Electronic Metals Co Ltd | 半導体素子の電圧計測装置および電圧計測方法並びに測定装置 |
| US8680883B2 (en) | 2010-05-11 | 2014-03-25 | Samsung Electronics Co., Ltd. | Time dependent dielectric breakdown (TDDB) test structure of semiconductor device and method of performing TDDB test using the same |
| JP2014107374A (ja) * | 2012-11-27 | 2014-06-09 | Sumco Corp | 半導体試料の電気的評価方法および評価装置 |
| CN109307831A (zh) * | 2018-09-25 | 2019-02-05 | 长江存储科技有限责任公司 | 集成电路中栅极氧化层的tddb测试方法 |
| US10620258B2 (en) | 2017-01-13 | 2020-04-14 | Samsung Electronics Co., Ltd. | Method of testing semiconductor device and method of manufacturing a semiconductor device including the testing method |
| US11668743B2 (en) | 2021-01-26 | 2023-06-06 | Samsung Electronics Co., Ltd. | Semiconductor device defect analysis method |
-
1993
- 1993-05-19 JP JP11668693A patent/JPH06334015A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002100663A (ja) * | 2000-09-22 | 2002-04-05 | Komatsu Electronic Metals Co Ltd | 半導体素子の電圧計測装置および電圧計測方法並びに測定装置 |
| US8680883B2 (en) | 2010-05-11 | 2014-03-25 | Samsung Electronics Co., Ltd. | Time dependent dielectric breakdown (TDDB) test structure of semiconductor device and method of performing TDDB test using the same |
| JP2014107374A (ja) * | 2012-11-27 | 2014-06-09 | Sumco Corp | 半導体試料の電気的評価方法および評価装置 |
| US10620258B2 (en) | 2017-01-13 | 2020-04-14 | Samsung Electronics Co., Ltd. | Method of testing semiconductor device and method of manufacturing a semiconductor device including the testing method |
| CN109307831A (zh) * | 2018-09-25 | 2019-02-05 | 长江存储科技有限责任公司 | 集成电路中栅极氧化层的tddb测试方法 |
| CN109307831B (zh) * | 2018-09-25 | 2020-03-31 | 长江存储科技有限责任公司 | 集成电路中栅极氧化层的tddb测试方法 |
| US11668743B2 (en) | 2021-01-26 | 2023-06-06 | Samsung Electronics Co., Ltd. | Semiconductor device defect analysis method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5420513A (en) | Dielectric breakdown prediction and dielectric breakdown life-time prediction using iterative voltage step stressing | |
| US6202029B1 (en) | Non-contact electrical conduction measurement for insulating films | |
| US6734696B2 (en) | Non-contact hysteresis measurements of insulating films | |
| US6806720B2 (en) | Method of reliability testing | |
| Degraeve et al. | Reliability: A possible showstopper for oxide thickness scaling? | |
| JPH06334015A (ja) | 半導体素子の絶縁膜の評価方法 | |
| Meyer et al. | Model for oxide wearout due to charge trapping | |
| Wu et al. | Critical reliability challenges in scaling SiO2-based dielectric to its limit | |
| Atanassova et al. | Effects of the metal gate on the stress-induced traps in Ta2O5/SiO2 stacks | |
| JP4040446B2 (ja) | Ｍｉｓ型半導体層装置の評価方法 | |
| CN118962376A (zh) | 待测碳化硅器件的栅极氧化层失效的测试方法和系统 | |
| JP2000058612A (ja) | 半導体素子の絶縁膜の評価方法 | |
| US6646462B1 (en) | Extraction of drain junction overlap with the gate and the channel length for ultra-small CMOS devices with ultra-thin gate oxides | |
| US6472236B1 (en) | Determination of effective oxide thickness of a plurality of dielectric materials in a MOS stack | |
| US20060115910A1 (en) | Method for predicting lifetime of insulating film | |
| JPH0388370A (ja) | 半導体記憶装置の製造方法 | |
| JPH09260613A (ja) | トンネル絶縁膜の膜質評価方法 | |
| JP3230483B2 (ja) | 半導体装置におけるゲート絶縁膜の寿命試験方法 | |
| JP3610817B2 (ja) | 半導体装置の評価方法 | |
| US7106087B2 (en) | Method and apparatus for evaluating semiconductor device | |
| JPH0949861A (ja) | 半導体装置の寿命推定方法 | |
| JP3863105B2 (ja) | 微小変化判定装置、微小変化判定方法及び微小変化判定プログラム | |
| Suzuki et al. | Characterization of the tunneling insulator in MIM cathodes by low-stress IV measurement | |
| JPH11345850A (ja) | 絶縁膜評価方法および装置 | |
| Goda et al. | Accurate TDDB Lifetime Prediction Based on Intrinsic CiDSR Effect Model with Regarding Extrinsic Failures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000801 |