JPH06334104A - 等長等負荷バス配線 - Google Patents

Abstract

(57)【要約】 【目的】本発明の目的は高速に動作するバスの信号波形
の乱れを少なくすることで安定に動作させ、配線長差を
小さくすることで信号伝搬のスキューを小さくしバスの
性能を向上することである。 【構成】半導体集積回路からのスタブを半導体集積回路
の辺と、スタブとメインライン接続のためのスルーホー
ル列とが平行になるように配線し、かつスルーホール列
間のスペーシングを等長になるようにして、全てのバス
信号を等長等負荷にする。また半導体集積回路用のパッ
ケージに５角形、６角形などの多角形を用いることによ
りパッケージ内の信号伝搬のスキューを減らす。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バス接続される半導体
集積回路とその配線形態に関する。

【０００２】

【従来の技術】パーソナルコンピュータやワークステー
ションなどの情報処理装置に用いられるバスは高速化
し、プロトコルも複雑化している。また、マルチプロセ
ッサやI/O数の増加に伴いバスに接続される回路も多く
なり、前記バス回路の実装密度も高くなっている。

【０００３】図３にバス配線の模式図を示す。１はバス
に接続される半導体集積回路である。ここでは便宜上Ｉ
Ｃと表記した。１０はＩＣ間を接続するバス配線で、こ
こでは１本しか描いていないが同じ構造の配線がデータ
幅に応じて複数本あるのが普通である。近年このバスの
本数すなわちバス幅も１バイト、２バイト、４バイト、
８バイトと多バイト化している。

【０００４】バス配線１０は１１のメインラインとこの
メインライン１１から各ＩＣまで接続するための１２で
示されるスタブからなる。ここでメインライン１１上で
これに接続されるスタブ１２の間隔はスペーシングと呼
ばれ図１中では記号１３で代表させた。

【０００５】バス上の個々のＩＣは同じバス上の他のＩ
Ｃとデータの授受を行うためそれぞれがドライバやレシ
ーバになりうる。またＩＣ自体がＩ／Ｏ回路を持つため
静電容量の大きな負荷となる。ここで実装上の問題とし
て、バス配線１０上でこの負荷の分布に偏りがある場合
バス上の信号は偏りのあるところでバス配線のインピー
ダンスが変化するため反射が起こり、信号波形が大きく
歪むことがあった。これを避けるにはバス上の負荷分布
を均一にすることであり、これには各スタブ長を一定に
またスペーシング長を一定にすることで解決できる。こ
の配線を等長等負荷配線と呼ぶことにする。

【０００６】しかしバス幅が大きくなるとＩＣの中のバ
ス信号の位置によってスタブ長に差ができ、伝搬時間に
差ができ、バス信号全体の等長等負荷が崩れ、バスの性
能がでないことがあった。

【０００７】これを図４を用いて説明する。１００は印
刷回路基板である。１は前記印刷回路基板１００上にバ
ス配線されるＩＣである。情報処理機器に用いられる印
刷回路基板は信号層を２層以上持っている多層基板であ
ることが多く、バス配線は２層以上の信号層を用いて、
各層の信号線が直交するように配線されることが一般的
である。ここでメインライン１１からＩＣ１まで２００
のスルーホールを用いて層を変えて直交交差配線する場
合、バス幅が大きければ大きいほどスタブ１２の長さに
差が出来ることになる。ここでは１つのＩＣについてで
あるが多数のＩＣが接続されるほど配線長差が累積さ
れ、負荷分布が不均一になる。

【０００８】これを図２を用いて説明する。１−１から
１−４はバス配線される半導体集積回路すなわちＩＣで
１００の印刷基板上に実装される。ここでは４つの半導
体集積回路しか記載してないが、同一のバスに接続され
るならばいくつあっても良い。図２中でＩＣ中の矢印
は、例えば信号番号の若い順などのようにバス信号の並
びの方向を示している。各ＩＣは、この信号番号の並び
の順が保たれるように配線されなければならない。

【０００９】１１はバスのメインラインであり、１２は
ＩＣとメインライン１１とを接続するスタブ、１３はメ
インライン上のスタブ間のスペーシングである。２００
は、基板上に設けられたメインライン１１と印刷回路基
板１００の層の異なるスタブ１２とを接続するスルーホ
ールの列で、スペーシング１３が等しくなるように等間
隔で配置している。

【００１０】ここでメインライン１１からＩＣ１−１、
１−２、１−３、１−４までのスタブ１２は、バス信号
によって一定ではなく図中では信号番号の若い方は長
く、順に短くなっている。このスタブ長のバラツキはバ
ス動作が高速化するほどバスの性能に悪影響を及ぼす。

【００１１】例えば、バスの動作周波数が２００ＭＨｚ
の場合を考える。バスの１クロックの周期時間は５ｎｓ
であり、許容される基板配線の信号間のスキューは、周
期の５％以下に抑える場合でも０．２５ｎｓとなり、こ
れ以下でないとバスは正常動作しない。ここで０．２５
ｎｓの配線スキューを生じさせる配線長の差はガラスエ
ポキシ樹脂基板の場合約３ｃｍである。図２でスタブ長
の差になるのは印刷回路基板１００に張られたバスのメ
インラインの幅であり、メインラインの配線の間隔が
０．４ｍｍで４バイトのバスの場合約１２．５ｍｍの幅
を持ち、これがバスに接続されるＩＣの数だけ差が大き
くなる。ＩＣが２つでは倍の２．５ｃｍ、３つなら３．
７５ｃｍの差を生じる。すなわち図２のような接続形態
ではＩＣが３つ以上のバス配線では、２００ＭＨｚ動作
させることができないという問題があった。

【００１２】一方半導体集積回路のパッケージにおいて
も、従来の四角形ではバス配線する際に配線長差が生じ
ていた。これを図９を用いて説明する。１は表面実装用
のＩＣのパッケージである。このパッケージ１内に固定
された５の半導体チップから３の基板接続手段まで電気
伝導性の高い材料で電気的に接続されるが、これがパッ
ケージ１の外辺の中央部と端部で長さが異なっている。
図９では２本のみ示した。中央部の最短の線と端部の最
長部の線の長さの比は約１．４ある。近年のＩＣパッケ
ージは大型化しており、例えばピン間が０．５ｍｍの３
０４ピンＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇ
ｅ）ならパッケージの一辺は約４ｃｍあり、パッケージ
内の配線長差は８ｍｍもある。この差もスキューの原因
となっていた。

【００１３】またマルチチップモジュールやハイブリッ
ド集積回路においても印刷回路基板との接続のため配線
を広げるため配線長差が生じスキューの原因となってい
た。（特開平１−１４３３８９号公報参照）

【００１４】

【発明が解決しようとする課題】上述したようにバス配
線において負荷の分布が均一でない場合、またバス接続
される１本１本の配線長に差がある場合、信号伝送がう
まく行えず正常動作しないという問題があった。

【００１５】本発明の目的は高速に動作するバスの信号
波形の乱れを少なくすることで安定に動作させ、配線長
差を小さくすることで信号伝搬のスキューを小さくしバ
スの性能を向上させることである。

【００１６】

【課題を解決するための手段】本発明の目的を達成する
ためには、半導体集積回路からのスタブを前記半導体集
積回路の辺と、スタブとメインライン接続のためのスル
ーホール列とが平行になるように配線し、かつスルーホ
ール列間のスペーシングを等長になるようにして、全て
のバス信号を等長等負荷にすることにより達成される。

【００１７】また半導体集積回路用のパッケージに５角
形、６角形などの多角形を用いることによりパッケージ
内の信号伝搬のスキューを減らすことにより達成でき
る。

【００１８】

【作用】半導体集積回路の辺と、スタブとメインライン
接続のためのスルーホール列とが平行になるように配線
された信号線は、バス配線に対し半導体集積回路からメ
インラインまでのスタブ長を一定し、これによりバス信
号間で信号伝搬の遅延差が無くなる作用をする。

【００１９】また５角形、６角形などの多角形の半導体
集積回路用パッケージは、半導体チップから、印刷回路
基板接続手段までの配線長の差を小さくし、信号伝搬の
スキューを小さくする作用をする。

【００２０】

【実施例】本発明の第１の実施例を図１を用いて説明す
る。１−１から１−４はバス配線される半導体集積回路
で１００の印刷基板上に実装される。ここでは４つの半
導体集積回路しか記載してないが、同一のバスに接続さ
れるならばいくつあっても同じ効果がある。図中では半
導体集積回路は便宜上ＩＣと表記した。以下半導体集積
回路をＩＣと表す。ＩＣ中の矢印は、例えばデータ信号
の若い順などのようにバス信号の並びの方向を示してい
る。各ＩＣは、この信号の並びの順が保たれるように配
線されなければならない。

【００２１】１１はバスのメインラインであり、１２は
ＩＣからメインライン１１への引出しのためのスタブで
あり、１３はメインライン上のスタブ間のスペーシング
である。２００は、基板上に設けられたメインライン１
１とメインライン１１とは印刷回路基板１００の層が異
なるスタブ１２とを接続するスルーホールの列で、スペ
ーシング１３が等しくなるように等間隔で配置してい
る。

【００２２】ここでメインライン１１からＩＣ１−１、
１−２、１−３、１−４までのスタブ１２は、半導体集
積回路のバス接続される辺と、スルーホール２００の成
す列が平行になるように配線され全てのスタブ１２は同
じ長さとなる。このためバス配線される全ての信号線
は、同じ形状で等長等負荷配線され波形歪が少なくな
り、また、信号間の配線長差が無くなるため基板配線に
よるスキューが無くなりバス性能が向上する。

【００２３】ここでＩＣの辺と引出しのためのスタブ１
２とが成す角度は、ここでは４５度程度で描いてある
が、４５度ばかりでなく他の角度であっても良い。この
ことは以下の実施例でも同様である。

【００２４】等長等負荷のバス配線を実現するには、図
５に示したような形態を取ってもよい。図中の記号は図
１に同じである。スルーホール列２００はメインライン
１１と直交するように配置している。スタブ１２は各Ｉ
Ｃとメインライン１１とを等長になるように結線され
る。このためバス配線される全ての信号線は、同じ形状
で等負荷配線され波形歪が少なくなり、また、信号間の
配線長差が無くなるため基板配線によるスキューが無く
なりバス性能が向上する。

【００２５】ここで印刷回路基板１００にＩＣを搭載す
る場合、各々のＩＣの位置は一方向に平行移動しただけ
でありかつ印刷回路基板１００の縦横の軸の方向と同じ
であるため、自動部品搭載機の制御が楽になるという効
果もある。また図６のように図５のＩＣ１−１、１−３
を印刷回路基板１００の裏面に実装した場合でも等長等
負荷となるため同様な効果がある。図６（ａ）は平面
図、図６（ｂ）は断面図である。この場合更に実装面積
を削減できるという効果もある。

【００２６】次の実施例を図７を用いて説明する。３０
１と３０２は拡張用回路基板を接続するためのコネクタ
である。このコネクタ３０１、３０２はメインライン１
１上にバス信号が同じスペーシング１３の間隔になるよ
うに配置されている。またこのコネクタ３０１、３０２
に接続される拡張用回路基板は図では示していないが、
コネクタからスタブ１２と同じ長さでＩＣまで結線され
る。このように配置結線することで、拡張用回路基板を
用いた場合でも等長等負荷が実現でき、信号波形歪が少
なくなる。また、信号間の配線長差が無くなるため基板
配線によるスキューが無くなりバス性能が向上する。も
ちろんコネクタは図５や図６で示した実施例に組み合わ
せて応用しても良い。

【００２７】次の実施例を図８を用いて説明する。６は
バスを介してデータのやり取りをする機能を有する６角
形の半導体チップである。２は六角形の表面実装用のＩ
Ｃのパッケージである。このパッケージ２内に固定され
た半導体チップ６から３の基板接続手段まで電気伝導性
の高い材料で電気的に接続されるが、これがパッケージ
２の一辺の中央部と端部で長さの比は、１．１５であ
り、図９の四角形の場合と比べて約３０％改善される。
信号の伝搬遅延時間はこの長さに比例するので、パッケ
ージが大きければ大きいほどスキュー改善の効果は大き
い。

【００２８】この効果は図１０のように４角形の半導体
チップ５を６角形のＩＣパッケージ２に実装しても得る
ことができる。

【００２９】次に６角形の半導体チップ６の製造方法を
図１１を用いて説明する。５００は半導体ウエハであ
る。この半導体ウエハ５００上に六角形の半導体チップ
６は細密充填するので、無駄になる部分が少なく、この
無駄になる部分は４角形の半導体チップと同程度であ
る。またウエハ５００から半導体チップ６を切り出すの
は、レーザ光照射による切断や型抜きにより実現でき
る。

【００３０】６角形の半導体チップを用いることによる
効果を図１２を用いて説明する。図１２（ａ）の６１、
６２、６３は、半導体チップ内の金属配線の方向を示し
ており、それぞれの角度は１２０度である。半導体チッ
プ内でおよそ対角にある二点間の接続には、図１２
（ｂ）の６角形半導体チップ６の場合、経路７１のよう
に２点ＡＢ間の距離程度で配線できるが、図１２（ｃ）
の４角形半導体チップ５の場合は、２点ＡＢ間の距離の
約１．４倍の配線長が経路７２でも経路７３でも必要で
ある。このため大きな半導体チップ上でクロック信号な
どをチップ上のあらゆる位置に信号を供給しなければな
らないような場合に配線長が短くなり、高速化の効果が
大きい。

【００３１】また図１３のような５角形のパッケージを
用いてバス配線しても同様な効果がある。図１３（ａ）
中の２は、２頂点が直角で、残りの頂点が鈍角であるよ
うな５角形ＩＣパッケージである。バス配線される部分
を鈍角の頂点間の辺に割り当てることで、図８の６角形
パッケージの場合と同様に、ＩＣ内配線長差を小さくす
ることができる。またこの形状の半導体チップ６の場合
は、図１３（ｂ）の様に細密充填することができるので
半導体ウエハの無駄になる部分が少ないという効果があ
る。またこの他にも頂点の一部あるいは全部が、円形あ
るいは円形に近い曲率で配置する多角形ＩＣパッケージ
においてもＩＣ内配線長差を小さくすることができる。

【００３２】次に６角形ＩＣパッケージを用いたバス配
線の実施例を図１４を用いて説明する。２−１、２−
２、２−３はバス接続される六角形ＬＳＩパッケージで
ある。バス配線１０は第１の実施例と同じ等長等負荷配
線である。この場合の効果はＩＣパッケージ内の半導体
チップまでの配線長差が四角形パッケージの場合に比べ
て更に小さいので、半導体チップ間の等長等負荷配線が
行えバス性能が向上する。

【００３３】更に図１５のようにＩＣパッケージの２辺
を用いてバス配線する場合、それぞれの辺からの引出し
角度を変えることにより、メインライン、スタブ共１層
のみの配線で等長等負荷配線を行うことができる。すな
わち本実施例は印刷回路基板の層数を増加させること無
く等長等負荷配線を保ちながら、バス幅を約倍に広げる
ことができるという効果がある。

【００３４】また図１６のように、辺の一部あるいは全
部が、円あるいは円に近い曲率を持つことを特徴とする
半導体集積回路を用いてバス配線しても等長等負荷配線
が行えバス性能が向上する。図１６（ａ）のように、辺
の一部が円である場合、半導体チップ６から基板接続手
段３までの距離が完全に等しくなるのでＩＣ内スキュー
が零とできる効果がある。また図１６（ｂ）のようにこ
のＩＣパッケージ２のバス部の辺と同じ形状のスルーホ
ール列を用いれば、半導体チップ間で完全に等長等負荷
のバス配線ができ、バス性能向上は大きい。

【００３５】

【発明の効果】以上述べてきたように、本発明によれば
バス配線を等長等負荷にできるので、高速に動作するバ
スの信号波形の乱れを少なくし、それによりバスを安定
に動作させることができる。また配線長差を小さくする
ことで信号伝搬のスキューを小さくしバスの性能を向上
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施例である等長等負荷バス配
線の結線図である。

【図２】従来技術のバス配線の説明図である。

【図３】バス配線の説明図である。

【図４】従来技術のメインラインからＩＣまで引き出す
部の詳細説明図である。

【図５】本発明の第２の実施例である等長等負荷バス配
線の結線図である。

【図６】本発明の第３の実施例である両面実装した等長
等負荷バス配線の結線図である。

【図７】本発明の第４の実施例であるコネクタを用いた
場合の等長等負荷バス配線の結線図である。

【図８】本発明の第５の実施例である６角形のＩＣパッ
ケージの説明図である。

【図９】従来技術の４角形のＩＣパッケージの説明図で
ある。

【図１０】本発明の第５の実施例である６角形のＩＣパ
ッケージに４角形の半導体チップを実装した場合の説明
図である。

【図１１】本発明の第５の実施例である６角形の半導体
チップの製造方法を示す図である。

【図１２】本発明の第５の実施例である６角形の半導体
チップの効果を説明する説明図である。

【図１３】本発明の第６の実施例である５角形のＩＣパ
ッケージの説明図である。

【図１４】本発明の第７の実施例である６角形のＩＣパ
ッケージを用いた場合の等長等負荷バス配線の説明図で
ある。

【図１５】本発明の第８の実施例である６角形のＩＣパ
ッケージを用いた場合の別の等長等負荷バス配線の説明
図である。

【図１６】同じく別の等長等負荷バス配線の説明図であ
る。

【符号の説明】

１…四角形ＩＣパッケージ、 ２…六角形ＩＣパッケージ、 ３…基板接続手段、 ５及び６…半導体チップ、 １０…バス配線、 １１…メインライン、 １２…スタブ、 １３…スペーシング、 １００…印刷回路基板、 ２００…スルーホール列、 ３０１、３０２…コネクタ、 ５００…半導体ウエハ。

フロントページの続き (72)発明者 持田 哲也 神奈川県横浜市戸塚区吉田町292番地株式 会社日立製作所マイクロエレクトロニクス 機器開発研究所内 (72)発明者 井上 雅雄 神奈川県海老名市下今泉810番地株式会社 日立製作所オフィスシステム事業部内

Claims (8)

【特許請求の範囲】
1. 【請求項１】半導体集積回路が多数接続されるバスにお
   いて、当該半導体集積回路からのバス信号の引出し線が
   同じ長さで配線されることにより、かつ、当該半導体集
   積回路の各々から引き出された線どうしを等間隔で接続
   することにより全てのバス信号線が等長等負荷となるよ
   うに配線したことを特徴とする等長等負荷バス配線。
2. 【請求項２】印刷回路基板上に実装される前記請求項１
   のバス配線であって、半導体集積回路からの引出し線同
   志をスルーホールによって交差接続を行なうバスにおい
   て、半導体集積回路のバス接続される辺と、当該スルー
   ホールの成す列が平行になるようにすることで等長等負
   荷となるように配線したことを特徴とする等長等負荷バ
   ス配線。
3. 【請求項３】他の電子回路との接続手段を有す辺を５辺
   以上持つことを特徴とする多角形半導体集積回路。
4. 【請求項４】請求項３の他の電子回路との接続手段を有
   す辺を５辺以上持つ多角形半導体集積回路において、頂
   点の一部あるいは全部が、円あるいは円に近い曲率で配
   置することを特徴とする多角形半導体集積回路。
5. 【請求項５】請求項３又は４の多角形半導体集積回路に
   おいて、辺の一部あるいは全部が、円あるいは円に近い
   曲率を持つことを特徴とする半導体集積回路。
6. 【請求項６】請求項３、４又は５の外形を持つ半導体集
   積回路を用いて請求項２の当該半導体集積回路のバス接
   続される辺と、当該スルーホールの成す列が平行になる
   ようにすることで等長等負荷となるように配線したこと
   を特徴とする等長等負荷バス配線。
7. 【請求項７】請求項３、４又は５の多角形の外形を持つ
   半導体集積回路を用いたことを特徴とする情報処理装
   置。
8. 【請求項８】請求項１、２又は６の等長等負荷バス配線
   を用いたことを特徴とする情報処理装置。