JPH06334483A - スイッチトキャパシタサンプルホールド回路 - Google Patents
スイッチトキャパシタサンプルホールド回路Info
- Publication number
- JPH06334483A JPH06334483A JP5119743A JP11974393A JPH06334483A JP H06334483 A JPH06334483 A JP H06334483A JP 5119743 A JP5119743 A JP 5119743A JP 11974393 A JP11974393 A JP 11974393A JP H06334483 A JPH06334483 A JP H06334483A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- clock
- voltage
- analog switch
- operational amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】
【目的】 スイッチトキャパシタサンプルホールド回路
において、クロックフィードスルーにより出力に生じる
誤差電圧を補償回路を設けることによって補償する。 【構成】 第１のクロックがオンの期間に導通するアナ
ログスイッチ１１を介して一端を演算増幅器５の非反転
入力に接続され他の一端を前記基準電圧に接続された第
３のキャパシタ９と、この第３のキャパシタと並列接続
され前記第２のクロックがオンの期間に導通して前記第
３のキャパシタを短絡するアナログスイッチ１０と、一
端を前記非反転入力に接続され他の一端を前記基準電圧
に接続された第４のキャパシタ１３とを有する補償回路
を備えたことを特徴とする。
において、クロックフィードスルーにより出力に生じる
誤差電圧を補償回路を設けることによって補償する。 【構成】 第１のクロックがオンの期間に導通するアナ
ログスイッチ１１を介して一端を演算増幅器５の非反転
入力に接続され他の一端を前記基準電圧に接続された第
３のキャパシタ９と、この第３のキャパシタと並列接続
され前記第２のクロックがオンの期間に導通して前記第
３のキャパシタを短絡するアナログスイッチ１０と、一
端を前記非反転入力に接続され他の一端を前記基準電圧
に接続された第４のキャパシタ１３とを有する補償回路
を備えたことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は通信、信号処理、計測、
制御システムで用いられるスイッチトキャパシタサンプ
ルホールド回路に関するものである。
制御システムで用いられるスイッチトキャパシタサンプ
ルホールド回路に関するものである。
【０００２】
【従来の技術】図３は従来のスイッチトキャパシタサン
プルホールド回路の構成を示し、図４は上記の回路のス
イッチ制御用クロックφ１、φ２のタイミングチャート
と入力電圧波形ｖｉ，出力電圧波形ｖｏを示している。
ただし、図４におけるクロックφ１、φ２は±ＶＧの電
圧範囲で振幅変化し、ｔは時刻、Ｔｓはサンプリング周
期、ｎは任意の整数である。
プルホールド回路の構成を示し、図４は上記の回路のス
イッチ制御用クロックφ１、φ２のタイミングチャート
と入力電圧波形ｖｉ，出力電圧波形ｖｏを示している。
ただし、図４におけるクロックφ１、φ２は±ＶＧの電
圧範囲で振幅変化し、ｔは時刻、Ｔｓはサンプリング周
期、ｎは任意の整数である。
【０００３】図３において、１は入力信号が加えられる
入力端子、２はクロックφ２がＯＮのとき入力電圧ｖｉ
と出力電圧ｖｏの差の電圧ｖｉ−ｖｏを充電するための
容量値Ｃのキャパシタである。３，４はクロックφ２が
ＯＮのとき導通状態となるアナログスイッチである。５
はキャパシタ２からの放電電荷を後述するキャパシタ１
４に取り込み、最終的なサンプルホールド出力電圧ｖｏ
を発生するためのオペアンプである。６、７はクロック
φ１がＯＮのとき導通状態となり、キャパシタ２に充電
されている電荷Ｃ・（ｖｉ−ｖｏ）を放電させるための
アナログスイッチである。１４はクロックφ１がＯＮの
ときキャパシタ２からの放電電荷Ｃ・（ｖｉ−ｖｏ）を
取り込み、今まで充電されていた出力電圧ｖｏを打ち消
し、新たに１／２サンプル周期前の入力電圧ｖｉを充電
するためのキャパシタである。１５はオペアンプの出力
電圧ｖｏを検出するための出力端子である。
入力端子、２はクロックφ２がＯＮのとき入力電圧ｖｉ
と出力電圧ｖｏの差の電圧ｖｉ−ｖｏを充電するための
容量値Ｃのキャパシタである。３，４はクロックφ２が
ＯＮのとき導通状態となるアナログスイッチである。５
はキャパシタ２からの放電電荷を後述するキャパシタ１
４に取り込み、最終的なサンプルホールド出力電圧ｖｏ
を発生するためのオペアンプである。６、７はクロック
φ１がＯＮのとき導通状態となり、キャパシタ２に充電
されている電荷Ｃ・（ｖｉ−ｖｏ）を放電させるための
アナログスイッチである。１４はクロックφ１がＯＮの
ときキャパシタ２からの放電電荷Ｃ・（ｖｉ−ｖｏ）を
取り込み、今まで充電されていた出力電圧ｖｏを打ち消
し、新たに１／２サンプル周期前の入力電圧ｖｉを充電
するためのキャパシタである。１５はオペアンプの出力
電圧ｖｏを検出するための出力端子である。
【０００４】次に上記従来例の動作について説明する。
図４においてクロックφ２がＯＮである時刻ｔ＝（ｎ−
１／２）Ｔｓで図３におけるキャパシタ２にはＣ｛ｖｉ
（ｎ−１／２）−ｖｏ（ｎ−１／２）｝の電荷が充電さ
れる。次にクロックφ１がＯＮである期間の終了する時
刻ｔ＝ｎＴｓでは、キャパシタ２の電荷がキャパシタ１
４に放電され、さらにアナログスイッチ７についてクロ
ックが供給されるゲートとオペアンプの（−）入力端子
の間に容量値Ｃｓの寄生容量８が存在するとき、この寄
生容量を通して２ＣｓＶＧのクロックフィードスルー電
荷がキャパシタ１４に放電キャパシタ１４の電荷は Ｃｖｏ（ｎ）＝Ｃｖｏ（ｎ−１／２）＋Ｃ｛ｖｉ（ｎ−１／２）−ｖｏ（ｎ− １／２）｝−２ＣｓＶＧ となり、出力電圧ｖｏ（ｎ）は ｖｏ（ｎ）＝ｖｉ（ｎ−１／２）−（２Ｃｓ／Ｃ）ＶＧ となる。
図４においてクロックφ２がＯＮである時刻ｔ＝（ｎ−
１／２）Ｔｓで図３におけるキャパシタ２にはＣ｛ｖｉ
（ｎ−１／２）−ｖｏ（ｎ−１／２）｝の電荷が充電さ
れる。次にクロックφ１がＯＮである期間の終了する時
刻ｔ＝ｎＴｓでは、キャパシタ２の電荷がキャパシタ１
４に放電され、さらにアナログスイッチ７についてクロ
ックが供給されるゲートとオペアンプの（−）入力端子
の間に容量値Ｃｓの寄生容量８が存在するとき、この寄
生容量を通して２ＣｓＶＧのクロックフィードスルー電
荷がキャパシタ１４に放電キャパシタ１４の電荷は Ｃｖｏ（ｎ）＝Ｃｖｏ（ｎ−１／２）＋Ｃ｛ｖｉ（ｎ−１／２）−ｖｏ（ｎ− １／２）｝−２ＣｓＶＧ となり、出力電圧ｖｏ（ｎ）は ｖｏ（ｎ）＝ｖｉ（ｎ−１／２）−（２Ｃｓ／Ｃ）ＶＧ となる。
【０００５】
【発明が解決しようとする課題】しかしながら上記の従
来のスイッチトキャパシタサンプルホールド回路では、
オペアンプの（−）入力端子に接続されているアナログ
スイッチのクロックフィードスルーの影響により、クロ
ックφ１がＯＮのときとクロックφ２のときとでδ＝
（２Ｃｓ／Ｃ）ＶＧなる誤差電圧が生じ高精度な０次サ
ンプルホールド出力が得られないという問題があった。
すなわち、クロックφ２がＯＮである期間が終了する時
刻ｔ＝（ｎ＋１／２）Ｔｓでは、クロックφ１は−ＶＧ
となるので、上式においてさらに逆極性のクロックフィ
ードスルー電荷が加わり、 ｖｏ（ｎ＋１／２）＝ｖｏ（ｎ）＋（２Ｃｓ／Ｃ）ＶＧ＝ｖｉ（ｎ−１／２） となる。この結果図４に示すようにクロックφ１がＯＮ
の時δ＝（２Ｃｓ／Ｃ）ＶＧなる誤差電圧が、サンプル
ホールド出力電圧に含まれることになる。
来のスイッチトキャパシタサンプルホールド回路では、
オペアンプの（−）入力端子に接続されているアナログ
スイッチのクロックフィードスルーの影響により、クロ
ックφ１がＯＮのときとクロックφ２のときとでδ＝
（２Ｃｓ／Ｃ）ＶＧなる誤差電圧が生じ高精度な０次サ
ンプルホールド出力が得られないという問題があった。
すなわち、クロックφ２がＯＮである期間が終了する時
刻ｔ＝（ｎ＋１／２）Ｔｓでは、クロックφ１は−ＶＧ
となるので、上式においてさらに逆極性のクロックフィ
ードスルー電荷が加わり、 ｖｏ（ｎ＋１／２）＝ｖｏ（ｎ）＋（２Ｃｓ／Ｃ）ＶＧ＝ｖｉ（ｎ−１／２） となる。この結果図４に示すようにクロックφ１がＯＮ
の時δ＝（２Ｃｓ／Ｃ）ＶＧなる誤差電圧が、サンプル
ホールド出力電圧に含まれることになる。
【０００６】本発明はこのような従来の問題を解決する
ものであり、オペアンプの（＋）入力端子側に補償回路
を設けることで、従来０Ｖに固定されていた仮想接地点
であるオペアンプの（−）入力端子電圧を制御し、クロ
ックフィードスルーによる誤差電圧を相殺するようにし
た優れたスイッチトキャパシタサンプルホールド回路を
提供することを目的とする。
ものであり、オペアンプの（＋）入力端子側に補償回路
を設けることで、従来０Ｖに固定されていた仮想接地点
であるオペアンプの（−）入力端子電圧を制御し、クロ
ックフィードスルーによる誤差電圧を相殺するようにし
た優れたスイッチトキャパシタサンプルホールド回路を
提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明は上記目的を達成
するために、所定の周期でかつ位相の異なる第１及び第
２のクロックを受けて、前記第１のクロックがオンの期
間に導通するアナログスイッチを介して反転入力端子に
接続される第１のキャパシタから、前記第２のクロック
がオンの期間に充電された電荷を前記反転入力端子と出
力端子との間に接続された第２のキャパシタに放電して
出力電圧を更新する演算増幅器を有し、基準電圧に対す
る入力電圧をサンプルホールドするスイッチトキャパシ
タサンプルホールド回路に、前記第１のクロックがオン
の期間に導通するアナログスイッチを介して一端を前記
演算増幅器の非反転入力に接続され他の一端を前記基準
電圧に接続された第３のキャパシタと、この第３のキャ
パシタと並列接続され前記第２のクロックがオンの期間
に導通して前記第３のキャパシタを短絡するアナログス
イッチと、一端を前記非反転入力に接続され他の一端を
前記基準電圧に接続された第４のキャパシタとを有する
補償回路を備えたことを特徴とする。
するために、所定の周期でかつ位相の異なる第１及び第
２のクロックを受けて、前記第１のクロックがオンの期
間に導通するアナログスイッチを介して反転入力端子に
接続される第１のキャパシタから、前記第２のクロック
がオンの期間に充電された電荷を前記反転入力端子と出
力端子との間に接続された第２のキャパシタに放電して
出力電圧を更新する演算増幅器を有し、基準電圧に対す
る入力電圧をサンプルホールドするスイッチトキャパシ
タサンプルホールド回路に、前記第１のクロックがオン
の期間に導通するアナログスイッチを介して一端を前記
演算増幅器の非反転入力に接続され他の一端を前記基準
電圧に接続された第３のキャパシタと、この第３のキャ
パシタと並列接続され前記第２のクロックがオンの期間
に導通して前記第３のキャパシタを短絡するアナログス
イッチと、一端を前記非反転入力に接続され他の一端を
前記基準電圧に接続された第４のキャパシタとを有する
補償回路を備えたことを特徴とする。
【０００８】
【作用】したがって本発明によれば、演算増幅器の反転
入力端子に接続されているアナログスイッチについて、
第１のクロックが供給されるゲートと演算増幅器の反転
入力端子の間に寄生容量が存在するとき、この寄生容量
を通して発生するクロックフィードスルー電荷が取り込
まれた結果生じる誤差電圧を、補償回路によって相殺す
るので、クロックフィードスルーによる誤差電圧が補償
されたサンプルホールド出力電圧が得られるという効果
を有する。
入力端子に接続されているアナログスイッチについて、
第１のクロックが供給されるゲートと演算増幅器の反転
入力端子の間に寄生容量が存在するとき、この寄生容量
を通して発生するクロックフィードスルー電荷が取り込
まれた結果生じる誤差電圧を、補償回路によって相殺す
るので、クロックフィードスルーによる誤差電圧が補償
されたサンプルホールド出力電圧が得られるという効果
を有する。
【０００９】
【実施例】図１は本発明の一実施例の構成を示し、図２
は上記の回路のスイッチ制御用クロックφ１、φ２のタ
イミングチャートと入力電圧波形ｖｉ、出力電圧波形ｖ
ｏを示している。ただし、図２におけるクロックφ１、
φ２は±ＶＧの電圧範囲で振幅変化し、ｔは時刻、Ｔｓ
はサンプリング周期、ｎは任意の整数である。
は上記の回路のスイッチ制御用クロックφ１、φ２のタ
イミングチャートと入力電圧波形ｖｉ、出力電圧波形ｖ
ｏを示している。ただし、図２におけるクロックφ１、
φ２は±ＶＧの電圧範囲で振幅変化し、ｔは時刻、Ｔｓ
はサンプリング周期、ｎは任意の整数である。
【００１０】図１において、１は入力信号が加えられる
入力端子、２はクロックφ２がＯＮのとき入力電圧ｖｉ
と出力電圧ｖｏの差の電圧ｖｉ−ｖｏを充電するための
容量値Ｃのキャパシタである。３，４はクロックφ２が
ＯＮのとき導通状態となるアナログスイッチである。５
は入力電圧ｖｉのサンプルホールド電圧を出力するため
のオペアンプである。６、７はクロックφ１がＯＮのと
き導通状態となり、キャパシタ２に充電されている電圧
ｖｏ−ｖｉとオペアンプ５の（−）入力端子電圧ｖａの
差の電圧に相当する電荷をキャパシタ２から放電させ、
その後（−）入力端子電圧ｖａに充電させるためのアナ
ログスイッチである。８はアナログスイッチ７のクロッ
クが供給されるゲートと後述するオペアンプ５の（−）
入力端子の間に存在する容量値Ｃｓの寄生容量である。
１３はオペアンプ５の（＋）入力端子に接続され、その
端子電圧ｖａを後述するオペアンプ５の仮想接地点の電
位として供給するための容量値Ｃのキャパシタである。
９はクロックφ１がＯＮのとき導通状態となるアナログ
スイッチ１１を通してオペアンプ５の（＋）入力端子に
つなぎ仮想接地点電位ｖａに充電される容量値Ｃのキャ
パシタである。１２はアナログスイッチ１１のクロック
が供給されるゲートとオペアンプ５の（＋）入力端子の
間に存在する容量値Ｃｓの寄生容量である。１０はクロ
ックφ２がＯＮのとき導通状態となりキャパシタ９に充
電されている電荷を放電させるためのアナログスイッチ
である。１４はオペアンプ５の（−）入力端子と出力端
子の間に接続され、クロックφ１がＯＮのときキャパシ
タ２からの放電電荷を取り込み充電するための容量値Ｃ
のキャパシタである。１５はオペアンプの出力電圧ｖｏ
を検出するための出力端子である。
入力端子、２はクロックφ２がＯＮのとき入力電圧ｖｉ
と出力電圧ｖｏの差の電圧ｖｉ−ｖｏを充電するための
容量値Ｃのキャパシタである。３，４はクロックφ２が
ＯＮのとき導通状態となるアナログスイッチである。５
は入力電圧ｖｉのサンプルホールド電圧を出力するため
のオペアンプである。６、７はクロックφ１がＯＮのと
き導通状態となり、キャパシタ２に充電されている電圧
ｖｏ−ｖｉとオペアンプ５の（−）入力端子電圧ｖａの
差の電圧に相当する電荷をキャパシタ２から放電させ、
その後（−）入力端子電圧ｖａに充電させるためのアナ
ログスイッチである。８はアナログスイッチ７のクロッ
クが供給されるゲートと後述するオペアンプ５の（−）
入力端子の間に存在する容量値Ｃｓの寄生容量である。
１３はオペアンプ５の（＋）入力端子に接続され、その
端子電圧ｖａを後述するオペアンプ５の仮想接地点の電
位として供給するための容量値Ｃのキャパシタである。
９はクロックφ１がＯＮのとき導通状態となるアナログ
スイッチ１１を通してオペアンプ５の（＋）入力端子に
つなぎ仮想接地点電位ｖａに充電される容量値Ｃのキャ
パシタである。１２はアナログスイッチ１１のクロック
が供給されるゲートとオペアンプ５の（＋）入力端子の
間に存在する容量値Ｃｓの寄生容量である。１０はクロ
ックφ２がＯＮのとき導通状態となりキャパシタ９に充
電されている電荷を放電させるためのアナログスイッチ
である。１４はオペアンプ５の（−）入力端子と出力端
子の間に接続され、クロックφ１がＯＮのときキャパシ
タ２からの放電電荷を取り込み充電するための容量値Ｃ
のキャパシタである。１５はオペアンプの出力電圧ｖｏ
を検出するための出力端子である。
【００１１】次に上記実施例の動作について図１に基づ
いて図２を参照しながら説明する。図２においてクロッ
クφ２がＯＮである期間が終了する時刻ｔ＝（ｎ−１／
２）Ｔｓで、図１におけるキャパシタ２にはＣ｛ｖｉ
（ｎ−１／２）−ｖｏ（ｎ−１／２）｝の電荷が充電さ
れる。またアナログスイッチ７の寄生容量８および、ア
ナログスイッチ１１の寄生容量１２には−Ｃｓ｛ＶＧ＋
ｖａ（ｎ−１／２）｝なる電荷が充電される。次にクロ
ックφ１がＯＮである期間が終了する時刻ｔ＝ｎＴｓで
は、キャパシタ２の充電電圧ｖｏ（ｎ−１／２）−ｖｉ
（ｎ−１／２）と、オペアンプ５の（−）入力端子電圧
である仮想接地電位ｖａ（ｎ）の差に相当する電荷Ｃ
（ｖｏ（ｎ−１／２）−ｖｉ（ｎ−１／２）−ｖａ
（ｎ））を、アナログスイッチ７を通してキャパシタ１
４に放電する。さらにこの時点でクロックφ１の振幅変
化に伴い、アナログスイッチ７の寄生容量８からＣｓ
（２ＶＧ＋ｖａ（ｎ−１／２）−ｖａ（ｎ））なる電荷
がキャパシタ１４に放電される。この結果キャパシタ１
４に充電される電荷は Ｃ｛ｖｏ（ｎ）−ｖａ（ｎ）｝＝（Ｃ＋Ｃｓ）｛ｖａ（ｎ）−ｖａ（ｎ−１／ ２）｝＋Ｃｖｉ（ｎ−１／２）−２ＣｓＶＧ となる。一方キャパシタ９からアナログスイッチ１１を
通して−Ｃｖａ（ｎ）なる電荷が、さらにアナログスイ
ッチ１１の寄生要領１２からはＣｓ｛２ＶＧ＋ｖａ（ｎ
−１／２）−ｖａ（ｎ）｝なる電荷が各々キャパシタ１
３に放電され、その結果キャパシタ１３の端子電圧であ
る仮想接地電位ｖａ（ｎ）は （２Ｃ＋Ｃｓ）ｖａ（ｎ）＝（Ｃ＋Ｃｓ）ｖａ（ｎ−１／２）＋２ＣｓＶＧ ｖａ（ｎ）＝｛（Ｃ＋Ｃｓ）／（２Ｃ＋Ｃｓ）｝ｖａ（ｎ−１／２） ＋｛２Ｃｓ／（２Ｃ＋Ｃｓ）｝ＶＧ となる。この式をキャパシタ１４の充電電荷の式に代入
すると ｖｏ（ｎ）＝ｖｉ（ｎ−１／２） となり、クロックフィードスルーによる誤差電圧が相殺
された出力が得られる。一方クロックφ２がＯＮとなる
期間が終了する時刻ｔ＝（ｎ＋１／２）Ｔｓでは、キャ
パシタ１４の充電電荷は Ｃ｛ｖｏ（ｎ＋１／２）−ｖａ（ｎ＋１／２）｝＝Ｃｖｏ（ｎ） −（Ｃ＋Ｃｓ）ｖａ（ｎ）＋Ｃｓｖａ（ｎ＋１／２）＋２ＣｓＶＧ となり、さらに仮想接地点の電位は ｖａ（ｎ＋１／２）＝ｖａ（ｎ）−｛２Ｃｓ／（Ｃ＋Ｃｓ）｝ＶＧ となるのでオペアンプ出力は ｖｏ（ｎ＋１／２）＝ｖｏ（ｎ） となり、クロックφ１がＯＮのときと同様にクロックフ
ィードスルーによる誤差電圧が相殺され、クロックφ１
がＯＮのときの出力電圧がホールドされることになる。
いて図２を参照しながら説明する。図２においてクロッ
クφ２がＯＮである期間が終了する時刻ｔ＝（ｎ−１／
２）Ｔｓで、図１におけるキャパシタ２にはＣ｛ｖｉ
（ｎ−１／２）−ｖｏ（ｎ−１／２）｝の電荷が充電さ
れる。またアナログスイッチ７の寄生容量８および、ア
ナログスイッチ１１の寄生容量１２には−Ｃｓ｛ＶＧ＋
ｖａ（ｎ−１／２）｝なる電荷が充電される。次にクロ
ックφ１がＯＮである期間が終了する時刻ｔ＝ｎＴｓで
は、キャパシタ２の充電電圧ｖｏ（ｎ−１／２）−ｖｉ
（ｎ−１／２）と、オペアンプ５の（−）入力端子電圧
である仮想接地電位ｖａ（ｎ）の差に相当する電荷Ｃ
（ｖｏ（ｎ−１／２）−ｖｉ（ｎ−１／２）−ｖａ
（ｎ））を、アナログスイッチ７を通してキャパシタ１
４に放電する。さらにこの時点でクロックφ１の振幅変
化に伴い、アナログスイッチ７の寄生容量８からＣｓ
（２ＶＧ＋ｖａ（ｎ−１／２）−ｖａ（ｎ））なる電荷
がキャパシタ１４に放電される。この結果キャパシタ１
４に充電される電荷は Ｃ｛ｖｏ（ｎ）−ｖａ（ｎ）｝＝（Ｃ＋Ｃｓ）｛ｖａ（ｎ）−ｖａ（ｎ−１／ ２）｝＋Ｃｖｉ（ｎ−１／２）−２ＣｓＶＧ となる。一方キャパシタ９からアナログスイッチ１１を
通して−Ｃｖａ（ｎ）なる電荷が、さらにアナログスイ
ッチ１１の寄生要領１２からはＣｓ｛２ＶＧ＋ｖａ（ｎ
−１／２）−ｖａ（ｎ）｝なる電荷が各々キャパシタ１
３に放電され、その結果キャパシタ１３の端子電圧であ
る仮想接地電位ｖａ（ｎ）は （２Ｃ＋Ｃｓ）ｖａ（ｎ）＝（Ｃ＋Ｃｓ）ｖａ（ｎ−１／２）＋２ＣｓＶＧ ｖａ（ｎ）＝｛（Ｃ＋Ｃｓ）／（２Ｃ＋Ｃｓ）｝ｖａ（ｎ−１／２） ＋｛２Ｃｓ／（２Ｃ＋Ｃｓ）｝ＶＧ となる。この式をキャパシタ１４の充電電荷の式に代入
すると ｖｏ（ｎ）＝ｖｉ（ｎ−１／２） となり、クロックフィードスルーによる誤差電圧が相殺
された出力が得られる。一方クロックφ２がＯＮとなる
期間が終了する時刻ｔ＝（ｎ＋１／２）Ｔｓでは、キャ
パシタ１４の充電電荷は Ｃ｛ｖｏ（ｎ＋１／２）−ｖａ（ｎ＋１／２）｝＝Ｃｖｏ（ｎ） −（Ｃ＋Ｃｓ）ｖａ（ｎ）＋Ｃｓｖａ（ｎ＋１／２）＋２ＣｓＶＧ となり、さらに仮想接地点の電位は ｖａ（ｎ＋１／２）＝ｖａ（ｎ）−｛２Ｃｓ／（Ｃ＋Ｃｓ）｝ＶＧ となるのでオペアンプ出力は ｖｏ（ｎ＋１／２）＝ｖｏ（ｎ） となり、クロックφ１がＯＮのときと同様にクロックフ
ィードスルーによる誤差電圧が相殺され、クロックφ１
がＯＮのときの出力電圧がホールドされることになる。
【００１２】このように本発明の上記実施例によれば、
オペアンプ５の（−）入力端子に接続されているアナロ
グスイッチ７のクロックフィードスルーによって生じる
誤差電圧を、同様のクロックフィードスルーを生じるア
ナログスイッチ１１を含んだ補償回路により仮想接地点
電位ｖａを制御することで相殺し、オペアンプ５の出力
電圧を正確なサンプルホールド波形にできるという効果
を有する。
オペアンプ５の（−）入力端子に接続されているアナロ
グスイッチ７のクロックフィードスルーによって生じる
誤差電圧を、同様のクロックフィードスルーを生じるア
ナログスイッチ１１を含んだ補償回路により仮想接地点
電位ｖａを制御することで相殺し、オペアンプ５の出力
電圧を正確なサンプルホールド波形にできるという効果
を有する。
【００１３】
【発明の効果】本発明は上記実施例より明らかなよう
に、演算増幅器の反転入力端子に接続されているアナロ
グスイッチについて、第１のクロックが供給されるゲー
トと演算増幅器の反転入力端子の間に寄生容量が存在す
るとき、この寄生容量を通して発生するクロックフィー
ドスルー電荷が取り込まれた結果生じる誤差電圧を、補
償回路によって相殺するので、クロックフィードスルー
による誤差電圧が補償されたサンプルホールド出力電圧
が得られるという効果を有する。
に、演算増幅器の反転入力端子に接続されているアナロ
グスイッチについて、第１のクロックが供給されるゲー
トと演算増幅器の反転入力端子の間に寄生容量が存在す
るとき、この寄生容量を通して発生するクロックフィー
ドスルー電荷が取り込まれた結果生じる誤差電圧を、補
償回路によって相殺するので、クロックフィードスルー
による誤差電圧が補償されたサンプルホールド出力電圧
が得られるという効果を有する。
【図１】本発明の一実施例であるスイッチトキャパシタ
サンプルホールド回路の回路図
サンプルホールド回路の回路図
【図２】図１における回路のアナログスイッチ制御用ク
ロックφ１、φ２のタイミングチャート、入力電圧波
形、出力電圧波形を示す波形図
ロックφ１、φ２のタイミングチャート、入力電圧波
形、出力電圧波形を示す波形図
【図３】従来のスイッチトキャパシタサンプルホールド
回路の回路図
回路の回路図
【図４】図３における従来回路のアナログスイッチ制御
用クロックφ１、φ２のタイミングチャート、入力電圧
波形、出力電圧波形を示す回路図
用クロックφ１、φ２のタイミングチャート、入力電圧
波形、出力電圧波形を示す回路図
１ 入力端子 ２、９、１３、１４ キャパシタ ３、４、６、７、１０、１１ アナログスイッチ ５ オペアンプ ８、１２ 寄生容量 １５ 出力端子
Claims (1)
- 【請求項１】 所定の周期でかつ位相の異なる第１及び
第２のクロックを受けて、前記第１のクロックがオンの
期間に導通するアナログスイッチを介して反転入力端子
に接続される第１のキャパシタから、前記第２のクロッ
クがオンの期間に充電された電荷を前記反転入力端子と
出力端子との間に接続された第２のキャパシタに放電し
て出力電圧を更新する演算増幅器を有し、基準電圧に対
する入力電圧をサンプルホールドするスイッチトキャパ
シタサンプルホールド回路であって、 前記第１のクロックがオンの期間に導通するアナログス
イッチを介して一端を前記演算増幅器の非反転入力に接
続され他の一端を前記基準電圧に接続された第３のキャ
パシタと、この第３のキャパシタと並列接続され前記第
２のクロックがオンの期間に導通して前記第３のキャパ
シタを短絡するアナログスイッチと、一端を前記非反転
入力に接続され他の一端を前記基準電圧に接続された第
４のキャパシタとを有する補償回路を備えたことを特徴
とするスイッチトキャパシタサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5119743A JPH06334483A (ja) | 1993-05-21 | 1993-05-21 | スイッチトキャパシタサンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5119743A JPH06334483A (ja) | 1993-05-21 | 1993-05-21 | スイッチトキャパシタサンプルホールド回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06334483A true JPH06334483A (ja) | 1994-12-02 |
Family
ID=14769042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5119743A Pending JPH06334483A (ja) | 1993-05-21 | 1993-05-21 | スイッチトキャパシタサンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06334483A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009033303A (ja) * | 2007-07-25 | 2009-02-12 | Renesas Technology Corp | Ａ／ｄ変換器及び半導体装置 |
| JP2018191169A (ja) * | 2017-05-09 | 2018-11-29 | ラピスセミコンダクタ株式会社 | スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 |
| CN112911176A (zh) * | 2021-01-19 | 2021-06-04 | 西安理工大学 | 一种抑制寄生效应的高级数模拟域tdi电路及实现方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923615A (ja) * | 1982-07-30 | 1984-02-07 | Hitachi Ltd | スイツチドキヤパシタフイルタ |
| JPS61129964A (ja) * | 1984-11-29 | 1986-06-17 | Fuji Photo Film Co Ltd | 電荷転送装置の出力回路 |
| JPS61179610A (ja) * | 1985-02-05 | 1986-08-12 | Nec Corp | スイツチトキヤパシタ回路 |
| JPS63118800U (ja) * | 1987-01-23 | 1988-08-01 | ||
| JPH01272312A (ja) * | 1988-04-25 | 1989-10-31 | Nec Corp | スイッチドキャパシタ回路 |
| JPH02152098A (ja) * | 1988-12-02 | 1990-06-12 | Hitachi Ltd | サンプルホールド回路 |
-
1993
- 1993-05-21 JP JP5119743A patent/JPH06334483A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5923615A (ja) * | 1982-07-30 | 1984-02-07 | Hitachi Ltd | スイツチドキヤパシタフイルタ |
| JPS61129964A (ja) * | 1984-11-29 | 1986-06-17 | Fuji Photo Film Co Ltd | 電荷転送装置の出力回路 |
| JPS61179610A (ja) * | 1985-02-05 | 1986-08-12 | Nec Corp | スイツチトキヤパシタ回路 |
| JPS63118800U (ja) * | 1987-01-23 | 1988-08-01 | ||
| JPH01272312A (ja) * | 1988-04-25 | 1989-10-31 | Nec Corp | スイッチドキャパシタ回路 |
| JPH02152098A (ja) * | 1988-12-02 | 1990-06-12 | Hitachi Ltd | サンプルホールド回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009033303A (ja) * | 2007-07-25 | 2009-02-12 | Renesas Technology Corp | Ａ／ｄ変換器及び半導体装置 |
| JP2018191169A (ja) * | 2017-05-09 | 2018-11-29 | ラピスセミコンダクタ株式会社 | スイッチトキャパシタ増幅回路、電圧増幅方法及び赤外線センサ装置 |
| CN112911176A (zh) * | 2021-01-19 | 2021-06-04 | 西安理工大学 | 一种抑制寄生效应的高级数模拟域tdi电路及实现方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6433712B1 (en) | Offset error compensation of input signals in analog-to-digital converter | |
| US20060273804A1 (en) | Capacitive measuring sensor and associated ,measurement method | |
| US4066919A (en) | Sample and hold circuit | |
| JPH08273388A (ja) | サンプル・ホールド回路 | |
| EP3404422A1 (en) | Excitation circuit for a capacitive transducer, system including such an excitation circuit and method for measuring acceleration with such a system | |
| JP2001223586A (ja) | 多チャンネルａ／ｄ変換方法及び装置 | |
| JP4807795B2 (ja) | 温度測定回路 | |
| JP3709943B2 (ja) | オフセット電圧の補償方法及びこの方法を用いるサンプルホールド回路 | |
| JP2002340853A (ja) | 血糖値測定装置および半導体集積回路 | |
| JP3037502B2 (ja) | スイッチトキャパシタサンプルホールド遅延回路 | |
| JPS5829891B2 (ja) | Ａ／ｄ変換回路 | |
| JP3144154B2 (ja) | サンプルホールド回路 | |
| JP2513051B2 (ja) | サンプルホ―ルド回路 | |
| JPH0537248Y2 (ja) | ||
| JP2776058B2 (ja) | サンプルホールド回路 | |
| JPH0526813Y2 (ja) | ||
| RU74749U1 (ru) | Устройство выборки и хранения | |
| JPH05243857A (ja) | オフセット不感型スイッチトキャパシタ増幅回路 | |
| JPS643374B2 (ja) | ||
| SU1254933A1 (ru) | Аналоговое запоминающее устройство | |
| JPH05191211A (ja) | スイッチト・キャパシタ逆相積分器 | |
| JP3371847B2 (ja) | インピーダンス／電圧変換装置及びその変換方法 | |
| JPS60154399A (ja) | サンプルホ−ルド回路 | |
| SU1113754A1 (ru) | Многопредельный усилитель зар да | |
| JPS62154909A (ja) | 増幅回路 |