JPH06334484A - 適応フィルタ - Google Patents
適応フィルタInfo
- Publication number
- JPH06334484A JPH06334484A JP12223693A JP12223693A JPH06334484A JP H06334484 A JPH06334484 A JP H06334484A JP 12223693 A JP12223693 A JP 12223693A JP 12223693 A JP12223693 A JP 12223693A JP H06334484 A JPH06334484 A JP H06334484A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- multiplier
- data
- time division
- transmission signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003044 adaptive effect Effects 0.000 title claims description 15
- 230000005540 biological transmission Effects 0.000 claims abstract description 30
- 230000003111 delayed effect Effects 0.000 claims abstract description 5
- 230000001186 cumulative effect Effects 0.000 claims 1
- 238000009825 accumulation Methods 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 4
Landscapes
- Complex Calculations (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】
【目的】適応フィルタにおいて、遅延回路の各タップ毎
の送信信号を時分割多重化して処理することにより、乗
算器の個数を従来よりも減らし回路規模を低減する。 【構成】送信信号データを記憶する遅延回路１−１ない
し１−ｎと、送信信号データを時分割多重化する多重化
回路７−１および７−２と、多重化された送信信号と誤
差信号とを時分割で乗算を行う乗算器８と、乗算器８の
出力信号とその累積信号との加算を行う加算器９と、加
算器９の出力信号を時分割し読出して累積信号を発する
多重化信号メモリ１０と、多重化信号メモリ１０の出力
信号と遅延された送信信号とを時分割で乗算する乗算器
１１と、乗算器１１の出力信号の送信信号データの１周
期分ずつの時分割信号を加算し補正信号として出力する
加算器１２とを備えている。
の送信信号を時分割多重化して処理することにより、乗
算器の個数を従来よりも減らし回路規模を低減する。 【構成】送信信号データを記憶する遅延回路１−１ない
し１−ｎと、送信信号データを時分割多重化する多重化
回路７−１および７−２と、多重化された送信信号と誤
差信号とを時分割で乗算を行う乗算器８と、乗算器８の
出力信号とその累積信号との加算を行う加算器９と、加
算器９の出力信号を時分割し読出して累積信号を発する
多重化信号メモリ１０と、多重化信号メモリ１０の出力
信号と遅延された送信信号とを時分割で乗算する乗算器
１１と、乗算器１１の出力信号の送信信号データの１周
期分ずつの時分割信号を加算し補正信号として出力する
加算器１２とを備えている。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタル伝送装置に
使用される適応フィルタに関するものである。
使用される適応フィルタに関するものである。
【０００２】
【従来の技術】従来のこの種の適応フィルタは、図３に
示すように、一定周期をもつデータの系列である送信信
号をその１周期分ずつ順次に遅延させるｎ個の遅延回路
１−１ないし１−ｎと、各遅延信号と誤差信号との乗算
をそれぞれ行うｎ個の乗算器２−１ないし２−ｎと、乗
算器２−１ないし２−ｎの各出力信号とその累積信号と
の加算をそれぞれ行うｎ個の加算器３−１ないし３−ｎ
と、加算器３−１ないし３−ｎの各出力信号を記憶し送
出するｎ個の遅延素子４−１ないし４−ｎと、遅延素子
４−１ないし４−ｎの送出信号と遅延された送信信号と
を乗算するｎ個の乗算器５−１ないし５−ｎと、乗算器
５−１ないし５−ｎの各出力信号をすべて加算し適応修
正用の補正信号を出力する加算器６−２ないし６−ｎと
を有している。
示すように、一定周期をもつデータの系列である送信信
号をその１周期分ずつ順次に遅延させるｎ個の遅延回路
１−１ないし１−ｎと、各遅延信号と誤差信号との乗算
をそれぞれ行うｎ個の乗算器２−１ないし２−ｎと、乗
算器２−１ないし２−ｎの各出力信号とその累積信号と
の加算をそれぞれ行うｎ個の加算器３−１ないし３−ｎ
と、加算器３−１ないし３−ｎの各出力信号を記憶し送
出するｎ個の遅延素子４−１ないし４−ｎと、遅延素子
４−１ないし４−ｎの送出信号と遅延された送信信号と
を乗算するｎ個の乗算器５−１ないし５−ｎと、乗算器
５−１ないし５−ｎの各出力信号をすべて加算し適応修
正用の補正信号を出力する加算器６−２ないし６−ｎと
を有している。
【０００３】
【発明が解決しようとする課題】上述した従来の適応フ
ィルタは、（２ｎ−１）個の加算器３−１ないし３−ｎ
ならびに６−２ないし６−ｎと（２ｎ）個の乗算器２−
１ないし２−ｎならびに５−１ないし５−ｎとを具備し
ているため（ｎは遅延タップ数）、タップ数が多くなる
につれて回路規模が大形化するという問題点がある。
ィルタは、（２ｎ−１）個の加算器３−１ないし３−ｎ
ならびに６−２ないし６−ｎと（２ｎ）個の乗算器２−
１ないし２−ｎならびに５−１ないし５−ｎとを具備し
ているため（ｎは遅延タップ数）、タップ数が多くなる
につれて回路規模が大形化するという問題点がある。
【０００４】
【課題を解決するための手段】本発明の適応フィルタ
は、送信信号データを記憶する遅延回路と、送信信号デ
ータを時分割多重化する多重化回路と、多重化された送
信信号と誤差信号とを時分割で乗算を行う乗算器と、前
記乗算器の出力信号とその累積信号との加算を行う加算
器と、前記加算器の出力信号を時分割で記憶し読出して
前記累積信号として送出する多重化信号メモリと、その
多重化信号メモリの送出信号と遅延された送信信号とを
時分割で乗算する乗算器と、前記乗算器の出力信号の前
記送信信号データの１周期分ずつの時分割信号を加算し
補正信号として出力する加算器とを備えている。
は、送信信号データを記憶する遅延回路と、送信信号デ
ータを時分割多重化する多重化回路と、多重化された送
信信号と誤差信号とを時分割で乗算を行う乗算器と、前
記乗算器の出力信号とその累積信号との加算を行う加算
器と、前記加算器の出力信号を時分割で記憶し読出して
前記累積信号として送出する多重化信号メモリと、その
多重化信号メモリの送出信号と遅延された送信信号とを
時分割で乗算する乗算器と、前記乗算器の出力信号の前
記送信信号データの１周期分ずつの時分割信号を加算し
補正信号として出力する加算器とを備えている。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示すブロック図
である。同図において、参照符号１−１ないし１−ｎは
送信信号をデータ１周期分ずつ遅延する遅延回路、７−
１および７−２は送信信号を時分割多重化する多重化回
路（ＭＵＸ）、８はその多重化された送信信号と誤差信
号とを時分割で乗算を行う乗算器、９は乗算器８の出力
信号とその累積信号との加算を行う加算器、１０は加算
器９の出力信号を時分割で記憶し読出して累積信号を送
出する多重化信号メモリ、１１は多重化信号メモリ１０
の出力信号と遅延タップ出力を時分割多重化した送信信
号とを時分割で乗算する乗算器、１２は乗算器１１の出
力信号をメモリ１３において時分割で記憶し読出したも
のをする加算器、１３は送信データ１周期分ずつ加算器
１２での加算結果を補正信号として出力するメモリをお
のおの示す。
である。同図において、参照符号１−１ないし１−ｎは
送信信号をデータ１周期分ずつ遅延する遅延回路、７−
１および７−２は送信信号を時分割多重化する多重化回
路（ＭＵＸ）、８はその多重化された送信信号と誤差信
号とを時分割で乗算を行う乗算器、９は乗算器８の出力
信号とその累積信号との加算を行う加算器、１０は加算
器９の出力信号を時分割で記憶し読出して累積信号を送
出する多重化信号メモリ、１１は多重化信号メモリ１０
の出力信号と遅延タップ出力を時分割多重化した送信信
号とを時分割で乗算する乗算器、１２は乗算器１１の出
力信号をメモリ１３において時分割で記憶し読出したも
のをする加算器、１３は送信データ１周期分ずつ加算器
１２での加算結果を補正信号として出力するメモリをお
のおの示す。
【０００７】送信信号および遅延回路１により遅延され
て得られたタップ毎の送信信号は、多重化回路（ＭＵ
Ｘ）７−１および７−２によりそれぞれ時分割多重化さ
れ、乗算器８、加算器９、多重化メモリ１０、乗算器１
１により時分割で演算処理された後、加算器１２および
メモリ１３により全タップ分を加算されて補正信号を生
成する。
て得られたタップ毎の送信信号は、多重化回路（ＭＵ
Ｘ）７−１および７−２によりそれぞれ時分割多重化さ
れ、乗算器８、加算器９、多重化メモリ１０、乗算器１
１により時分割で演算処理された後、加算器１２および
メモリ１３により全タップ分を加算されて補正信号を生
成する。
【０００８】上述のごとく、遅延タップ出力を時分割多
重化したあと演算処理するよう構成することにより、従
来よりも演算素子の個数を減らすことができる。
重化したあと演算処理するよう構成することにより、従
来よりも演算素子の個数を減らすことができる。
【０００９】図１の適応フィルタは、伝送路で生じた信
号波形歪を自動的に等化する自動等化器として使用され
るほか、図２（ａ）および（ｂ）に例示するように、エ
コーキャンセラや判定帰還等化器としても使用できる。
号波形歪を自動的に等化する自動等化器として使用され
るほか、図２（ａ）および（ｂ）に例示するように、エ
コーキャンセラや判定帰還等化器としても使用できる。
【００１０】図２（ａ）および（ｂ）においておのお
の、適応フィルタ２０は図１に示す構成を有している。
図２（ａ）のエコーキャンセラでは、送信信号がエコー
経路２１を通りエコー信号として返ってくる場合、その
エコー信号のレプリカを適応フィルタで自動的に発生さ
せ、減算器２２で相殺させることによりエコー信号をキ
ャンセルする。適応フィルタ２０は、減算器２２が出力
するエコー残差を誤差信号として、これをゼロにするよ
うタップ係数を適応修正し、エコー信号に近似したエコ
ーレプリカを補正信号として減算器２２へ与える。
の、適応フィルタ２０は図１に示す構成を有している。
図２（ａ）のエコーキャンセラでは、送信信号がエコー
経路２１を通りエコー信号として返ってくる場合、その
エコー信号のレプリカを適応フィルタで自動的に発生さ
せ、減算器２２で相殺させることによりエコー信号をキ
ャンセルする。適応フィルタ２０は、減算器２２が出力
するエコー残差を誤差信号として、これをゼロにするよ
うタップ係数を適応修正し、エコー信号に近似したエコ
ーレプリカを補正信号として減算器２２へ与える。
【００１１】図２（ｂ）の判定帰還等化器では、減算器
２６で判定器２３の入出力の差である判定誤差信号を発
生し、これを誤差信号として適応フィルタ２０へ与え、
補正信号すなわち擬似判定信号を減算器２５へ送り受信
データから差引く。これにより、判定誤差信号をゼロに
するよう適応フィルタ２０にてタップ係数を適応修正し
て、判定帰還等化が行える。
２６で判定器２３の入出力の差である判定誤差信号を発
生し、これを誤差信号として適応フィルタ２０へ与え、
補正信号すなわち擬似判定信号を減算器２５へ送り受信
データから差引く。これにより、判定誤差信号をゼロに
するよう適応フィルタ２０にてタップ係数を適応修正し
て、判定帰還等化が行える。
【００１２】図２（ａ）および（ｂ）のいずれにおいて
も、図１に示すように演算素子個数の少い構成を適用し
得ることは明らかである。
も、図１に示すように演算素子個数の少い構成を適用し
得ることは明らかである。
【００１３】
【発明の効果】以上説明したように本発明によれば、遅
延回路の各タップ毎の送信信号を時分割多重化して信号
処理することにより、２個の乗算器を使うだけで済み、
回路規模を従来よりも著しく低減できる。
延回路の各タップ毎の送信信号を時分割多重化して信号
処理することにより、２個の乗算器を使うだけで済み、
回路規模を従来よりも著しく低減できる。
【図１】本発明の一実施例のブロック図。
【図２】（ａ）および（ｂ）は図１の実施例をエコーキ
ャンセラおよび判定帰還等化器に適用した構成例のブロ
ック図。
ャンセラおよび判定帰還等化器に適用した構成例のブロ
ック図。
【図３】従来の適応フィルタのブロック図。
１−１ないし１−ｎ 遅延回路 ７−１，７−２ 多重化回路 ８，１１ 乗算器 ９，１２ 加算器 １０ 多重化信号メモリ １３ メモリ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｈ 17/02 Ｊ 7037−5Ｊ Ｈ０４Ｂ 3/23 9199−5Ｋ (72)発明者 栗田 邦光 静岡県掛川市下俣４番２ 静岡日本電気株 式会社内
Claims (3)
- 【請求項１】 送信信号データを記憶する遅延回路と、
送信信号データを時分割多重化する多重化回路と、多重
化された送信信号と誤差信号とを時分割で乗算を行う乗
算器と、前記乗算器の出力信号とその累積信号との加算
を行う加算器と、前記加算器の出力信号を時分割で記憶
し読出して前記累積信号として送出する多重化信号メモ
リと、その多重化信号メモリの送出信号と遅延された送
信信号とを時分割で乗算する乗算器と、前記乗算器の出
力信号の前記送信信号データの１周期分ずつの時分割信
号を加算し補正信号として出力する加算器とを備えてい
ることを特徴とする適応フィルタ。 - 【請求項２】 前記補正信号は前記送信信号データのエ
コー信号に近似すべきエコーレプリカであり、前記誤差
信号はそのエコー信号からエコーレプリカを差引いた残
差を表わす信号である請求項１記載の適応フィルタ。 - 【請求項３】 前記誤差信号は入力データとその判定結
果のデータとの差を表わす信号であり、前記送信信号デ
ータはその判定結果のデータであり、前記補正信号はそ
の誤差信号をゼロにするよう前記入力データから差引い
て判定入力とするための擬似判定信号である請求項１記
載の適応フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12223693A JPH0828650B2 (ja) | 1993-05-25 | 1993-05-25 | 適応フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12223693A JPH0828650B2 (ja) | 1993-05-25 | 1993-05-25 | 適応フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06334484A true JPH06334484A (ja) | 1994-12-02 |
| JPH0828650B2 JPH0828650B2 (ja) | 1996-03-21 |
Family
ID=14830953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12223693A Expired - Lifetime JPH0828650B2 (ja) | 1993-05-25 | 1993-05-25 | 適応フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0828650B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6103490B2 (ja) | 2013-01-17 | 2017-03-29 | 和則 藤沢 | 会員認証方法及び会員認証システム |
-
1993
- 1993-05-25 JP JP12223693A patent/JPH0828650B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0828650B2 (ja) | 1996-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2010652C (en) | Echo canceller having fir and iir filters for cancelling long tail echoes | |
| AU606392B2 (en) | Circuit for cancelling whole or part of a waveform using nonrecursive and recursive filters | |
| US5638439A (en) | Adaptive filter and echo canceller | |
| US5289539A (en) | Echo canceller using impulse response estimating method | |
| JP2625613B2 (ja) | 適合型エコー・キャンセルの方法 | |
| JPH05218915A (ja) | 交差偏波干渉補償装置 | |
| CN101346895A (zh) | 回声抑制方法及设备 | |
| JP2934110B2 (ja) | フィルタ構造体 | |
| CA2073082C (en) | Fractionally spaced cross-polarization interference canceller | |
| JPH0758923B2 (ja) | 雑音キャンセル方法および装置 | |
| JPS62294315A (ja) | 適応フイルタ | |
| US5905717A (en) | Echo canceller for a packet signal | |
| US4972467A (en) | Echo canceller | |
| AU613418B2 (en) | Echo canceller | |
| US4571719A (en) | FIR-Type balance filter incorporated in the transmitter-receiver unit in a telecommunication system | |
| US7548599B2 (en) | Method and apparatus for reducing cross-talk with reduced redundancies | |
| US5524149A (en) | Circuit arrangement for echo suppression | |
| JPH06334484A (ja) | 適応フィルタ | |
| US7016487B1 (en) | Digital echo cancellation device | |
| JPS587935A (ja) | トランスバーサル形スミアデスミアフイルタ | |
| KR100475771B1 (ko) | 2선 풀 듀플렉스 채널 송신 방법에서의 에코 보상 장치 및방법 | |
| JPH0964791A (ja) | 波形等化装置 | |
| JP3049958B2 (ja) | 判定帰還等化器 | |
| KR100214504B1 (ko) | 적응형 등화기 | |
| JP2841950B2 (ja) | エコー消去器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19960910 |